 |
HPM SDK
HPMicro Software Development Kit
|
|
HPM SDK
HPMicro Software Development Kit
|
Go to the source code of this file.
Data Structures | |
| struct | PDGO_Type |
| #define PDGO_DGO_CTRL_LESP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_DGO_CTRL_LESP_MASK) >> PDGO_DGO_CTRL_LESP_SHIFT) |
| #define PDGO_DGO_CTRL_LESP_MASK (0x2U) |
| #define PDGO_DGO_CTRL_LESP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_DGO_CTRL_LESP_SHIFT) & PDGO_DGO_CTRL_LESP_MASK) |
| #define PDGO_DGO_CTRL_LESP_SHIFT (1U) |
| #define PDGO_DGO_CTRL_LOWP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_DGO_CTRL_LOWP_MASK) >> PDGO_DGO_CTRL_LOWP_SHIFT) |
| #define PDGO_DGO_CTRL_LOWP_MASK (0x1U) |
| #define PDGO_DGO_CTRL_LOWP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_DGO_CTRL_LOWP_SHIFT) & PDGO_DGO_CTRL_LOWP_MASK) |
| #define PDGO_DGO_CTRL_LOWP_SHIFT (0U) |
| #define PDGO_DGO_CTRL_RET_GET | ( | x | ) | (((uint32_t)(x) & PDGO_DGO_CTRL_RET_MASK) >> PDGO_DGO_CTRL_RET_SHIFT) |
| #define PDGO_DGO_CTRL_RET_MASK (0x10000UL) |
| #define PDGO_DGO_CTRL_RET_SET | ( | x | ) | (((uint32_t)(x) << PDGO_DGO_CTRL_RET_SHIFT) & PDGO_DGO_CTRL_RET_MASK) |
| #define PDGO_DGO_CTRL_RET_SHIFT (16U) |
| #define PDGO_DGO_RC32K_CFG_CAP_TRIM_GET | ( | x | ) | (((uint32_t)(x) & PDGO_DGO_RC32K_CFG_CAP_TRIM_MASK) >> PDGO_DGO_RC32K_CFG_CAP_TRIM_SHIFT) |
| #define PDGO_DGO_RC32K_CFG_CAP_TRIM_MASK (0x1FFU) |
| #define PDGO_DGO_RC32K_CFG_CAP_TRIM_SET | ( | x | ) | (((uint32_t)(x) << PDGO_DGO_RC32K_CFG_CAP_TRIM_SHIFT) & PDGO_DGO_RC32K_CFG_CAP_TRIM_MASK) |
| #define PDGO_DGO_RC32K_CFG_CAP_TRIM_SHIFT (0U) |
| #define PDGO_DGO_RC32K_CFG_CAPEX6_TRIM_GET | ( | x | ) | (((uint32_t)(x) & PDGO_DGO_RC32K_CFG_CAPEX6_TRIM_MASK) >> PDGO_DGO_RC32K_CFG_CAPEX6_TRIM_SHIFT) |
| #define PDGO_DGO_RC32K_CFG_CAPEX6_TRIM_MASK (0x400000UL) |
| #define PDGO_DGO_RC32K_CFG_CAPEX6_TRIM_SET | ( | x | ) | (((uint32_t)(x) << PDGO_DGO_RC32K_CFG_CAPEX6_TRIM_SHIFT) & PDGO_DGO_RC32K_CFG_CAPEX6_TRIM_MASK) |
| #define PDGO_DGO_RC32K_CFG_CAPEX6_TRIM_SHIFT (22U) |
| #define PDGO_DGO_RC32K_CFG_CAPEX7_TRIM_GET | ( | x | ) | (((uint32_t)(x) & PDGO_DGO_RC32K_CFG_CAPEX7_TRIM_MASK) >> PDGO_DGO_RC32K_CFG_CAPEX7_TRIM_SHIFT) |
| #define PDGO_DGO_RC32K_CFG_CAPEX7_TRIM_MASK (0x800000UL) |
| #define PDGO_DGO_RC32K_CFG_CAPEX7_TRIM_SET | ( | x | ) | (((uint32_t)(x) << PDGO_DGO_RC32K_CFG_CAPEX7_TRIM_SHIFT) & PDGO_DGO_RC32K_CFG_CAPEX7_TRIM_MASK) |
| #define PDGO_DGO_RC32K_CFG_CAPEX7_TRIM_SHIFT (23U) |
| #define PDGO_DGO_RC32K_CFG_COUNTER_GET | ( | x | ) | (((uint32_t)(x) & PDGO_DGO_RC32K_CFG_COUNTER_MASK) >> PDGO_DGO_RC32K_CFG_COUNTER_SHIFT) |
| #define PDGO_DGO_RC32K_CFG_COUNTER_MASK (0x80000000UL) |
| #define PDGO_DGO_RC32K_CFG_COUNTER_SET | ( | x | ) | (((uint32_t)(x) << PDGO_DGO_RC32K_CFG_COUNTER_SHIFT) & PDGO_DGO_RC32K_CFG_COUNTER_MASK) |
| #define PDGO_DGO_RC32K_CFG_COUNTER_SHIFT (31U) |
| #define PDGO_DGO_TURNOFF_COUNTER_GET | ( | x | ) | (((uint32_t)(x) & PDGO_DGO_TURNOFF_COUNTER_MASK) >> PDGO_DGO_TURNOFF_COUNTER_SHIFT) |
| #define PDGO_DGO_TURNOFF_COUNTER_MASK (0xFFFFFFFFUL) |
| #define PDGO_DGO_TURNOFF_COUNTER_SET | ( | x | ) | (((uint32_t)(x) << PDGO_DGO_TURNOFF_COUNTER_SHIFT) & PDGO_DGO_TURNOFF_COUNTER_MASK) |
| #define PDGO_DGO_TURNOFF_COUNTER_SHIFT (0U) |
| #define PDGO_GPR_0 (0UL) |
| #define PDGO_GPR_1 (1UL) |
| #define PDGO_GPR_2 (2UL) |
| #define PDGO_GPR_3 (3UL) |
| #define PDGO_GPR_4 (4UL) |
| #define PDGO_GPR_5 (5UL) |
| #define PDGO_GPR_6 (6UL) |
| #define PDGO_GPR_7 (7UL) |
| #define PDGO_GPR_VALUE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_GPR_VALUE_MASK) >> PDGO_GPR_VALUE_SHIFT) |
| #define PDGO_GPR_VALUE_MASK (0xFFFFFFFFUL) |
| #define PDGO_GPR_VALUE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_GPR_VALUE_SHIFT) & PDGO_GPR_VALUE_MASK) |
| #define PDGO_GPR_VALUE_SHIFT (0U) |
| #define PDGO_IOFILTER_0 (0UL) |
| #define PDGO_IOFILTER_1 (1UL) |
| #define PDGO_IOFILTER_2 (2UL) |
| #define PDGO_IOFILTER_3 (3UL) |
| #define PDGO_IOFILTER_BYPASS_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IOFILTER_BYPASS_MASK) >> PDGO_IOFILTER_BYPASS_SHIFT) |
| #define PDGO_IOFILTER_BYPASS_MASK (0x40000UL) |
| #define PDGO_IOFILTER_BYPASS_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IOFILTER_BYPASS_SHIFT) & PDGO_IOFILTER_BYPASS_MASK) |
| #define PDGO_IOFILTER_BYPASS_SHIFT (18U) |
| #define PDGO_IOFILTER_EN_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IOFILTER_EN_MASK) >> PDGO_IOFILTER_EN_SHIFT) |
| #define PDGO_IOFILTER_EN_MASK (0x80000000UL) |
| #define PDGO_IOFILTER_EN_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IOFILTER_EN_SHIFT) & PDGO_IOFILTER_EN_MASK) |
| #define PDGO_IOFILTER_EN_SHIFT (31U) |
| #define PDGO_IOFILTER_FILTER_LEN_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IOFILTER_FILTER_LEN_MASK) >> PDGO_IOFILTER_FILTER_LEN_SHIFT) |
| #define PDGO_IOFILTER_FILTER_LEN_MASK (0x3FFU) |
| #define PDGO_IOFILTER_FILTER_LEN_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IOFILTER_FILTER_LEN_SHIFT) & PDGO_IOFILTER_FILTER_LEN_MASK) |
| #define PDGO_IOFILTER_FILTER_LEN_SHIFT (0U) |
| #define PDGO_IOFILTER_INV_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IOFILTER_INV_MASK) >> PDGO_IOFILTER_INV_SHIFT) |
| #define PDGO_IOFILTER_INV_MASK (0x100000UL) |
| #define PDGO_IOFILTER_INV_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IOFILTER_INV_SHIFT) & PDGO_IOFILTER_INV_MASK) |
| #define PDGO_IOFILTER_INV_SHIFT (20U) |
| #define PDGO_IOFILTER_IRQMODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IOFILTER_IRQMODE_MASK) >> PDGO_IOFILTER_IRQMODE_SHIFT) |
| #define PDGO_IOFILTER_IRQMODE_MASK (0x3000000UL) |
| #define PDGO_IOFILTER_IRQMODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IOFILTER_IRQMODE_SHIFT) & PDGO_IOFILTER_IRQMODE_MASK) |
| #define PDGO_IOFILTER_IRQMODE_SHIFT (24U) |
| #define PDGO_IOFILTER_MODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IOFILTER_MODE_MASK) >> PDGO_IOFILTER_MODE_SHIFT) |
| #define PDGO_IOFILTER_MODE_MASK (0x30000UL) |
| #define PDGO_IOFILTER_MODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IOFILTER_MODE_SHIFT) & PDGO_IOFILTER_MODE_MASK) |
| #define PDGO_IOFILTER_MODE_SHIFT (16U) |
| #define PDGO_IOFILTER_NORM_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IOFILTER_NORM_MASK) >> PDGO_IOFILTER_NORM_SHIFT) |
| #define PDGO_IOFILTER_NORM_MASK (0x200000UL) |
| #define PDGO_IOFILTER_NORM_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IOFILTER_NORM_SHIFT) & PDGO_IOFILTER_NORM_MASK) |
| #define PDGO_IOFILTER_NORM_SHIFT (21U) |
| #define PDGO_IRQ0_EN_CYC_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_EN_CYC_MASK) >> PDGO_IRQ0_EN_CYC_SHIFT) |
| #define PDGO_IRQ0_EN_CYC_MASK (0x20000UL) |
| #define PDGO_IRQ0_EN_CYC_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_EN_CYC_SHIFT) & PDGO_IRQ0_EN_CYC_MASK) |
| #define PDGO_IRQ0_EN_CYC_SHIFT (17U) |
| #define PDGO_IRQ0_EN_WKUP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_EN_WKUP_MASK) >> PDGO_IRQ0_EN_WKUP_SHIFT) |
| #define PDGO_IRQ0_EN_WKUP_MASK (0x10000UL) |
| #define PDGO_IRQ0_EN_WKUP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_EN_WKUP_SHIFT) & PDGO_IRQ0_EN_WKUP_MASK) |
| #define PDGO_IRQ0_EN_WKUP_SHIFT (16U) |
| #define PDGO_IRQ0_EN_WUIO0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_EN_WUIO0_MASK) >> PDGO_IRQ0_EN_WUIO0_SHIFT) |
| #define PDGO_IRQ0_EN_WUIO0_MASK (0x1U) |
| #define PDGO_IRQ0_EN_WUIO0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_EN_WUIO0_SHIFT) & PDGO_IRQ0_EN_WUIO0_MASK) |
| #define PDGO_IRQ0_EN_WUIO0_SHIFT (0U) |
| #define PDGO_IRQ0_EN_WUIO1_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_EN_WUIO1_MASK) >> PDGO_IRQ0_EN_WUIO1_SHIFT) |
| #define PDGO_IRQ0_EN_WUIO1_MASK (0x2U) |
| #define PDGO_IRQ0_EN_WUIO1_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_EN_WUIO1_SHIFT) & PDGO_IRQ0_EN_WUIO1_MASK) |
| #define PDGO_IRQ0_EN_WUIO1_SHIFT (1U) |
| #define PDGO_IRQ0_EN_WUIO2_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_EN_WUIO2_MASK) >> PDGO_IRQ0_EN_WUIO2_SHIFT) |
| #define PDGO_IRQ0_EN_WUIO2_MASK (0x4U) |
| #define PDGO_IRQ0_EN_WUIO2_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_EN_WUIO2_SHIFT) & PDGO_IRQ0_EN_WUIO2_MASK) |
| #define PDGO_IRQ0_EN_WUIO2_SHIFT (2U) |
| #define PDGO_IRQ0_EN_WUIO3_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_EN_WUIO3_MASK) >> PDGO_IRQ0_EN_WUIO3_SHIFT) |
| #define PDGO_IRQ0_EN_WUIO3_MASK (0x8U) |
| #define PDGO_IRQ0_EN_WUIO3_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_EN_WUIO3_SHIFT) & PDGO_IRQ0_EN_WUIO3_MASK) |
| #define PDGO_IRQ0_EN_WUIO3_SHIFT (3U) |
| #define PDGO_IRQ0_STS_CYC_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_STS_CYC_MASK) >> PDGO_IRQ0_STS_CYC_SHIFT) |
| #define PDGO_IRQ0_STS_CYC_MASK (0x20000UL) |
| #define PDGO_IRQ0_STS_CYC_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_STS_CYC_SHIFT) & PDGO_IRQ0_STS_CYC_MASK) |
| #define PDGO_IRQ0_STS_CYC_SHIFT (17U) |
| #define PDGO_IRQ0_STS_WKUP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_STS_WKUP_MASK) >> PDGO_IRQ0_STS_WKUP_SHIFT) |
| #define PDGO_IRQ0_STS_WKUP_MASK (0x10000UL) |
| #define PDGO_IRQ0_STS_WKUP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_STS_WKUP_SHIFT) & PDGO_IRQ0_STS_WKUP_MASK) |
| #define PDGO_IRQ0_STS_WKUP_SHIFT (16U) |
| #define PDGO_IRQ0_STS_WUIO0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_STS_WUIO0_MASK) >> PDGO_IRQ0_STS_WUIO0_SHIFT) |
| #define PDGO_IRQ0_STS_WUIO0_MASK (0x1U) |
| #define PDGO_IRQ0_STS_WUIO0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_STS_WUIO0_SHIFT) & PDGO_IRQ0_STS_WUIO0_MASK) |
| #define PDGO_IRQ0_STS_WUIO0_SHIFT (0U) |
| #define PDGO_IRQ0_STS_WUIO1_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_STS_WUIO1_MASK) >> PDGO_IRQ0_STS_WUIO1_SHIFT) |
| #define PDGO_IRQ0_STS_WUIO1_MASK (0x2U) |
| #define PDGO_IRQ0_STS_WUIO1_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_STS_WUIO1_SHIFT) & PDGO_IRQ0_STS_WUIO1_MASK) |
| #define PDGO_IRQ0_STS_WUIO1_SHIFT (1U) |
| #define PDGO_IRQ0_STS_WUIO2_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_STS_WUIO2_MASK) >> PDGO_IRQ0_STS_WUIO2_SHIFT) |
| #define PDGO_IRQ0_STS_WUIO2_MASK (0x4U) |
| #define PDGO_IRQ0_STS_WUIO2_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_STS_WUIO2_SHIFT) & PDGO_IRQ0_STS_WUIO2_MASK) |
| #define PDGO_IRQ0_STS_WUIO2_SHIFT (2U) |
| #define PDGO_IRQ0_STS_WUIO3_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ0_STS_WUIO3_MASK) >> PDGO_IRQ0_STS_WUIO3_SHIFT) |
| #define PDGO_IRQ0_STS_WUIO3_MASK (0x8U) |
| #define PDGO_IRQ0_STS_WUIO3_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ0_STS_WUIO3_SHIFT) & PDGO_IRQ0_STS_WUIO3_MASK) |
| #define PDGO_IRQ0_STS_WUIO3_SHIFT (3U) |
| #define PDGO_IRQ1_EN_PCAP0_DUMP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCAP0_DUMP_MASK) >> PDGO_IRQ1_EN_PCAP0_DUMP_SHIFT) |
| #define PDGO_IRQ1_EN_PCAP0_DUMP_MASK (0x2U) |
| #define PDGO_IRQ1_EN_PCAP0_DUMP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCAP0_DUMP_SHIFT) & PDGO_IRQ1_EN_PCAP0_DUMP_MASK) |
| #define PDGO_IRQ1_EN_PCAP0_DUMP_SHIFT (1U) |
| #define PDGO_IRQ1_EN_PCAP0_MATCH_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCAP0_MATCH_MASK) >> PDGO_IRQ1_EN_PCAP0_MATCH_SHIFT) |
| #define PDGO_IRQ1_EN_PCAP0_MATCH_MASK (0x4U) |
| #define PDGO_IRQ1_EN_PCAP0_MATCH_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCAP0_MATCH_SHIFT) & PDGO_IRQ1_EN_PCAP0_MATCH_MASK) |
| #define PDGO_IRQ1_EN_PCAP0_MATCH_SHIFT (2U) |
| #define PDGO_IRQ1_EN_PCAP0_PERIOD_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCAP0_PERIOD_MASK) >> PDGO_IRQ1_EN_PCAP0_PERIOD_SHIFT) |
| #define PDGO_IRQ1_EN_PCAP0_PERIOD_MASK (0x1U) |
| #define PDGO_IRQ1_EN_PCAP0_PERIOD_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCAP0_PERIOD_SHIFT) & PDGO_IRQ1_EN_PCAP0_PERIOD_MASK) |
| #define PDGO_IRQ1_EN_PCAP0_PERIOD_SHIFT (0U) |
| #define PDGO_IRQ1_EN_PCNT0_DECERR_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCNT0_DECERR_MASK) >> PDGO_IRQ1_EN_PCNT0_DECERR_SHIFT) |
| #define PDGO_IRQ1_EN_PCNT0_DECERR_MASK (0x400000UL) |
| #define PDGO_IRQ1_EN_PCNT0_DECERR_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCNT0_DECERR_SHIFT) & PDGO_IRQ1_EN_PCNT0_DECERR_MASK) |
| #define PDGO_IRQ1_EN_PCNT0_DECERR_SHIFT (22U) |
| #define PDGO_IRQ1_EN_PCNT0_HOME_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCNT0_HOME_MASK) >> PDGO_IRQ1_EN_PCNT0_HOME_SHIFT) |
| #define PDGO_IRQ1_EN_PCNT0_HOME_MASK (0x40000UL) |
| #define PDGO_IRQ1_EN_PCNT0_HOME_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCNT0_HOME_SHIFT) & PDGO_IRQ1_EN_PCNT0_HOME_MASK) |
| #define PDGO_IRQ1_EN_PCNT0_HOME_SHIFT (18U) |
| #define PDGO_IRQ1_EN_PCNT0_MATCH0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCNT0_MATCH0_MASK) >> PDGO_IRQ1_EN_PCNT0_MATCH0_SHIFT) |
| #define PDGO_IRQ1_EN_PCNT0_MATCH0_MASK (0x80000UL) |
| #define PDGO_IRQ1_EN_PCNT0_MATCH0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCNT0_MATCH0_SHIFT) & PDGO_IRQ1_EN_PCNT0_MATCH0_MASK) |
| #define PDGO_IRQ1_EN_PCNT0_MATCH0_SHIFT (19U) |
| #define PDGO_IRQ1_EN_PCNT0_SEQERR_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCNT0_SEQERR_MASK) >> PDGO_IRQ1_EN_PCNT0_SEQERR_SHIFT) |
| #define PDGO_IRQ1_EN_PCNT0_SEQERR_MASK (0x800000UL) |
| #define PDGO_IRQ1_EN_PCNT0_SEQERR_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCNT0_SEQERR_SHIFT) & PDGO_IRQ1_EN_PCNT0_SEQERR_MASK) |
| #define PDGO_IRQ1_EN_PCNT0_SEQERR_SHIFT (23U) |
| #define PDGO_IRQ1_EN_PCNT0_TACHO_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCNT0_TACHO_MASK) >> PDGO_IRQ1_EN_PCNT0_TACHO_SHIFT) |
| #define PDGO_IRQ1_EN_PCNT0_TACHO_MASK (0x200000UL) |
| #define PDGO_IRQ1_EN_PCNT0_TACHO_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCNT0_TACHO_SHIFT) & PDGO_IRQ1_EN_PCNT0_TACHO_MASK) |
| #define PDGO_IRQ1_EN_PCNT0_TACHO_SHIFT (21U) |
| #define PDGO_IRQ1_EN_PCNT0_UPDATE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCNT0_UPDATE_MASK) >> PDGO_IRQ1_EN_PCNT0_UPDATE_SHIFT) |
| #define PDGO_IRQ1_EN_PCNT0_UPDATE_MASK (0x10000UL) |
| #define PDGO_IRQ1_EN_PCNT0_UPDATE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCNT0_UPDATE_SHIFT) & PDGO_IRQ1_EN_PCNT0_UPDATE_MASK) |
| #define PDGO_IRQ1_EN_PCNT0_UPDATE_SHIFT (16U) |
| #define PDGO_IRQ1_EN_PCNT0_Z_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_EN_PCNT0_Z_MASK) >> PDGO_IRQ1_EN_PCNT0_Z_SHIFT) |
| #define PDGO_IRQ1_EN_PCNT0_Z_MASK (0x20000UL) |
| #define PDGO_IRQ1_EN_PCNT0_Z_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_EN_PCNT0_Z_SHIFT) & PDGO_IRQ1_EN_PCNT0_Z_MASK) |
| #define PDGO_IRQ1_EN_PCNT0_Z_SHIFT (17U) |
| #define PDGO_IRQ1_STS_PCAP0_DUMP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCAP0_DUMP_MASK) >> PDGO_IRQ1_STS_PCAP0_DUMP_SHIFT) |
| #define PDGO_IRQ1_STS_PCAP0_DUMP_MASK (0x2U) |
| #define PDGO_IRQ1_STS_PCAP0_DUMP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCAP0_DUMP_SHIFT) & PDGO_IRQ1_STS_PCAP0_DUMP_MASK) |
| #define PDGO_IRQ1_STS_PCAP0_DUMP_SHIFT (1U) |
| #define PDGO_IRQ1_STS_PCAP0_MATCH_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCAP0_MATCH_MASK) >> PDGO_IRQ1_STS_PCAP0_MATCH_SHIFT) |
| #define PDGO_IRQ1_STS_PCAP0_MATCH_MASK (0x4U) |
| #define PDGO_IRQ1_STS_PCAP0_MATCH_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCAP0_MATCH_SHIFT) & PDGO_IRQ1_STS_PCAP0_MATCH_MASK) |
| #define PDGO_IRQ1_STS_PCAP0_MATCH_SHIFT (2U) |
| #define PDGO_IRQ1_STS_PCAP0_PERIOD_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCAP0_PERIOD_MASK) >> PDGO_IRQ1_STS_PCAP0_PERIOD_SHIFT) |
| #define PDGO_IRQ1_STS_PCAP0_PERIOD_MASK (0x1U) |
| #define PDGO_IRQ1_STS_PCAP0_PERIOD_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCAP0_PERIOD_SHIFT) & PDGO_IRQ1_STS_PCAP0_PERIOD_MASK) |
| #define PDGO_IRQ1_STS_PCAP0_PERIOD_SHIFT (0U) |
| #define PDGO_IRQ1_STS_PCNT0_DECERR_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCNT0_DECERR_MASK) >> PDGO_IRQ1_STS_PCNT0_DECERR_SHIFT) |
| #define PDGO_IRQ1_STS_PCNT0_DECERR_MASK (0x400000UL) |
| #define PDGO_IRQ1_STS_PCNT0_DECERR_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCNT0_DECERR_SHIFT) & PDGO_IRQ1_STS_PCNT0_DECERR_MASK) |
| #define PDGO_IRQ1_STS_PCNT0_DECERR_SHIFT (22U) |
| #define PDGO_IRQ1_STS_PCNT0_HOME_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCNT0_HOME_MASK) >> PDGO_IRQ1_STS_PCNT0_HOME_SHIFT) |
| #define PDGO_IRQ1_STS_PCNT0_HOME_MASK (0x40000UL) |
| #define PDGO_IRQ1_STS_PCNT0_HOME_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCNT0_HOME_SHIFT) & PDGO_IRQ1_STS_PCNT0_HOME_MASK) |
| #define PDGO_IRQ1_STS_PCNT0_HOME_SHIFT (18U) |
| #define PDGO_IRQ1_STS_PCNT0_MATCH0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCNT0_MATCH0_MASK) >> PDGO_IRQ1_STS_PCNT0_MATCH0_SHIFT) |
| #define PDGO_IRQ1_STS_PCNT0_MATCH0_MASK (0x80000UL) |
| #define PDGO_IRQ1_STS_PCNT0_MATCH0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCNT0_MATCH0_SHIFT) & PDGO_IRQ1_STS_PCNT0_MATCH0_MASK) |
| #define PDGO_IRQ1_STS_PCNT0_MATCH0_SHIFT (19U) |
| #define PDGO_IRQ1_STS_PCNT0_SEQERR_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCNT0_SEQERR_MASK) >> PDGO_IRQ1_STS_PCNT0_SEQERR_SHIFT) |
| #define PDGO_IRQ1_STS_PCNT0_SEQERR_MASK (0x800000UL) |
| #define PDGO_IRQ1_STS_PCNT0_SEQERR_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCNT0_SEQERR_SHIFT) & PDGO_IRQ1_STS_PCNT0_SEQERR_MASK) |
| #define PDGO_IRQ1_STS_PCNT0_SEQERR_SHIFT (23U) |
| #define PDGO_IRQ1_STS_PCNT0_TACHO_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCNT0_TACHO_MASK) >> PDGO_IRQ1_STS_PCNT0_TACHO_SHIFT) |
| #define PDGO_IRQ1_STS_PCNT0_TACHO_MASK (0x200000UL) |
| #define PDGO_IRQ1_STS_PCNT0_TACHO_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCNT0_TACHO_SHIFT) & PDGO_IRQ1_STS_PCNT0_TACHO_MASK) |
| #define PDGO_IRQ1_STS_PCNT0_TACHO_SHIFT (21U) |
| #define PDGO_IRQ1_STS_PCNT0_UPDATE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCNT0_UPDATE_MASK) >> PDGO_IRQ1_STS_PCNT0_UPDATE_SHIFT) |
| #define PDGO_IRQ1_STS_PCNT0_UPDATE_MASK (0x10000UL) |
| #define PDGO_IRQ1_STS_PCNT0_UPDATE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCNT0_UPDATE_SHIFT) & PDGO_IRQ1_STS_PCNT0_UPDATE_MASK) |
| #define PDGO_IRQ1_STS_PCNT0_UPDATE_SHIFT (16U) |
| #define PDGO_IRQ1_STS_PCNT0_Z_GET | ( | x | ) | (((uint32_t)(x) & PDGO_IRQ1_STS_PCNT0_Z_MASK) >> PDGO_IRQ1_STS_PCNT0_Z_SHIFT) |
| #define PDGO_IRQ1_STS_PCNT0_Z_MASK (0x20000UL) |
| #define PDGO_IRQ1_STS_PCNT0_Z_SET | ( | x | ) | (((uint32_t)(x) << PDGO_IRQ1_STS_PCNT0_Z_SHIFT) & PDGO_IRQ1_STS_PCNT0_Z_MASK) |
| #define PDGO_IRQ1_STS_PCNT0_Z_SHIFT (17U) |
| #define PDGO_PCAP_0 (0UL) |
| #define PDGO_PCAP_COUNTER_COUNTER_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_COUNTER_COUNTER_MASK) >> PDGO_PCAP_COUNTER_COUNTER_SHIFT) |
| #define PDGO_PCAP_COUNTER_COUNTER_MASK (0xFFFFU) |
| #define PDGO_PCAP_COUNTER_COUNTER_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_COUNTER_COUNTER_SHIFT) & PDGO_PCAP_COUNTER_COUNTER_MASK) |
| #define PDGO_PCAP_COUNTER_COUNTER_SHIFT (0U) |
| #define PDGO_PCAP_CP_CFG_COMPARE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_CP_CFG_COMPARE_MASK) >> PDGO_PCAP_CP_CFG_COMPARE_SHIFT) |
| #define PDGO_PCAP_CP_CFG_COMPARE_MASK (0xFFFF0000UL) |
| #define PDGO_PCAP_CP_CFG_COMPARE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_CP_CFG_COMPARE_SHIFT) & PDGO_PCAP_CP_CFG_COMPARE_MASK) |
| #define PDGO_PCAP_CP_CFG_COMPARE_SHIFT (16U) |
| #define PDGO_PCAP_CP_CFG_PERIOD_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_CP_CFG_PERIOD_MASK) >> PDGO_PCAP_CP_CFG_PERIOD_SHIFT) |
| #define PDGO_PCAP_CP_CFG_PERIOD_MASK (0xFFFFU) |
| #define PDGO_PCAP_CP_CFG_PERIOD_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_CP_CFG_PERIOD_SHIFT) & PDGO_PCAP_CP_CFG_PERIOD_MASK) |
| #define PDGO_PCAP_CP_CFG_PERIOD_SHIFT (0U) |
| #define PDGO_PCAP_CTRL_COUNT_MODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_CTRL_COUNT_MODE_MASK) >> PDGO_PCAP_CTRL_COUNT_MODE_SHIFT) |
| #define PDGO_PCAP_CTRL_COUNT_MODE_MASK (0xFU) |
| #define PDGO_PCAP_CTRL_COUNT_MODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_CTRL_COUNT_MODE_SHIFT) & PDGO_PCAP_CTRL_COUNT_MODE_MASK) |
| #define PDGO_PCAP_CTRL_COUNT_MODE_SHIFT (0U) |
| #define PDGO_PCAP_CTRL_DUMP_MODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_CTRL_DUMP_MODE_MASK) >> PDGO_PCAP_CTRL_DUMP_MODE_SHIFT) |
| #define PDGO_PCAP_CTRL_DUMP_MODE_MASK (0x300U) |
| #define PDGO_PCAP_CTRL_DUMP_MODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_CTRL_DUMP_MODE_SHIFT) & PDGO_PCAP_CTRL_DUMP_MODE_MASK) |
| #define PDGO_PCAP_CTRL_DUMP_MODE_SHIFT (8U) |
| #define PDGO_PCAP_CTRL_EN_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_CTRL_EN_MASK) >> PDGO_PCAP_CTRL_EN_SHIFT) |
| #define PDGO_PCAP_CTRL_EN_MASK (0x80000000UL) |
| #define PDGO_PCAP_CTRL_EN_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_CTRL_EN_SHIFT) & PDGO_PCAP_CTRL_EN_MASK) |
| #define PDGO_PCAP_CTRL_EN_SHIFT (31U) |
| #define PDGO_PCAP_CTRL_MATCH_MODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_CTRL_MATCH_MODE_MASK) >> PDGO_PCAP_CTRL_MATCH_MODE_SHIFT) |
| #define PDGO_PCAP_CTRL_MATCH_MODE_MASK (0xF0000UL) |
| #define PDGO_PCAP_CTRL_MATCH_MODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_CTRL_MATCH_MODE_SHIFT) & PDGO_PCAP_CTRL_MATCH_MODE_MASK) |
| #define PDGO_PCAP_CTRL_MATCH_MODE_SHIFT (16U) |
| #define PDGO_PCAP_CTRL_SELECT_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_CTRL_SELECT_MASK) >> PDGO_PCAP_CTRL_SELECT_SHIFT) |
| #define PDGO_PCAP_CTRL_SELECT_MASK (0x3000000UL) |
| #define PDGO_PCAP_CTRL_SELECT_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_CTRL_SELECT_SHIFT) & PDGO_PCAP_CTRL_SELECT_MASK) |
| #define PDGO_PCAP_CTRL_SELECT_SHIFT (24U) |
| #define PDGO_PCAP_DUMP_HIGH_DUMP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_DUMP_HIGH_DUMP_MASK) >> PDGO_PCAP_DUMP_HIGH_DUMP_SHIFT) |
| #define PDGO_PCAP_DUMP_HIGH_DUMP_MASK (0xFFFFU) |
| #define PDGO_PCAP_DUMP_HIGH_DUMP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_DUMP_HIGH_DUMP_SHIFT) & PDGO_PCAP_DUMP_HIGH_DUMP_MASK) |
| #define PDGO_PCAP_DUMP_HIGH_DUMP_SHIFT (0U) |
| #define PDGO_PCAP_DUMP_LOW_DUMP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCAP_DUMP_LOW_DUMP_MASK) >> PDGO_PCAP_DUMP_LOW_DUMP_SHIFT) |
| #define PDGO_PCAP_DUMP_LOW_DUMP_MASK (0xFFFF0000UL) |
| #define PDGO_PCAP_DUMP_LOW_DUMP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCAP_DUMP_LOW_DUMP_SHIFT) & PDGO_PCAP_DUMP_LOW_DUMP_MASK) |
| #define PDGO_PCAP_DUMP_LOW_DUMP_SHIFT (16U) |
| #define PDGO_PCNT_0 (0UL) |
| #define PDGO_PCNT_ANALYSE_CFG_ERS_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_ANALYSE_CFG_ERS_MASK) >> PDGO_PCNT_ANALYSE_CFG_ERS_SHIFT) |
| #define PDGO_PCNT_ANALYSE_CFG_ERS_MASK (0x40000UL) |
| #define PDGO_PCNT_ANALYSE_CFG_ERS_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_ANALYSE_CFG_ERS_SHIFT) & PDGO_PCNT_ANALYSE_CFG_ERS_MASK) |
| #define PDGO_PCNT_ANALYSE_CFG_ERS_SHIFT (18U) |
| #define PDGO_PCNT_ANALYSE_CFG_TACHO_LEN_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_ANALYSE_CFG_TACHO_LEN_MASK) >> PDGO_PCNT_ANALYSE_CFG_TACHO_LEN_SHIFT) |
| #define PDGO_PCNT_ANALYSE_CFG_TACHO_LEN_MASK (0xFFFFU) |
| #define PDGO_PCNT_ANALYSE_CFG_TACHO_LEN_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_ANALYSE_CFG_TACHO_LEN_SHIFT) & PDGO_PCNT_ANALYSE_CFG_TACHO_LEN_MASK) |
| #define PDGO_PCNT_ANALYSE_CFG_TACHO_LEN_SHIFT (0U) |
| #define PDGO_PCNT_ANALYSE_CFG_TACHO_MODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_ANALYSE_CFG_TACHO_MODE_MASK) >> PDGO_PCNT_ANALYSE_CFG_TACHO_MODE_SHIFT) |
| #define PDGO_PCNT_ANALYSE_CFG_TACHO_MODE_MASK (0x30000UL) |
| #define PDGO_PCNT_ANALYSE_CFG_TACHO_MODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_ANALYSE_CFG_TACHO_MODE_SHIFT) & PDGO_PCNT_ANALYSE_CFG_TACHO_MODE_MASK) |
| #define PDGO_PCNT_ANALYSE_CFG_TACHO_MODE_SHIFT (16U) |
| #define PDGO_PCNT_CALIB_CFG_A_SEL_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CALIB_CFG_A_SEL_MASK) >> PDGO_PCNT_CALIB_CFG_A_SEL_SHIFT) |
| #define PDGO_PCNT_CALIB_CFG_A_SEL_MASK (0x3U) |
| #define PDGO_PCNT_CALIB_CFG_A_SEL_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CALIB_CFG_A_SEL_SHIFT) & PDGO_PCNT_CALIB_CFG_A_SEL_MASK) |
| #define PDGO_PCNT_CALIB_CFG_A_SEL_SHIFT (0U) |
| #define PDGO_PCNT_CALIB_CFG_B_SEL_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CALIB_CFG_B_SEL_MASK) >> PDGO_PCNT_CALIB_CFG_B_SEL_SHIFT) |
| #define PDGO_PCNT_CALIB_CFG_B_SEL_MASK (0x30U) |
| #define PDGO_PCNT_CALIB_CFG_B_SEL_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CALIB_CFG_B_SEL_SHIFT) & PDGO_PCNT_CALIB_CFG_B_SEL_MASK) |
| #define PDGO_PCNT_CALIB_CFG_B_SEL_SHIFT (4U) |
| #define PDGO_PCNT_CALIB_CFG_H_SEL_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CALIB_CFG_H_SEL_MASK) >> PDGO_PCNT_CALIB_CFG_H_SEL_SHIFT) |
| #define PDGO_PCNT_CALIB_CFG_H_SEL_MASK (0x3000U) |
| #define PDGO_PCNT_CALIB_CFG_H_SEL_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CALIB_CFG_H_SEL_SHIFT) & PDGO_PCNT_CALIB_CFG_H_SEL_MASK) |
| #define PDGO_PCNT_CALIB_CFG_H_SEL_SHIFT (12U) |
| #define PDGO_PCNT_CALIB_CFG_Z_SEL_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CALIB_CFG_Z_SEL_MASK) >> PDGO_PCNT_CALIB_CFG_Z_SEL_SHIFT) |
| #define PDGO_PCNT_CALIB_CFG_Z_SEL_MASK (0x300U) |
| #define PDGO_PCNT_CALIB_CFG_Z_SEL_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CALIB_CFG_Z_SEL_SHIFT) & PDGO_PCNT_CALIB_CFG_Z_SEL_MASK) |
| #define PDGO_PCNT_CALIB_CFG_Z_SEL_SHIFT (8U) |
| #define PDGO_PCNT_CALIB_CFG_ZMODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CALIB_CFG_ZMODE_MASK) >> PDGO_PCNT_CALIB_CFG_ZMODE_SHIFT) |
| #define PDGO_PCNT_CALIB_CFG_ZMODE_MASK (0x300000UL) |
| #define PDGO_PCNT_CALIB_CFG_ZMODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CALIB_CFG_ZMODE_SHIFT) & PDGO_PCNT_CALIB_CFG_ZMODE_MASK) |
| #define PDGO_PCNT_CALIB_CFG_ZMODE_SHIFT (20U) |
| #define PDGO_PCNT_CALIB_CFG_ZSTATE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CALIB_CFG_ZSTATE_MASK) >> PDGO_PCNT_CALIB_CFG_ZSTATE_SHIFT) |
| #define PDGO_PCNT_CALIB_CFG_ZSTATE_MASK (0xF0000UL) |
| #define PDGO_PCNT_CALIB_CFG_ZSTATE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CALIB_CFG_ZSTATE_SHIFT) & PDGO_PCNT_CALIB_CFG_ZSTATE_MASK) |
| #define PDGO_PCNT_CALIB_CFG_ZSTATE_SHIFT (16U) |
| #define PDGO_PCNT_CMP0_CMP0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CMP0_CMP0_MASK) >> PDGO_PCNT_CMP0_CMP0_SHIFT) |
| #define PDGO_PCNT_CMP0_CMP0_MASK (0xFFFFFFFFUL) |
| #define PDGO_PCNT_CMP0_CMP0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CMP0_CMP0_SHIFT) & PDGO_PCNT_CMP0_CMP0_MASK) |
| #define PDGO_PCNT_CMP0_CMP0_SHIFT (0U) |
| #define PDGO_PCNT_CMP1_CMP1_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CMP1_CMP1_MASK) >> PDGO_PCNT_CMP1_CMP1_SHIFT) |
| #define PDGO_PCNT_CMP1_CMP1_MASK (0xFFFFFFFFUL) |
| #define PDGO_PCNT_CMP1_CMP1_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CMP1_CMP1_SHIFT) & PDGO_PCNT_CMP1_CMP1_MASK) |
| #define PDGO_PCNT_CMP1_CMP1_SHIFT (0U) |
| #define PDGO_PCNT_CNT_CFG_BIAS_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CNT_CFG_BIAS_MASK) >> PDGO_PCNT_CNT_CFG_BIAS_SHIFT) |
| #define PDGO_PCNT_CNT_CFG_BIAS_MASK (0x70U) |
| #define PDGO_PCNT_CNT_CFG_BIAS_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CNT_CFG_BIAS_SHIFT) & PDGO_PCNT_CNT_CFG_BIAS_MASK) |
| #define PDGO_PCNT_CNT_CFG_BIAS_SHIFT (4U) |
| #define PDGO_PCNT_CNT_CFG_DECODE_MODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CNT_CFG_DECODE_MODE_MASK) >> PDGO_PCNT_CNT_CFG_DECODE_MODE_SHIFT) |
| #define PDGO_PCNT_CNT_CFG_DECODE_MODE_MASK (0xFU) |
| #define PDGO_PCNT_CNT_CFG_DECODE_MODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CNT_CFG_DECODE_MODE_SHIFT) & PDGO_PCNT_CNT_CFG_DECODE_MODE_MASK) |
| #define PDGO_PCNT_CNT_CFG_DECODE_MODE_SHIFT (0U) |
| #define PDGO_PCNT_CNT_CFG_EN_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CNT_CFG_EN_MASK) >> PDGO_PCNT_CNT_CFG_EN_SHIFT) |
| #define PDGO_PCNT_CNT_CFG_EN_MASK (0x80000000UL) |
| #define PDGO_PCNT_CNT_CFG_EN_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CNT_CFG_EN_SHIFT) & PDGO_PCNT_CNT_CFG_EN_MASK) |
| #define PDGO_PCNT_CNT_CFG_EN_SHIFT (31U) |
| #define PDGO_PCNT_CNT_CFG_OVRD_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CNT_CFG_OVRD_MASK) >> PDGO_PCNT_CNT_CFG_OVRD_SHIFT) |
| #define PDGO_PCNT_CNT_CFG_OVRD_MASK (0x1000U) |
| #define PDGO_PCNT_CNT_CFG_OVRD_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CNT_CFG_OVRD_SHIFT) & PDGO_PCNT_CNT_CFG_OVRD_MASK) |
| #define PDGO_PCNT_CNT_CFG_OVRD_SHIFT (12U) |
| #define PDGO_PCNT_CNT_CFG_SEQ_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CNT_CFG_SEQ_MASK) >> PDGO_PCNT_CNT_CFG_SEQ_SHIFT) |
| #define PDGO_PCNT_CNT_CFG_SEQ_MASK (0x100U) |
| #define PDGO_PCNT_CNT_CFG_SEQ_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CNT_CFG_SEQ_SHIFT) & PDGO_PCNT_CNT_CFG_SEQ_MASK) |
| #define PDGO_PCNT_CNT_CFG_SEQ_SHIFT (8U) |
| #define PDGO_PCNT_CNT_COUNTER_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_CNT_COUNTER_MASK) >> PDGO_PCNT_CNT_COUNTER_SHIFT) |
| #define PDGO_PCNT_CNT_COUNTER_MASK (0xFFFFFFFFUL) |
| #define PDGO_PCNT_CNT_COUNTER_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_CNT_COUNTER_SHIFT) & PDGO_PCNT_CNT_COUNTER_MASK) |
| #define PDGO_PCNT_CNT_COUNTER_SHIFT (0U) |
| #define PDGO_PCNT_DIRECTION_DIR_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_DIRECTION_DIR_MASK) >> PDGO_PCNT_DIRECTION_DIR_SHIFT) |
| #define PDGO_PCNT_DIRECTION_DIR_MASK (0x1U) |
| #define PDGO_PCNT_DIRECTION_DIR_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_DIRECTION_DIR_SHIFT) & PDGO_PCNT_DIRECTION_DIR_MASK) |
| #define PDGO_PCNT_DIRECTION_DIR_SHIFT (0U) |
| #define PDGO_PCNT_DUMP_DUMP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_DUMP_DUMP_MASK) >> PDGO_PCNT_DUMP_DUMP_SHIFT) |
| #define PDGO_PCNT_DUMP_DUMP_MASK (0xFFFFFFFFUL) |
| #define PDGO_PCNT_DUMP_DUMP_SHIFT (0U) |
| #define PDGO_PCNT_HOMING_CFG_CMP0_MODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_HOMING_CFG_CMP0_MODE_MASK) >> PDGO_PCNT_HOMING_CFG_CMP0_MODE_SHIFT) |
| #define PDGO_PCNT_HOMING_CFG_CMP0_MODE_MASK (0x70000UL) |
| #define PDGO_PCNT_HOMING_CFG_CMP0_MODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_HOMING_CFG_CMP0_MODE_SHIFT) & PDGO_PCNT_HOMING_CFG_CMP0_MODE_MASK) |
| #define PDGO_PCNT_HOMING_CFG_CMP0_MODE_SHIFT (16U) |
| #define PDGO_PCNT_HOMING_CFG_DMODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_HOMING_CFG_DMODE_MASK) >> PDGO_PCNT_HOMING_CFG_DMODE_SHIFT) |
| #define PDGO_PCNT_HOMING_CFG_DMODE_MASK (0x3000U) |
| #define PDGO_PCNT_HOMING_CFG_DMODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_HOMING_CFG_DMODE_SHIFT) & PDGO_PCNT_HOMING_CFG_DMODE_MASK) |
| #define PDGO_PCNT_HOMING_CFG_DMODE_SHIFT (12U) |
| #define PDGO_PCNT_HOMING_CFG_DSTATE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_HOMING_CFG_DSTATE_MASK) >> PDGO_PCNT_HOMING_CFG_DSTATE_SHIFT) |
| #define PDGO_PCNT_HOMING_CFG_DSTATE_MASK (0xF00U) |
| #define PDGO_PCNT_HOMING_CFG_DSTATE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_HOMING_CFG_DSTATE_SHIFT) & PDGO_PCNT_HOMING_CFG_DSTATE_MASK) |
| #define PDGO_PCNT_HOMING_CFG_DSTATE_SHIFT (8U) |
| #define PDGO_PCNT_HOMING_CFG_HMODE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_HOMING_CFG_HMODE_MASK) >> PDGO_PCNT_HOMING_CFG_HMODE_SHIFT) |
| #define PDGO_PCNT_HOMING_CFG_HMODE_MASK (0x30U) |
| #define PDGO_PCNT_HOMING_CFG_HMODE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_HOMING_CFG_HMODE_SHIFT) & PDGO_PCNT_HOMING_CFG_HMODE_MASK) |
| #define PDGO_PCNT_HOMING_CFG_HMODE_SHIFT (4U) |
| #define PDGO_PCNT_HOMING_CFG_HSTATE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_HOMING_CFG_HSTATE_MASK) >> PDGO_PCNT_HOMING_CFG_HSTATE_SHIFT) |
| #define PDGO_PCNT_HOMING_CFG_HSTATE_MASK (0xFU) |
| #define PDGO_PCNT_HOMING_CFG_HSTATE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_HOMING_CFG_HSTATE_SHIFT) & PDGO_PCNT_HOMING_CFG_HSTATE_MASK) |
| #define PDGO_PCNT_HOMING_CFG_HSTATE_SHIFT (0U) |
| #define PDGO_PCNT_HOMING_CFG_RNG_CMP_SRC_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_HOMING_CFG_RNG_CMP_SRC_MASK) >> PDGO_PCNT_HOMING_CFG_RNG_CMP_SRC_SHIFT) |
| #define PDGO_PCNT_HOMING_CFG_RNG_CMP_SRC_MASK (0x300000UL) |
| #define PDGO_PCNT_HOMING_CFG_RNG_CMP_SRC_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_HOMING_CFG_RNG_CMP_SRC_SHIFT) & PDGO_PCNT_HOMING_CFG_RNG_CMP_SRC_MASK) |
| #define PDGO_PCNT_HOMING_CFG_RNG_CMP_SRC_SHIFT (20U) |
| #define PDGO_PCNT_RESOLUTION_RESOLUTION_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_RESOLUTION_RESOLUTION_MASK) >> PDGO_PCNT_RESOLUTION_RESOLUTION_SHIFT) |
| #define PDGO_PCNT_RESOLUTION_RESOLUTION_MASK (0xFFFFFFFFUL) |
| #define PDGO_PCNT_RESOLUTION_RESOLUTION_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_RESOLUTION_RESOLUTION_SHIFT) & PDGO_PCNT_RESOLUTION_RESOLUTION_MASK) |
| #define PDGO_PCNT_RESOLUTION_RESOLUTION_SHIFT (0U) |
| #define PDGO_PCNT_STS_MATCH0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_STS_MATCH0_MASK) >> PDGO_PCNT_STS_MATCH0_SHIFT) |
| #define PDGO_PCNT_STS_MATCH0_MASK (0x1U) |
| #define PDGO_PCNT_STS_MATCH0_SHIFT (0U) |
| #define PDGO_PCNT_TACHO_LINE_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_TACHO_LINE_MASK) >> PDGO_PCNT_TACHO_LINE_SHIFT) |
| #define PDGO_PCNT_TACHO_LINE_MASK (0xFFFF0000UL) |
| #define PDGO_PCNT_TACHO_LINE_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_TACHO_LINE_SHIFT) & PDGO_PCNT_TACHO_LINE_MASK) |
| #define PDGO_PCNT_TACHO_LINE_SHIFT (16U) |
| #define PDGO_PCNT_TACHO_TIME_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PCNT_TACHO_TIME_MASK) >> PDGO_PCNT_TACHO_TIME_SHIFT) |
| #define PDGO_PCNT_TACHO_TIME_MASK (0xFFFFU) |
| #define PDGO_PCNT_TACHO_TIME_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PCNT_TACHO_TIME_SHIFT) & PDGO_PCNT_TACHO_TIME_MASK) |
| #define PDGO_PCNT_TACHO_TIME_SHIFT (0U) |
| #define PDGO_PIN_CTRL_RSTN_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_CTRL_RSTN_MASK) >> PDGO_PIN_CTRL_RSTN_SHIFT) |
| #define PDGO_PIN_CTRL_RSTN_MASK (0x1000000UL) |
| #define PDGO_PIN_CTRL_RSTN_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PIN_CTRL_RSTN_SHIFT) & PDGO_PIN_CTRL_RSTN_MASK) |
| #define PDGO_PIN_CTRL_RSTN_SHIFT (24U) |
| #define PDGO_PIN_CTRL_WKUP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_CTRL_WKUP_MASK) >> PDGO_PIN_CTRL_WKUP_SHIFT) |
| #define PDGO_PIN_CTRL_WKUP_MASK (0x10000UL) |
| #define PDGO_PIN_CTRL_WKUP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PIN_CTRL_WKUP_SHIFT) & PDGO_PIN_CTRL_WKUP_MASK) |
| #define PDGO_PIN_CTRL_WKUP_SHIFT (16U) |
| #define PDGO_PIN_CTRL_WUIO0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_CTRL_WUIO0_MASK) >> PDGO_PIN_CTRL_WUIO0_SHIFT) |
| #define PDGO_PIN_CTRL_WUIO0_MASK (0x1U) |
| #define PDGO_PIN_CTRL_WUIO0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PIN_CTRL_WUIO0_SHIFT) & PDGO_PIN_CTRL_WUIO0_MASK) |
| #define PDGO_PIN_CTRL_WUIO0_SHIFT (0U) |
| #define PDGO_PIN_CTRL_WUIO1_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_CTRL_WUIO1_MASK) >> PDGO_PIN_CTRL_WUIO1_SHIFT) |
| #define PDGO_PIN_CTRL_WUIO1_MASK (0x2U) |
| #define PDGO_PIN_CTRL_WUIO1_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PIN_CTRL_WUIO1_SHIFT) & PDGO_PIN_CTRL_WUIO1_MASK) |
| #define PDGO_PIN_CTRL_WUIO1_SHIFT (1U) |
| #define PDGO_PIN_CTRL_WUIO2_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_CTRL_WUIO2_MASK) >> PDGO_PIN_CTRL_WUIO2_SHIFT) |
| #define PDGO_PIN_CTRL_WUIO2_MASK (0x4U) |
| #define PDGO_PIN_CTRL_WUIO2_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PIN_CTRL_WUIO2_SHIFT) & PDGO_PIN_CTRL_WUIO2_MASK) |
| #define PDGO_PIN_CTRL_WUIO2_SHIFT (2U) |
| #define PDGO_PIN_CTRL_WUIO3_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_CTRL_WUIO3_MASK) >> PDGO_PIN_CTRL_WUIO3_SHIFT) |
| #define PDGO_PIN_CTRL_WUIO3_MASK (0x8U) |
| #define PDGO_PIN_CTRL_WUIO3_SET | ( | x | ) | (((uint32_t)(x) << PDGO_PIN_CTRL_WUIO3_SHIFT) & PDGO_PIN_CTRL_WUIO3_MASK) |
| #define PDGO_PIN_CTRL_WUIO3_SHIFT (3U) |
| #define PDGO_PIN_STS_RSTN_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_STS_RSTN_MASK) >> PDGO_PIN_STS_RSTN_SHIFT) |
| #define PDGO_PIN_STS_RSTN_MASK (0x1000000UL) |
| #define PDGO_PIN_STS_RSTN_SHIFT (24U) |
| #define PDGO_PIN_STS_TMOD_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_STS_TMOD_MASK) >> PDGO_PIN_STS_TMOD_SHIFT) |
| #define PDGO_PIN_STS_TMOD_MASK (0x80000000UL) |
| #define PDGO_PIN_STS_TMOD_SHIFT (31U) |
| #define PDGO_PIN_STS_WKUP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_STS_WKUP_MASK) >> PDGO_PIN_STS_WKUP_SHIFT) |
| #define PDGO_PIN_STS_WKUP_MASK (0x10000UL) |
| #define PDGO_PIN_STS_WKUP_SHIFT (16U) |
| #define PDGO_PIN_STS_WUIO0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_STS_WUIO0_MASK) >> PDGO_PIN_STS_WUIO0_SHIFT) |
| #define PDGO_PIN_STS_WUIO0_MASK (0x1U) |
| #define PDGO_PIN_STS_WUIO0_SHIFT (0U) |
| #define PDGO_PIN_STS_WUIO1_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_STS_WUIO1_MASK) >> PDGO_PIN_STS_WUIO1_SHIFT) |
| #define PDGO_PIN_STS_WUIO1_MASK (0x2U) |
| #define PDGO_PIN_STS_WUIO1_SHIFT (1U) |
| #define PDGO_PIN_STS_WUIO2_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_STS_WUIO2_MASK) >> PDGO_PIN_STS_WUIO2_SHIFT) |
| #define PDGO_PIN_STS_WUIO2_MASK (0x4U) |
| #define PDGO_PIN_STS_WUIO2_SHIFT (2U) |
| #define PDGO_PIN_STS_WUIO3_GET | ( | x | ) | (((uint32_t)(x) & PDGO_PIN_STS_WUIO3_MASK) >> PDGO_PIN_STS_WUIO3_SHIFT) |
| #define PDGO_PIN_STS_WUIO3_MASK (0x8U) |
| #define PDGO_PIN_STS_WUIO3_SHIFT (3U) |
| #define PDGO_WAKEUP_COUNTER_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WAKEUP_COUNTER_MASK) >> PDGO_WAKEUP_COUNTER_SHIFT) |
| #define PDGO_WAKEUP_COUNTER_MASK (0xFFFFFFFFUL) |
| #define PDGO_WAKEUP_COUNTER_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WAKEUP_COUNTER_SHIFT) & PDGO_WAKEUP_COUNTER_MASK) |
| #define PDGO_WAKEUP_COUNTER_SHIFT (0U) |
| #define PDGO_WKUP_CYC_INTERVAL_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_CYC_INTERVAL_MASK) >> PDGO_WKUP_CYC_INTERVAL_SHIFT) |
| #define PDGO_WKUP_CYC_INTERVAL_MASK (0xFFFFFFFFUL) |
| #define PDGO_WKUP_CYC_INTERVAL_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_CYC_INTERVAL_SHIFT) & PDGO_WKUP_CYC_INTERVAL_MASK) |
| #define PDGO_WKUP_CYC_INTERVAL_SHIFT (0U) |
| #define PDGO_WKUP_EN_CYC_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_EN_CYC_MASK) >> PDGO_WKUP_EN_CYC_SHIFT) |
| #define PDGO_WKUP_EN_CYC_MASK (0x2U) |
| #define PDGO_WKUP_EN_CYC_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_EN_CYC_SHIFT) & PDGO_WKUP_EN_CYC_MASK) |
| #define PDGO_WKUP_EN_CYC_SHIFT (1U) |
| #define PDGO_WKUP_EN_PCAP0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_EN_PCAP0_MASK) >> PDGO_WKUP_EN_PCAP0_SHIFT) |
| #define PDGO_WKUP_EN_PCAP0_MASK (0x10U) |
| #define PDGO_WKUP_EN_PCAP0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_EN_PCAP0_SHIFT) & PDGO_WKUP_EN_PCAP0_MASK) |
| #define PDGO_WKUP_EN_PCAP0_SHIFT (4U) |
| #define PDGO_WKUP_EN_PCNT0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_EN_PCNT0_MASK) >> PDGO_WKUP_EN_PCNT0_SHIFT) |
| #define PDGO_WKUP_EN_PCNT0_MASK (0x100U) |
| #define PDGO_WKUP_EN_PCNT0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_EN_PCNT0_SHIFT) & PDGO_WKUP_EN_PCNT0_MASK) |
| #define PDGO_WKUP_EN_PCNT0_SHIFT (8U) |
| #define PDGO_WKUP_EN_WKUP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_EN_WKUP_MASK) >> PDGO_WKUP_EN_WKUP_SHIFT) |
| #define PDGO_WKUP_EN_WKUP_MASK (0x1U) |
| #define PDGO_WKUP_EN_WKUP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_EN_WKUP_SHIFT) & PDGO_WKUP_EN_WKUP_MASK) |
| #define PDGO_WKUP_EN_WKUP_SHIFT (0U) |
| #define PDGO_WKUP_EN_WUIO_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_EN_WUIO_MASK) >> PDGO_WKUP_EN_WUIO_SHIFT) |
| #define PDGO_WKUP_EN_WUIO_MASK (0x4U) |
| #define PDGO_WKUP_EN_WUIO_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_EN_WUIO_SHIFT) & PDGO_WKUP_EN_WUIO_MASK) |
| #define PDGO_WKUP_EN_WUIO_SHIFT (2U) |
| #define PDGO_WKUP_STS_CYC_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_STS_CYC_MASK) >> PDGO_WKUP_STS_CYC_SHIFT) |
| #define PDGO_WKUP_STS_CYC_MASK (0x2U) |
| #define PDGO_WKUP_STS_CYC_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_STS_CYC_SHIFT) & PDGO_WKUP_STS_CYC_MASK) |
| #define PDGO_WKUP_STS_CYC_SHIFT (1U) |
| #define PDGO_WKUP_STS_PCAP0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_STS_PCAP0_MASK) >> PDGO_WKUP_STS_PCAP0_SHIFT) |
| #define PDGO_WKUP_STS_PCAP0_MASK (0x10U) |
| #define PDGO_WKUP_STS_PCAP0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_STS_PCAP0_SHIFT) & PDGO_WKUP_STS_PCAP0_MASK) |
| #define PDGO_WKUP_STS_PCAP0_SHIFT (4U) |
| #define PDGO_WKUP_STS_PCNT0_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_STS_PCNT0_MASK) >> PDGO_WKUP_STS_PCNT0_SHIFT) |
| #define PDGO_WKUP_STS_PCNT0_MASK (0x100U) |
| #define PDGO_WKUP_STS_PCNT0_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_STS_PCNT0_SHIFT) & PDGO_WKUP_STS_PCNT0_MASK) |
| #define PDGO_WKUP_STS_PCNT0_SHIFT (8U) |
| #define PDGO_WKUP_STS_WKUP_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_STS_WKUP_MASK) >> PDGO_WKUP_STS_WKUP_SHIFT) |
| #define PDGO_WKUP_STS_WKUP_MASK (0x1U) |
| #define PDGO_WKUP_STS_WKUP_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_STS_WKUP_SHIFT) & PDGO_WKUP_STS_WKUP_MASK) |
| #define PDGO_WKUP_STS_WKUP_SHIFT (0U) |
| #define PDGO_WKUP_STS_WUIO_GET | ( | x | ) | (((uint32_t)(x) & PDGO_WKUP_STS_WUIO_MASK) >> PDGO_WKUP_STS_WUIO_SHIFT) |
| #define PDGO_WKUP_STS_WUIO_MASK (0x4U) |
| #define PDGO_WKUP_STS_WUIO_SET | ( | x | ) | (((uint32_t)(x) << PDGO_WKUP_STS_WUIO_SHIFT) & PDGO_WKUP_STS_WUIO_MASK) |
| #define PDGO_WKUP_STS_WUIO_SHIFT (2U) |
1.9.1