HPM SDK
HPMicro Software Development Kit
Data Fields
DDRPHY_Type Struct Reference

#include <hpm_ddrphy_regs.h>

Data Fields

__R uint32_t RIDR
 
__RW uint32_t PIR
 
__RW uint32_t PGCR0
 
__RW uint32_t PGCR1
 
__R uint32_t PGSR0
 
__R uint32_t PGSR1
 
__RW uint32_t PLLCR
 
__RW uint32_t PTR0
 
__RW uint32_t PTR1
 
__RW uint32_t PTR2
 
__RW uint32_t PTR3
 
__RW uint32_t PTR4
 
__RW uint32_t ACMDLR
 
__RW uint32_t ACBDLR
 
__RW uint32_t ACIOCR
 
__RW uint32_t DXCCR
 
__RW uint32_t DSGCR
 
__RW uint32_t DCR
 
__RW uint32_t DTPR0
 
__RW uint32_t DTPR1
 
__RW uint32_t DTPR2
 
union {
   __RW uint32_t   MR0
 
   __RW uint32_t   MR
 
}; 
 
union {
   __RW uint32_t   MR1
 
   __RW uint32_t   EMR
 
}; 
 
union {
   __RW uint32_t   MR2
 
   __RW uint32_t   EMR2
 
}; 
 
union {
   __RW uint32_t   MR3
 
   __RW uint32_t   EMR3
 
}; 
 
__RW uint32_t ODTCR
 
__RW uint32_t DTCR
 
__RW uint32_t DTAR0
 
__RW uint32_t DTAR1
 
__RW uint32_t DTAR2
 
__RW uint32_t DTAR3
 
__RW uint32_t DTDR0
 
__RW uint32_t DTDR1
 
__R uint32_t DTEDR0
 
__R uint32_t DTEDR1
 
__RW uint32_t PGCR2
 
__R uint8_t RESERVED0 [32]
 
__R uint32_t RDIMMGCR0
 
__R uint32_t RDIMMGCR1
 
__R uint32_t RDIMMCR0
 
__R uint32_t RDIMMCR1
 
__RW uint32_t DCUAR
 
__RW uint32_t DCUDR
 
__RW uint32_t DCURR
 
__RW uint32_t DCULR
 
__RW uint32_t DCUGCR
 
__RW uint32_t DCUTPR
 
__R uint32_t DCUSR0
 
__R uint32_t DCUSR1
 
__R uint8_t RESERVED1 [32]
 
__RW uint32_t BISTRR
 
__RW uint32_t BISTWCR
 
__RW uint32_t BISTMSKR0
 
__RW uint32_t BISTMSKR1
 
__RW uint32_t BISTMSKR2
 
__RW uint32_t BISTLSR
 
__RW uint32_t BISTAR0
 
__RW uint32_t BISTAR1
 
__RW uint32_t BISTAR2
 
__RW uint32_t BISTUDPR
 
__R uint32_t BISTGSR
 
__R uint32_t BISTWER
 
__R uint32_t BISTBER0
 
__R uint32_t BISTBER1
 
__R uint32_t BISTBER2
 
__R uint32_t BISTBER3
 
__R uint32_t BISTWCSR
 
__R uint32_t BISTFWR0
 
__R uint32_t BISTFWR1
 
__R uint32_t BISTFWR2
 
__R uint8_t RESERVED2 [36]
 
__RW uint32_t AACR
 
__RW uint32_t GPR0
 
__RW uint32_t GPR1
 
struct {
   __RW uint32_t   CR0
 
   __RW uint32_t   CR1
 
   __R uint32_t   SR0
 
   __R uint32_t   SR1
 
} ZQ [4]
 
struct {
   __RW uint32_t   GCR
 
   __R uint32_t   GSR0
 
   __R uint32_t   GSR1
 
   __RW uint32_t   BDLR0
 
   __RW uint32_t   BDLR1
 
   __RW uint32_t   BDLR2
 
   __RW uint32_t   BDLR3
 
   __RW uint32_t   BDLR4
 
   __RW uint32_t   LCDLR0
 
   __RW uint32_t   LCDLR1
 
   __RW uint32_t   LCDLR2
 
   __RW uint32_t   MDLR
 
   __RW uint32_t   GTR
 
   __RW uint32_t   GSR2
 
   __R uint8_t   RESERVED0 [8]
 
} DX [9]
 

Field Documentation

◆ 

union { ... }

◆ 

union { ... }

◆ 

union { ... }

◆ 

union { ... }

◆ AACR

__RW uint32_t DDRPHY_Type::AACR

◆ ACBDLR

__RW uint32_t DDRPHY_Type::ACBDLR

◆ ACIOCR

__RW uint32_t DDRPHY_Type::ACIOCR

◆ ACMDLR

__RW uint32_t DDRPHY_Type::ACMDLR

◆ BDLR0

__RW uint32_t DDRPHY_Type::BDLR0

◆ BDLR1

__RW uint32_t DDRPHY_Type::BDLR1

◆ BDLR2

__RW uint32_t DDRPHY_Type::BDLR2

◆ BDLR3

__RW uint32_t DDRPHY_Type::BDLR3

◆ BDLR4

__RW uint32_t DDRPHY_Type::BDLR4

◆ BISTAR0

__RW uint32_t DDRPHY_Type::BISTAR0

◆ BISTAR1

__RW uint32_t DDRPHY_Type::BISTAR1

◆ BISTAR2

__RW uint32_t DDRPHY_Type::BISTAR2

◆ BISTBER0

__R uint32_t DDRPHY_Type::BISTBER0

◆ BISTBER1

__R uint32_t DDRPHY_Type::BISTBER1

◆ BISTBER2

__R uint32_t DDRPHY_Type::BISTBER2

◆ BISTBER3

__R uint32_t DDRPHY_Type::BISTBER3

◆ BISTFWR0

__R uint32_t DDRPHY_Type::BISTFWR0

◆ BISTFWR1

__R uint32_t DDRPHY_Type::BISTFWR1

◆ BISTFWR2

__R uint32_t DDRPHY_Type::BISTFWR2

◆ BISTGSR

__R uint32_t DDRPHY_Type::BISTGSR

◆ BISTLSR

__RW uint32_t DDRPHY_Type::BISTLSR

◆ BISTMSKR0

__RW uint32_t DDRPHY_Type::BISTMSKR0

◆ BISTMSKR1

__RW uint32_t DDRPHY_Type::BISTMSKR1

◆ BISTMSKR2

__RW uint32_t DDRPHY_Type::BISTMSKR2

◆ BISTRR

__RW uint32_t DDRPHY_Type::BISTRR

◆ BISTUDPR

__RW uint32_t DDRPHY_Type::BISTUDPR

◆ BISTWCR

__RW uint32_t DDRPHY_Type::BISTWCR

◆ BISTWCSR

__R uint32_t DDRPHY_Type::BISTWCSR

◆ BISTWER

__R uint32_t DDRPHY_Type::BISTWER

◆ CR0

__RW uint32_t DDRPHY_Type::CR0

◆ CR1

__RW uint32_t DDRPHY_Type::CR1

◆ DCR

__RW uint32_t DDRPHY_Type::DCR

◆ DCUAR

__RW uint32_t DDRPHY_Type::DCUAR

◆ DCUDR

__RW uint32_t DDRPHY_Type::DCUDR

◆ DCUGCR

__RW uint32_t DDRPHY_Type::DCUGCR

◆ DCULR

__RW uint32_t DDRPHY_Type::DCULR

◆ DCURR

__RW uint32_t DDRPHY_Type::DCURR

◆ DCUSR0

__R uint32_t DDRPHY_Type::DCUSR0

◆ DCUSR1

__R uint32_t DDRPHY_Type::DCUSR1

◆ DCUTPR

__RW uint32_t DDRPHY_Type::DCUTPR

◆ DSGCR

__RW uint32_t DDRPHY_Type::DSGCR

◆ DTAR0

__RW uint32_t DDRPHY_Type::DTAR0

◆ DTAR1

__RW uint32_t DDRPHY_Type::DTAR1

◆ DTAR2

__RW uint32_t DDRPHY_Type::DTAR2

◆ DTAR3

__RW uint32_t DDRPHY_Type::DTAR3

◆ DTCR

__RW uint32_t DDRPHY_Type::DTCR

◆ DTDR0

__RW uint32_t DDRPHY_Type::DTDR0

◆ DTDR1

__RW uint32_t DDRPHY_Type::DTDR1

◆ DTEDR0

__R uint32_t DDRPHY_Type::DTEDR0

◆ DTEDR1

__R uint32_t DDRPHY_Type::DTEDR1

◆ DTPR0

__RW uint32_t DDRPHY_Type::DTPR0

◆ DTPR1

__RW uint32_t DDRPHY_Type::DTPR1

◆ DTPR2

__RW uint32_t DDRPHY_Type::DTPR2

◆ 

struct { ... } DDRPHY_Type::DX[9]

◆ DXCCR

__RW uint32_t DDRPHY_Type::DXCCR

◆ EMR

__RW uint32_t DDRPHY_Type::EMR

◆ EMR2

__RW uint32_t DDRPHY_Type::EMR2

◆ EMR3

__RW uint32_t DDRPHY_Type::EMR3

◆ GCR

__RW uint32_t DDRPHY_Type::GCR

◆ GPR0

__RW uint32_t DDRPHY_Type::GPR0

◆ GPR1

__RW uint32_t DDRPHY_Type::GPR1

◆ GSR0

__R uint32_t DDRPHY_Type::GSR0

◆ GSR1

__R uint32_t DDRPHY_Type::GSR1

◆ GSR2

__RW uint32_t DDRPHY_Type::GSR2

◆ GTR

__RW uint32_t DDRPHY_Type::GTR

◆ LCDLR0

__RW uint32_t DDRPHY_Type::LCDLR0

◆ LCDLR1

__RW uint32_t DDRPHY_Type::LCDLR1

◆ LCDLR2

__RW uint32_t DDRPHY_Type::LCDLR2

◆ MDLR

__RW uint32_t DDRPHY_Type::MDLR

◆ MR

__RW uint32_t DDRPHY_Type::MR

◆ MR0

__RW uint32_t DDRPHY_Type::MR0

◆ MR1

__RW uint32_t DDRPHY_Type::MR1

◆ MR2

__RW uint32_t DDRPHY_Type::MR2

◆ MR3

__RW uint32_t DDRPHY_Type::MR3

◆ ODTCR

__RW uint32_t DDRPHY_Type::ODTCR

◆ PGCR0

__RW uint32_t DDRPHY_Type::PGCR0

◆ PGCR1

__RW uint32_t DDRPHY_Type::PGCR1

◆ PGCR2

__RW uint32_t DDRPHY_Type::PGCR2

◆ PGSR0

__R uint32_t DDRPHY_Type::PGSR0

◆ PGSR1

__R uint32_t DDRPHY_Type::PGSR1

◆ PIR

__RW uint32_t DDRPHY_Type::PIR

◆ PLLCR

__RW uint32_t DDRPHY_Type::PLLCR

◆ PTR0

__RW uint32_t DDRPHY_Type::PTR0

◆ PTR1

__RW uint32_t DDRPHY_Type::PTR1

◆ PTR2

__RW uint32_t DDRPHY_Type::PTR2

◆ PTR3

__RW uint32_t DDRPHY_Type::PTR3

◆ PTR4

__RW uint32_t DDRPHY_Type::PTR4

◆ RDIMMCR0

__R uint32_t DDRPHY_Type::RDIMMCR0

◆ RDIMMCR1

__R uint32_t DDRPHY_Type::RDIMMCR1

◆ RDIMMGCR0

__R uint32_t DDRPHY_Type::RDIMMGCR0

◆ RDIMMGCR1

__R uint32_t DDRPHY_Type::RDIMMGCR1

◆ RESERVED0

__R uint8_t DDRPHY_Type::RESERVED0[8]

◆ RESERVED1

__R uint8_t DDRPHY_Type::RESERVED1[32]

◆ RESERVED2

__R uint8_t DDRPHY_Type::RESERVED2[36]

◆ RIDR

__R uint32_t DDRPHY_Type::RIDR

◆ SR0

__R uint32_t DDRPHY_Type::SR0

◆ SR1

__R uint32_t DDRPHY_Type::SR1

◆ 

struct { ... } DDRPHY_Type::ZQ[4]
The documentation for this struct was generated from the following file: