HPM SDK
HPMicro Software Development Kit
Data Structures | Macros
hpm_spi_regs.h File Reference

Go to the source code of this file.

Data Structures

struct  SPI_Type
 

Macros

#define SPI_TRANSFMT_ADDRLEN_MASK   (0x30000UL)
 
#define SPI_TRANSFMT_ADDRLEN_SHIFT   (16U)
 
#define SPI_TRANSFMT_ADDRLEN_SET(x)   (((uint32_t)(x) << SPI_TRANSFMT_ADDRLEN_SHIFT) & SPI_TRANSFMT_ADDRLEN_MASK)
 
#define SPI_TRANSFMT_ADDRLEN_GET(x)   (((uint32_t)(x) & SPI_TRANSFMT_ADDRLEN_MASK) >> SPI_TRANSFMT_ADDRLEN_SHIFT)
 
#define SPI_TRANSFMT_DATALEN_MASK   (0x1F00U)
 
#define SPI_TRANSFMT_DATALEN_SHIFT   (8U)
 
#define SPI_TRANSFMT_DATALEN_SET(x)   (((uint32_t)(x) << SPI_TRANSFMT_DATALEN_SHIFT) & SPI_TRANSFMT_DATALEN_MASK)
 
#define SPI_TRANSFMT_DATALEN_GET(x)   (((uint32_t)(x) & SPI_TRANSFMT_DATALEN_MASK) >> SPI_TRANSFMT_DATALEN_SHIFT)
 
#define SPI_TRANSFMT_DATAMERGE_MASK   (0x80U)
 
#define SPI_TRANSFMT_DATAMERGE_SHIFT   (7U)
 
#define SPI_TRANSFMT_DATAMERGE_SET(x)   (((uint32_t)(x) << SPI_TRANSFMT_DATAMERGE_SHIFT) & SPI_TRANSFMT_DATAMERGE_MASK)
 
#define SPI_TRANSFMT_DATAMERGE_GET(x)   (((uint32_t)(x) & SPI_TRANSFMT_DATAMERGE_MASK) >> SPI_TRANSFMT_DATAMERGE_SHIFT)
 
#define SPI_TRANSFMT_MOSIBIDIR_MASK   (0x10U)
 
#define SPI_TRANSFMT_MOSIBIDIR_SHIFT   (4U)
 
#define SPI_TRANSFMT_MOSIBIDIR_SET(x)   (((uint32_t)(x) << SPI_TRANSFMT_MOSIBIDIR_SHIFT) & SPI_TRANSFMT_MOSIBIDIR_MASK)
 
#define SPI_TRANSFMT_MOSIBIDIR_GET(x)   (((uint32_t)(x) & SPI_TRANSFMT_MOSIBIDIR_MASK) >> SPI_TRANSFMT_MOSIBIDIR_SHIFT)
 
#define SPI_TRANSFMT_LSB_MASK   (0x8U)
 
#define SPI_TRANSFMT_LSB_SHIFT   (3U)
 
#define SPI_TRANSFMT_LSB_SET(x)   (((uint32_t)(x) << SPI_TRANSFMT_LSB_SHIFT) & SPI_TRANSFMT_LSB_MASK)
 
#define SPI_TRANSFMT_LSB_GET(x)   (((uint32_t)(x) & SPI_TRANSFMT_LSB_MASK) >> SPI_TRANSFMT_LSB_SHIFT)
 
#define SPI_TRANSFMT_SLVMODE_MASK   (0x4U)
 
#define SPI_TRANSFMT_SLVMODE_SHIFT   (2U)
 
#define SPI_TRANSFMT_SLVMODE_SET(x)   (((uint32_t)(x) << SPI_TRANSFMT_SLVMODE_SHIFT) & SPI_TRANSFMT_SLVMODE_MASK)
 
#define SPI_TRANSFMT_SLVMODE_GET(x)   (((uint32_t)(x) & SPI_TRANSFMT_SLVMODE_MASK) >> SPI_TRANSFMT_SLVMODE_SHIFT)
 
#define SPI_TRANSFMT_CPOL_MASK   (0x2U)
 
#define SPI_TRANSFMT_CPOL_SHIFT   (1U)
 
#define SPI_TRANSFMT_CPOL_SET(x)   (((uint32_t)(x) << SPI_TRANSFMT_CPOL_SHIFT) & SPI_TRANSFMT_CPOL_MASK)
 
#define SPI_TRANSFMT_CPOL_GET(x)   (((uint32_t)(x) & SPI_TRANSFMT_CPOL_MASK) >> SPI_TRANSFMT_CPOL_SHIFT)
 
#define SPI_TRANSFMT_CPHA_MASK   (0x1U)
 
#define SPI_TRANSFMT_CPHA_SHIFT   (0U)
 
#define SPI_TRANSFMT_CPHA_SET(x)   (((uint32_t)(x) << SPI_TRANSFMT_CPHA_SHIFT) & SPI_TRANSFMT_CPHA_MASK)
 
#define SPI_TRANSFMT_CPHA_GET(x)   (((uint32_t)(x) & SPI_TRANSFMT_CPHA_MASK) >> SPI_TRANSFMT_CPHA_SHIFT)
 
#define SPI_TRANSCTRL_SLVDATAONLY_MASK   (0x80000000UL)
 
#define SPI_TRANSCTRL_SLVDATAONLY_SHIFT   (31U)
 
#define SPI_TRANSCTRL_SLVDATAONLY_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_SLVDATAONLY_SHIFT) & SPI_TRANSCTRL_SLVDATAONLY_MASK)
 
#define SPI_TRANSCTRL_SLVDATAONLY_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_SLVDATAONLY_MASK) >> SPI_TRANSCTRL_SLVDATAONLY_SHIFT)
 
#define SPI_TRANSCTRL_CMDEN_MASK   (0x40000000UL)
 
#define SPI_TRANSCTRL_CMDEN_SHIFT   (30U)
 
#define SPI_TRANSCTRL_CMDEN_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_CMDEN_SHIFT) & SPI_TRANSCTRL_CMDEN_MASK)
 
#define SPI_TRANSCTRL_CMDEN_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_CMDEN_MASK) >> SPI_TRANSCTRL_CMDEN_SHIFT)
 
#define SPI_TRANSCTRL_ADDREN_MASK   (0x20000000UL)
 
#define SPI_TRANSCTRL_ADDREN_SHIFT   (29U)
 
#define SPI_TRANSCTRL_ADDREN_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_ADDREN_SHIFT) & SPI_TRANSCTRL_ADDREN_MASK)
 
#define SPI_TRANSCTRL_ADDREN_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_ADDREN_MASK) >> SPI_TRANSCTRL_ADDREN_SHIFT)
 
#define SPI_TRANSCTRL_ADDRFMT_MASK   (0x10000000UL)
 
#define SPI_TRANSCTRL_ADDRFMT_SHIFT   (28U)
 
#define SPI_TRANSCTRL_ADDRFMT_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_ADDRFMT_SHIFT) & SPI_TRANSCTRL_ADDRFMT_MASK)
 
#define SPI_TRANSCTRL_ADDRFMT_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_ADDRFMT_MASK) >> SPI_TRANSCTRL_ADDRFMT_SHIFT)
 
#define SPI_TRANSCTRL_TRANSMODE_MASK   (0xF000000UL)
 
#define SPI_TRANSCTRL_TRANSMODE_SHIFT   (24U)
 
#define SPI_TRANSCTRL_TRANSMODE_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_TRANSMODE_SHIFT) & SPI_TRANSCTRL_TRANSMODE_MASK)
 
#define SPI_TRANSCTRL_TRANSMODE_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_TRANSMODE_MASK) >> SPI_TRANSCTRL_TRANSMODE_SHIFT)
 
#define SPI_TRANSCTRL_DUALQUAD_MASK   (0xC00000UL)
 
#define SPI_TRANSCTRL_DUALQUAD_SHIFT   (22U)
 
#define SPI_TRANSCTRL_DUALQUAD_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_DUALQUAD_SHIFT) & SPI_TRANSCTRL_DUALQUAD_MASK)
 
#define SPI_TRANSCTRL_DUALQUAD_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_DUALQUAD_MASK) >> SPI_TRANSCTRL_DUALQUAD_SHIFT)
 
#define SPI_TRANSCTRL_TOKENEN_MASK   (0x200000UL)
 
#define SPI_TRANSCTRL_TOKENEN_SHIFT   (21U)
 
#define SPI_TRANSCTRL_TOKENEN_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_TOKENEN_SHIFT) & SPI_TRANSCTRL_TOKENEN_MASK)
 
#define SPI_TRANSCTRL_TOKENEN_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_TOKENEN_MASK) >> SPI_TRANSCTRL_TOKENEN_SHIFT)
 
#define SPI_TRANSCTRL_WRTRANCNT_MASK   (0x1FF000UL)
 
#define SPI_TRANSCTRL_WRTRANCNT_SHIFT   (12U)
 
#define SPI_TRANSCTRL_WRTRANCNT_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_WRTRANCNT_SHIFT) & SPI_TRANSCTRL_WRTRANCNT_MASK)
 
#define SPI_TRANSCTRL_WRTRANCNT_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_WRTRANCNT_MASK) >> SPI_TRANSCTRL_WRTRANCNT_SHIFT)
 
#define SPI_TRANSCTRL_TOKENVALUE_MASK   (0x800U)
 
#define SPI_TRANSCTRL_TOKENVALUE_SHIFT   (11U)
 
#define SPI_TRANSCTRL_TOKENVALUE_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_TOKENVALUE_SHIFT) & SPI_TRANSCTRL_TOKENVALUE_MASK)
 
#define SPI_TRANSCTRL_TOKENVALUE_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_TOKENVALUE_MASK) >> SPI_TRANSCTRL_TOKENVALUE_SHIFT)
 
#define SPI_TRANSCTRL_DUMMYCNT_MASK   (0x600U)
 
#define SPI_TRANSCTRL_DUMMYCNT_SHIFT   (9U)
 
#define SPI_TRANSCTRL_DUMMYCNT_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_DUMMYCNT_SHIFT) & SPI_TRANSCTRL_DUMMYCNT_MASK)
 
#define SPI_TRANSCTRL_DUMMYCNT_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_DUMMYCNT_MASK) >> SPI_TRANSCTRL_DUMMYCNT_SHIFT)
 
#define SPI_TRANSCTRL_RDTRANCNT_MASK   (0x1FFU)
 
#define SPI_TRANSCTRL_RDTRANCNT_SHIFT   (0U)
 
#define SPI_TRANSCTRL_RDTRANCNT_SET(x)   (((uint32_t)(x) << SPI_TRANSCTRL_RDTRANCNT_SHIFT) & SPI_TRANSCTRL_RDTRANCNT_MASK)
 
#define SPI_TRANSCTRL_RDTRANCNT_GET(x)   (((uint32_t)(x) & SPI_TRANSCTRL_RDTRANCNT_MASK) >> SPI_TRANSCTRL_RDTRANCNT_SHIFT)
 
#define SPI_CMD_CMD_MASK   (0xFFU)
 
#define SPI_CMD_CMD_SHIFT   (0U)
 
#define SPI_CMD_CMD_SET(x)   (((uint32_t)(x) << SPI_CMD_CMD_SHIFT) & SPI_CMD_CMD_MASK)
 
#define SPI_CMD_CMD_GET(x)   (((uint32_t)(x) & SPI_CMD_CMD_MASK) >> SPI_CMD_CMD_SHIFT)
 
#define SPI_ADDR_ADDR_MASK   (0xFFFFFFFFUL)
 
#define SPI_ADDR_ADDR_SHIFT   (0U)
 
#define SPI_ADDR_ADDR_SET(x)   (((uint32_t)(x) << SPI_ADDR_ADDR_SHIFT) & SPI_ADDR_ADDR_MASK)
 
#define SPI_ADDR_ADDR_GET(x)   (((uint32_t)(x) & SPI_ADDR_ADDR_MASK) >> SPI_ADDR_ADDR_SHIFT)
 
#define SPI_DATA_DATA_MASK   (0xFFFFFFFFUL)
 
#define SPI_DATA_DATA_SHIFT   (0U)
 
#define SPI_DATA_DATA_SET(x)   (((uint32_t)(x) << SPI_DATA_DATA_SHIFT) & SPI_DATA_DATA_MASK)
 
#define SPI_DATA_DATA_GET(x)   (((uint32_t)(x) & SPI_DATA_DATA_MASK) >> SPI_DATA_DATA_SHIFT)
 
#define SPI_CTRL_TXTHRES_MASK   (0xFF0000UL)
 
#define SPI_CTRL_TXTHRES_SHIFT   (16U)
 
#define SPI_CTRL_TXTHRES_SET(x)   (((uint32_t)(x) << SPI_CTRL_TXTHRES_SHIFT) & SPI_CTRL_TXTHRES_MASK)
 
#define SPI_CTRL_TXTHRES_GET(x)   (((uint32_t)(x) & SPI_CTRL_TXTHRES_MASK) >> SPI_CTRL_TXTHRES_SHIFT)
 
#define SPI_CTRL_RXTHRES_MASK   (0xFF00U)
 
#define SPI_CTRL_RXTHRES_SHIFT   (8U)
 
#define SPI_CTRL_RXTHRES_SET(x)   (((uint32_t)(x) << SPI_CTRL_RXTHRES_SHIFT) & SPI_CTRL_RXTHRES_MASK)
 
#define SPI_CTRL_RXTHRES_GET(x)   (((uint32_t)(x) & SPI_CTRL_RXTHRES_MASK) >> SPI_CTRL_RXTHRES_SHIFT)
 
#define SPI_CTRL_TXDMAEN_MASK   (0x10U)
 
#define SPI_CTRL_TXDMAEN_SHIFT   (4U)
 
#define SPI_CTRL_TXDMAEN_SET(x)   (((uint32_t)(x) << SPI_CTRL_TXDMAEN_SHIFT) & SPI_CTRL_TXDMAEN_MASK)
 
#define SPI_CTRL_TXDMAEN_GET(x)   (((uint32_t)(x) & SPI_CTRL_TXDMAEN_MASK) >> SPI_CTRL_TXDMAEN_SHIFT)
 
#define SPI_CTRL_RXDMAEN_MASK   (0x8U)
 
#define SPI_CTRL_RXDMAEN_SHIFT   (3U)
 
#define SPI_CTRL_RXDMAEN_SET(x)   (((uint32_t)(x) << SPI_CTRL_RXDMAEN_SHIFT) & SPI_CTRL_RXDMAEN_MASK)
 
#define SPI_CTRL_RXDMAEN_GET(x)   (((uint32_t)(x) & SPI_CTRL_RXDMAEN_MASK) >> SPI_CTRL_RXDMAEN_SHIFT)
 
#define SPI_CTRL_TXFIFORST_MASK   (0x4U)
 
#define SPI_CTRL_TXFIFORST_SHIFT   (2U)
 
#define SPI_CTRL_TXFIFORST_SET(x)   (((uint32_t)(x) << SPI_CTRL_TXFIFORST_SHIFT) & SPI_CTRL_TXFIFORST_MASK)
 
#define SPI_CTRL_TXFIFORST_GET(x)   (((uint32_t)(x) & SPI_CTRL_TXFIFORST_MASK) >> SPI_CTRL_TXFIFORST_SHIFT)
 
#define SPI_CTRL_RXFIFORST_MASK   (0x2U)
 
#define SPI_CTRL_RXFIFORST_SHIFT   (1U)
 
#define SPI_CTRL_RXFIFORST_SET(x)   (((uint32_t)(x) << SPI_CTRL_RXFIFORST_SHIFT) & SPI_CTRL_RXFIFORST_MASK)
 
#define SPI_CTRL_RXFIFORST_GET(x)   (((uint32_t)(x) & SPI_CTRL_RXFIFORST_MASK) >> SPI_CTRL_RXFIFORST_SHIFT)
 
#define SPI_CTRL_SPIRST_MASK   (0x1U)
 
#define SPI_CTRL_SPIRST_SHIFT   (0U)
 
#define SPI_CTRL_SPIRST_SET(x)   (((uint32_t)(x) << SPI_CTRL_SPIRST_SHIFT) & SPI_CTRL_SPIRST_MASK)
 
#define SPI_CTRL_SPIRST_GET(x)   (((uint32_t)(x) & SPI_CTRL_SPIRST_MASK) >> SPI_CTRL_SPIRST_SHIFT)
 
#define SPI_STATUS_TXNUM_7_6_MASK   (0x30000000UL)
 
#define SPI_STATUS_TXNUM_7_6_SHIFT   (28U)
 
#define SPI_STATUS_TXNUM_7_6_GET(x)   (((uint32_t)(x) & SPI_STATUS_TXNUM_7_6_MASK) >> SPI_STATUS_TXNUM_7_6_SHIFT)
 
#define SPI_STATUS_RXNUM_7_6_MASK   (0x3000000UL)
 
#define SPI_STATUS_RXNUM_7_6_SHIFT   (24U)
 
#define SPI_STATUS_RXNUM_7_6_GET(x)   (((uint32_t)(x) & SPI_STATUS_RXNUM_7_6_MASK) >> SPI_STATUS_RXNUM_7_6_SHIFT)
 
#define SPI_STATUS_TXFULL_MASK   (0x800000UL)
 
#define SPI_STATUS_TXFULL_SHIFT   (23U)
 
#define SPI_STATUS_TXFULL_GET(x)   (((uint32_t)(x) & SPI_STATUS_TXFULL_MASK) >> SPI_STATUS_TXFULL_SHIFT)
 
#define SPI_STATUS_TXEMPTY_MASK   (0x400000UL)
 
#define SPI_STATUS_TXEMPTY_SHIFT   (22U)
 
#define SPI_STATUS_TXEMPTY_GET(x)   (((uint32_t)(x) & SPI_STATUS_TXEMPTY_MASK) >> SPI_STATUS_TXEMPTY_SHIFT)
 
#define SPI_STATUS_TXNUM_5_0_MASK   (0x3F0000UL)
 
#define SPI_STATUS_TXNUM_5_0_SHIFT   (16U)
 
#define SPI_STATUS_TXNUM_5_0_GET(x)   (((uint32_t)(x) & SPI_STATUS_TXNUM_5_0_MASK) >> SPI_STATUS_TXNUM_5_0_SHIFT)
 
#define SPI_STATUS_RXFULL_MASK   (0x8000U)
 
#define SPI_STATUS_RXFULL_SHIFT   (15U)
 
#define SPI_STATUS_RXFULL_GET(x)   (((uint32_t)(x) & SPI_STATUS_RXFULL_MASK) >> SPI_STATUS_RXFULL_SHIFT)
 
#define SPI_STATUS_RXEMPTY_MASK   (0x4000U)
 
#define SPI_STATUS_RXEMPTY_SHIFT   (14U)
 
#define SPI_STATUS_RXEMPTY_GET(x)   (((uint32_t)(x) & SPI_STATUS_RXEMPTY_MASK) >> SPI_STATUS_RXEMPTY_SHIFT)
 
#define SPI_STATUS_RXNUM_5_0_MASK   (0x3F00U)
 
#define SPI_STATUS_RXNUM_5_0_SHIFT   (8U)
 
#define SPI_STATUS_RXNUM_5_0_GET(x)   (((uint32_t)(x) & SPI_STATUS_RXNUM_5_0_MASK) >> SPI_STATUS_RXNUM_5_0_SHIFT)
 
#define SPI_STATUS_SPIACTIVE_MASK   (0x1U)
 
#define SPI_STATUS_SPIACTIVE_SHIFT   (0U)
 
#define SPI_STATUS_SPIACTIVE_GET(x)   (((uint32_t)(x) & SPI_STATUS_SPIACTIVE_MASK) >> SPI_STATUS_SPIACTIVE_SHIFT)
 
#define SPI_INTREN_SLVCMDEN_MASK   (0x20U)
 
#define SPI_INTREN_SLVCMDEN_SHIFT   (5U)
 
#define SPI_INTREN_SLVCMDEN_SET(x)   (((uint32_t)(x) << SPI_INTREN_SLVCMDEN_SHIFT) & SPI_INTREN_SLVCMDEN_MASK)
 
#define SPI_INTREN_SLVCMDEN_GET(x)   (((uint32_t)(x) & SPI_INTREN_SLVCMDEN_MASK) >> SPI_INTREN_SLVCMDEN_SHIFT)
 
#define SPI_INTREN_ENDINTEN_MASK   (0x10U)
 
#define SPI_INTREN_ENDINTEN_SHIFT   (4U)
 
#define SPI_INTREN_ENDINTEN_SET(x)   (((uint32_t)(x) << SPI_INTREN_ENDINTEN_SHIFT) & SPI_INTREN_ENDINTEN_MASK)
 
#define SPI_INTREN_ENDINTEN_GET(x)   (((uint32_t)(x) & SPI_INTREN_ENDINTEN_MASK) >> SPI_INTREN_ENDINTEN_SHIFT)
 
#define SPI_INTREN_TXFIFOINTEN_MASK   (0x8U)
 
#define SPI_INTREN_TXFIFOINTEN_SHIFT   (3U)
 
#define SPI_INTREN_TXFIFOINTEN_SET(x)   (((uint32_t)(x) << SPI_INTREN_TXFIFOINTEN_SHIFT) & SPI_INTREN_TXFIFOINTEN_MASK)
 
#define SPI_INTREN_TXFIFOINTEN_GET(x)   (((uint32_t)(x) & SPI_INTREN_TXFIFOINTEN_MASK) >> SPI_INTREN_TXFIFOINTEN_SHIFT)
 
#define SPI_INTREN_RXFIFOINTEN_MASK   (0x4U)
 
#define SPI_INTREN_RXFIFOINTEN_SHIFT   (2U)
 
#define SPI_INTREN_RXFIFOINTEN_SET(x)   (((uint32_t)(x) << SPI_INTREN_RXFIFOINTEN_SHIFT) & SPI_INTREN_RXFIFOINTEN_MASK)
 
#define SPI_INTREN_RXFIFOINTEN_GET(x)   (((uint32_t)(x) & SPI_INTREN_RXFIFOINTEN_MASK) >> SPI_INTREN_RXFIFOINTEN_SHIFT)
 
#define SPI_INTREN_TXFIFOURINTEN_MASK   (0x2U)
 
#define SPI_INTREN_TXFIFOURINTEN_SHIFT   (1U)
 
#define SPI_INTREN_TXFIFOURINTEN_SET(x)   (((uint32_t)(x) << SPI_INTREN_TXFIFOURINTEN_SHIFT) & SPI_INTREN_TXFIFOURINTEN_MASK)
 
#define SPI_INTREN_TXFIFOURINTEN_GET(x)   (((uint32_t)(x) & SPI_INTREN_TXFIFOURINTEN_MASK) >> SPI_INTREN_TXFIFOURINTEN_SHIFT)
 
#define SPI_INTREN_RXFIFOORINTEN_MASK   (0x1U)
 
#define SPI_INTREN_RXFIFOORINTEN_SHIFT   (0U)
 
#define SPI_INTREN_RXFIFOORINTEN_SET(x)   (((uint32_t)(x) << SPI_INTREN_RXFIFOORINTEN_SHIFT) & SPI_INTREN_RXFIFOORINTEN_MASK)
 
#define SPI_INTREN_RXFIFOORINTEN_GET(x)   (((uint32_t)(x) & SPI_INTREN_RXFIFOORINTEN_MASK) >> SPI_INTREN_RXFIFOORINTEN_SHIFT)
 
#define SPI_INTRST_SLVCMDINT_MASK   (0x20U)
 
#define SPI_INTRST_SLVCMDINT_SHIFT   (5U)
 
#define SPI_INTRST_SLVCMDINT_SET(x)   (((uint32_t)(x) << SPI_INTRST_SLVCMDINT_SHIFT) & SPI_INTRST_SLVCMDINT_MASK)
 
#define SPI_INTRST_SLVCMDINT_GET(x)   (((uint32_t)(x) & SPI_INTRST_SLVCMDINT_MASK) >> SPI_INTRST_SLVCMDINT_SHIFT)
 
#define SPI_INTRST_ENDINT_MASK   (0x10U)
 
#define SPI_INTRST_ENDINT_SHIFT   (4U)
 
#define SPI_INTRST_ENDINT_SET(x)   (((uint32_t)(x) << SPI_INTRST_ENDINT_SHIFT) & SPI_INTRST_ENDINT_MASK)
 
#define SPI_INTRST_ENDINT_GET(x)   (((uint32_t)(x) & SPI_INTRST_ENDINT_MASK) >> SPI_INTRST_ENDINT_SHIFT)
 
#define SPI_INTRST_TXFIFOINT_MASK   (0x8U)
 
#define SPI_INTRST_TXFIFOINT_SHIFT   (3U)
 
#define SPI_INTRST_TXFIFOINT_SET(x)   (((uint32_t)(x) << SPI_INTRST_TXFIFOINT_SHIFT) & SPI_INTRST_TXFIFOINT_MASK)
 
#define SPI_INTRST_TXFIFOINT_GET(x)   (((uint32_t)(x) & SPI_INTRST_TXFIFOINT_MASK) >> SPI_INTRST_TXFIFOINT_SHIFT)
 
#define SPI_INTRST_RXFIFOINT_MASK   (0x4U)
 
#define SPI_INTRST_RXFIFOINT_SHIFT   (2U)
 
#define SPI_INTRST_RXFIFOINT_SET(x)   (((uint32_t)(x) << SPI_INTRST_RXFIFOINT_SHIFT) & SPI_INTRST_RXFIFOINT_MASK)
 
#define SPI_INTRST_RXFIFOINT_GET(x)   (((uint32_t)(x) & SPI_INTRST_RXFIFOINT_MASK) >> SPI_INTRST_RXFIFOINT_SHIFT)
 
#define SPI_INTRST_TXFIFOURINT_MASK   (0x2U)
 
#define SPI_INTRST_TXFIFOURINT_SHIFT   (1U)
 
#define SPI_INTRST_TXFIFOURINT_SET(x)   (((uint32_t)(x) << SPI_INTRST_TXFIFOURINT_SHIFT) & SPI_INTRST_TXFIFOURINT_MASK)
 
#define SPI_INTRST_TXFIFOURINT_GET(x)   (((uint32_t)(x) & SPI_INTRST_TXFIFOURINT_MASK) >> SPI_INTRST_TXFIFOURINT_SHIFT)
 
#define SPI_INTRST_RXFIFOORINT_MASK   (0x1U)
 
#define SPI_INTRST_RXFIFOORINT_SHIFT   (0U)
 
#define SPI_INTRST_RXFIFOORINT_SET(x)   (((uint32_t)(x) << SPI_INTRST_RXFIFOORINT_SHIFT) & SPI_INTRST_RXFIFOORINT_MASK)
 
#define SPI_INTRST_RXFIFOORINT_GET(x)   (((uint32_t)(x) & SPI_INTRST_RXFIFOORINT_MASK) >> SPI_INTRST_RXFIFOORINT_SHIFT)
 
#define SPI_TIMING_CS2SCLK_MASK   (0x3000U)
 
#define SPI_TIMING_CS2SCLK_SHIFT   (12U)
 
#define SPI_TIMING_CS2SCLK_SET(x)   (((uint32_t)(x) << SPI_TIMING_CS2SCLK_SHIFT) & SPI_TIMING_CS2SCLK_MASK)
 
#define SPI_TIMING_CS2SCLK_GET(x)   (((uint32_t)(x) & SPI_TIMING_CS2SCLK_MASK) >> SPI_TIMING_CS2SCLK_SHIFT)
 
#define SPI_TIMING_CSHT_MASK   (0xF00U)
 
#define SPI_TIMING_CSHT_SHIFT   (8U)
 
#define SPI_TIMING_CSHT_SET(x)   (((uint32_t)(x) << SPI_TIMING_CSHT_SHIFT) & SPI_TIMING_CSHT_MASK)
 
#define SPI_TIMING_CSHT_GET(x)   (((uint32_t)(x) & SPI_TIMING_CSHT_MASK) >> SPI_TIMING_CSHT_SHIFT)
 
#define SPI_TIMING_SCLK_DIV_MASK   (0xFFU)
 
#define SPI_TIMING_SCLK_DIV_SHIFT   (0U)
 
#define SPI_TIMING_SCLK_DIV_SET(x)   (((uint32_t)(x) << SPI_TIMING_SCLK_DIV_SHIFT) & SPI_TIMING_SCLK_DIV_MASK)
 
#define SPI_TIMING_SCLK_DIV_GET(x)   (((uint32_t)(x) & SPI_TIMING_SCLK_DIV_MASK) >> SPI_TIMING_SCLK_DIV_SHIFT)
 
#define SPI_SLVST_UNDERRUN_MASK   (0x40000UL)
 
#define SPI_SLVST_UNDERRUN_SHIFT   (18U)
 
#define SPI_SLVST_UNDERRUN_SET(x)   (((uint32_t)(x) << SPI_SLVST_UNDERRUN_SHIFT) & SPI_SLVST_UNDERRUN_MASK)
 
#define SPI_SLVST_UNDERRUN_GET(x)   (((uint32_t)(x) & SPI_SLVST_UNDERRUN_MASK) >> SPI_SLVST_UNDERRUN_SHIFT)
 
#define SPI_SLVST_OVERRUN_MASK   (0x20000UL)
 
#define SPI_SLVST_OVERRUN_SHIFT   (17U)
 
#define SPI_SLVST_OVERRUN_SET(x)   (((uint32_t)(x) << SPI_SLVST_OVERRUN_SHIFT) & SPI_SLVST_OVERRUN_MASK)
 
#define SPI_SLVST_OVERRUN_GET(x)   (((uint32_t)(x) & SPI_SLVST_OVERRUN_MASK) >> SPI_SLVST_OVERRUN_SHIFT)
 
#define SPI_SLVST_READY_MASK   (0x10000UL)
 
#define SPI_SLVST_READY_SHIFT   (16U)
 
#define SPI_SLVST_READY_SET(x)   (((uint32_t)(x) << SPI_SLVST_READY_SHIFT) & SPI_SLVST_READY_MASK)
 
#define SPI_SLVST_READY_GET(x)   (((uint32_t)(x) & SPI_SLVST_READY_MASK) >> SPI_SLVST_READY_SHIFT)
 
#define SPI_SLVST_USR_STATUS_MASK   (0xFFFFU)
 
#define SPI_SLVST_USR_STATUS_SHIFT   (0U)
 
#define SPI_SLVST_USR_STATUS_SET(x)   (((uint32_t)(x) << SPI_SLVST_USR_STATUS_SHIFT) & SPI_SLVST_USR_STATUS_MASK)
 
#define SPI_SLVST_USR_STATUS_GET(x)   (((uint32_t)(x) & SPI_SLVST_USR_STATUS_MASK) >> SPI_SLVST_USR_STATUS_SHIFT)
 
#define SPI_SLVDATACNT_WCNT_MASK   (0x3FF0000UL)
 
#define SPI_SLVDATACNT_WCNT_SHIFT   (16U)
 
#define SPI_SLVDATACNT_WCNT_GET(x)   (((uint32_t)(x) & SPI_SLVDATACNT_WCNT_MASK) >> SPI_SLVDATACNT_WCNT_SHIFT)
 
#define SPI_SLVDATACNT_RCNT_MASK   (0x3FFU)
 
#define SPI_SLVDATACNT_RCNT_SHIFT   (0U)
 
#define SPI_SLVDATACNT_RCNT_GET(x)   (((uint32_t)(x) & SPI_SLVDATACNT_RCNT_MASK) >> SPI_SLVDATACNT_RCNT_SHIFT)
 
#define SPI_CONFIG_SLAVE_MASK   (0x4000U)
 
#define SPI_CONFIG_SLAVE_SHIFT   (14U)
 
#define SPI_CONFIG_SLAVE_GET(x)   (((uint32_t)(x) & SPI_CONFIG_SLAVE_MASK) >> SPI_CONFIG_SLAVE_SHIFT)
 
#define SPI_CONFIG_QUADSPI_MASK   (0x200U)
 
#define SPI_CONFIG_QUADSPI_SHIFT   (9U)
 
#define SPI_CONFIG_QUADSPI_GET(x)   (((uint32_t)(x) & SPI_CONFIG_QUADSPI_MASK) >> SPI_CONFIG_QUADSPI_SHIFT)
 
#define SPI_CONFIG_DUALSPI_MASK   (0x100U)
 
#define SPI_CONFIG_DUALSPI_SHIFT   (8U)
 
#define SPI_CONFIG_DUALSPI_GET(x)   (((uint32_t)(x) & SPI_CONFIG_DUALSPI_MASK) >> SPI_CONFIG_DUALSPI_SHIFT)
 
#define SPI_CONFIG_TXFIFOSIZE_MASK   (0xF0U)
 
#define SPI_CONFIG_TXFIFOSIZE_SHIFT   (4U)
 
#define SPI_CONFIG_TXFIFOSIZE_GET(x)   (((uint32_t)(x) & SPI_CONFIG_TXFIFOSIZE_MASK) >> SPI_CONFIG_TXFIFOSIZE_SHIFT)
 
#define SPI_CONFIG_RXFIFOSIZE_MASK   (0xFU)
 
#define SPI_CONFIG_RXFIFOSIZE_SHIFT   (0U)
 
#define SPI_CONFIG_RXFIFOSIZE_GET(x)   (((uint32_t)(x) & SPI_CONFIG_RXFIFOSIZE_MASK) >> SPI_CONFIG_RXFIFOSIZE_SHIFT)
 

Macro Definition Documentation

◆ SPI_ADDR_ADDR_GET

#define SPI_ADDR_ADDR_GET (   x)    (((uint32_t)(x) & SPI_ADDR_ADDR_MASK) >> SPI_ADDR_ADDR_SHIFT)

◆ SPI_ADDR_ADDR_MASK

#define SPI_ADDR_ADDR_MASK   (0xFFFFFFFFUL)

◆ SPI_ADDR_ADDR_SET

#define SPI_ADDR_ADDR_SET (   x)    (((uint32_t)(x) << SPI_ADDR_ADDR_SHIFT) & SPI_ADDR_ADDR_MASK)

◆ SPI_ADDR_ADDR_SHIFT

#define SPI_ADDR_ADDR_SHIFT   (0U)

◆ SPI_CMD_CMD_GET

#define SPI_CMD_CMD_GET (   x)    (((uint32_t)(x) & SPI_CMD_CMD_MASK) >> SPI_CMD_CMD_SHIFT)

◆ SPI_CMD_CMD_MASK

#define SPI_CMD_CMD_MASK   (0xFFU)

◆ SPI_CMD_CMD_SET

#define SPI_CMD_CMD_SET (   x)    (((uint32_t)(x) << SPI_CMD_CMD_SHIFT) & SPI_CMD_CMD_MASK)

◆ SPI_CMD_CMD_SHIFT

#define SPI_CMD_CMD_SHIFT   (0U)

◆ SPI_CONFIG_DUALSPI_GET

#define SPI_CONFIG_DUALSPI_GET (   x)    (((uint32_t)(x) & SPI_CONFIG_DUALSPI_MASK) >> SPI_CONFIG_DUALSPI_SHIFT)

◆ SPI_CONFIG_DUALSPI_MASK

#define SPI_CONFIG_DUALSPI_MASK   (0x100U)

◆ SPI_CONFIG_DUALSPI_SHIFT

#define SPI_CONFIG_DUALSPI_SHIFT   (8U)

◆ SPI_CONFIG_QUADSPI_GET

#define SPI_CONFIG_QUADSPI_GET (   x)    (((uint32_t)(x) & SPI_CONFIG_QUADSPI_MASK) >> SPI_CONFIG_QUADSPI_SHIFT)

◆ SPI_CONFIG_QUADSPI_MASK

#define SPI_CONFIG_QUADSPI_MASK   (0x200U)

◆ SPI_CONFIG_QUADSPI_SHIFT

#define SPI_CONFIG_QUADSPI_SHIFT   (9U)

◆ SPI_CONFIG_RXFIFOSIZE_GET

#define SPI_CONFIG_RXFIFOSIZE_GET (   x)    (((uint32_t)(x) & SPI_CONFIG_RXFIFOSIZE_MASK) >> SPI_CONFIG_RXFIFOSIZE_SHIFT)

◆ SPI_CONFIG_RXFIFOSIZE_MASK

#define SPI_CONFIG_RXFIFOSIZE_MASK   (0xFU)

◆ SPI_CONFIG_RXFIFOSIZE_SHIFT

#define SPI_CONFIG_RXFIFOSIZE_SHIFT   (0U)

◆ SPI_CONFIG_SLAVE_GET

#define SPI_CONFIG_SLAVE_GET (   x)    (((uint32_t)(x) & SPI_CONFIG_SLAVE_MASK) >> SPI_CONFIG_SLAVE_SHIFT)

◆ SPI_CONFIG_SLAVE_MASK

#define SPI_CONFIG_SLAVE_MASK   (0x4000U)

◆ SPI_CONFIG_SLAVE_SHIFT

#define SPI_CONFIG_SLAVE_SHIFT   (14U)

◆ SPI_CONFIG_TXFIFOSIZE_GET

#define SPI_CONFIG_TXFIFOSIZE_GET (   x)    (((uint32_t)(x) & SPI_CONFIG_TXFIFOSIZE_MASK) >> SPI_CONFIG_TXFIFOSIZE_SHIFT)

◆ SPI_CONFIG_TXFIFOSIZE_MASK

#define SPI_CONFIG_TXFIFOSIZE_MASK   (0xF0U)

◆ SPI_CONFIG_TXFIFOSIZE_SHIFT

#define SPI_CONFIG_TXFIFOSIZE_SHIFT   (4U)

◆ SPI_CTRL_RXDMAEN_GET

#define SPI_CTRL_RXDMAEN_GET (   x)    (((uint32_t)(x) & SPI_CTRL_RXDMAEN_MASK) >> SPI_CTRL_RXDMAEN_SHIFT)

◆ SPI_CTRL_RXDMAEN_MASK

#define SPI_CTRL_RXDMAEN_MASK   (0x8U)

◆ SPI_CTRL_RXDMAEN_SET

#define SPI_CTRL_RXDMAEN_SET (   x)    (((uint32_t)(x) << SPI_CTRL_RXDMAEN_SHIFT) & SPI_CTRL_RXDMAEN_MASK)

◆ SPI_CTRL_RXDMAEN_SHIFT

#define SPI_CTRL_RXDMAEN_SHIFT   (3U)

◆ SPI_CTRL_RXFIFORST_GET

#define SPI_CTRL_RXFIFORST_GET (   x)    (((uint32_t)(x) & SPI_CTRL_RXFIFORST_MASK) >> SPI_CTRL_RXFIFORST_SHIFT)

◆ SPI_CTRL_RXFIFORST_MASK

#define SPI_CTRL_RXFIFORST_MASK   (0x2U)

◆ SPI_CTRL_RXFIFORST_SET

#define SPI_CTRL_RXFIFORST_SET (   x)    (((uint32_t)(x) << SPI_CTRL_RXFIFORST_SHIFT) & SPI_CTRL_RXFIFORST_MASK)

◆ SPI_CTRL_RXFIFORST_SHIFT

#define SPI_CTRL_RXFIFORST_SHIFT   (1U)

◆ SPI_CTRL_RXTHRES_GET

#define SPI_CTRL_RXTHRES_GET (   x)    (((uint32_t)(x) & SPI_CTRL_RXTHRES_MASK) >> SPI_CTRL_RXTHRES_SHIFT)

◆ SPI_CTRL_RXTHRES_MASK

#define SPI_CTRL_RXTHRES_MASK   (0xFF00U)

◆ SPI_CTRL_RXTHRES_SET

#define SPI_CTRL_RXTHRES_SET (   x)    (((uint32_t)(x) << SPI_CTRL_RXTHRES_SHIFT) & SPI_CTRL_RXTHRES_MASK)

◆ SPI_CTRL_RXTHRES_SHIFT

#define SPI_CTRL_RXTHRES_SHIFT   (8U)

◆ SPI_CTRL_SPIRST_GET

#define SPI_CTRL_SPIRST_GET (   x)    (((uint32_t)(x) & SPI_CTRL_SPIRST_MASK) >> SPI_CTRL_SPIRST_SHIFT)

◆ SPI_CTRL_SPIRST_MASK

#define SPI_CTRL_SPIRST_MASK   (0x1U)

◆ SPI_CTRL_SPIRST_SET

#define SPI_CTRL_SPIRST_SET (   x)    (((uint32_t)(x) << SPI_CTRL_SPIRST_SHIFT) & SPI_CTRL_SPIRST_MASK)

◆ SPI_CTRL_SPIRST_SHIFT

#define SPI_CTRL_SPIRST_SHIFT   (0U)

◆ SPI_CTRL_TXDMAEN_GET

#define SPI_CTRL_TXDMAEN_GET (   x)    (((uint32_t)(x) & SPI_CTRL_TXDMAEN_MASK) >> SPI_CTRL_TXDMAEN_SHIFT)

◆ SPI_CTRL_TXDMAEN_MASK

#define SPI_CTRL_TXDMAEN_MASK   (0x10U)

◆ SPI_CTRL_TXDMAEN_SET

#define SPI_CTRL_TXDMAEN_SET (   x)    (((uint32_t)(x) << SPI_CTRL_TXDMAEN_SHIFT) & SPI_CTRL_TXDMAEN_MASK)

◆ SPI_CTRL_TXDMAEN_SHIFT

#define SPI_CTRL_TXDMAEN_SHIFT   (4U)

◆ SPI_CTRL_TXFIFORST_GET

#define SPI_CTRL_TXFIFORST_GET (   x)    (((uint32_t)(x) & SPI_CTRL_TXFIFORST_MASK) >> SPI_CTRL_TXFIFORST_SHIFT)

◆ SPI_CTRL_TXFIFORST_MASK

#define SPI_CTRL_TXFIFORST_MASK   (0x4U)

◆ SPI_CTRL_TXFIFORST_SET

#define SPI_CTRL_TXFIFORST_SET (   x)    (((uint32_t)(x) << SPI_CTRL_TXFIFORST_SHIFT) & SPI_CTRL_TXFIFORST_MASK)

◆ SPI_CTRL_TXFIFORST_SHIFT

#define SPI_CTRL_TXFIFORST_SHIFT   (2U)

◆ SPI_CTRL_TXTHRES_GET

#define SPI_CTRL_TXTHRES_GET (   x)    (((uint32_t)(x) & SPI_CTRL_TXTHRES_MASK) >> SPI_CTRL_TXTHRES_SHIFT)

◆ SPI_CTRL_TXTHRES_MASK

#define SPI_CTRL_TXTHRES_MASK   (0xFF0000UL)

◆ SPI_CTRL_TXTHRES_SET

#define SPI_CTRL_TXTHRES_SET (   x)    (((uint32_t)(x) << SPI_CTRL_TXTHRES_SHIFT) & SPI_CTRL_TXTHRES_MASK)

◆ SPI_CTRL_TXTHRES_SHIFT

#define SPI_CTRL_TXTHRES_SHIFT   (16U)

◆ SPI_DATA_DATA_GET

#define SPI_DATA_DATA_GET (   x)    (((uint32_t)(x) & SPI_DATA_DATA_MASK) >> SPI_DATA_DATA_SHIFT)

◆ SPI_DATA_DATA_MASK

#define SPI_DATA_DATA_MASK   (0xFFFFFFFFUL)

◆ SPI_DATA_DATA_SET

#define SPI_DATA_DATA_SET (   x)    (((uint32_t)(x) << SPI_DATA_DATA_SHIFT) & SPI_DATA_DATA_MASK)

◆ SPI_DATA_DATA_SHIFT

#define SPI_DATA_DATA_SHIFT   (0U)

◆ SPI_INTREN_ENDINTEN_GET

#define SPI_INTREN_ENDINTEN_GET (   x)    (((uint32_t)(x) & SPI_INTREN_ENDINTEN_MASK) >> SPI_INTREN_ENDINTEN_SHIFT)

◆ SPI_INTREN_ENDINTEN_MASK

#define SPI_INTREN_ENDINTEN_MASK   (0x10U)

◆ SPI_INTREN_ENDINTEN_SET

#define SPI_INTREN_ENDINTEN_SET (   x)    (((uint32_t)(x) << SPI_INTREN_ENDINTEN_SHIFT) & SPI_INTREN_ENDINTEN_MASK)

◆ SPI_INTREN_ENDINTEN_SHIFT

#define SPI_INTREN_ENDINTEN_SHIFT   (4U)

◆ SPI_INTREN_RXFIFOINTEN_GET

#define SPI_INTREN_RXFIFOINTEN_GET (   x)    (((uint32_t)(x) & SPI_INTREN_RXFIFOINTEN_MASK) >> SPI_INTREN_RXFIFOINTEN_SHIFT)

◆ SPI_INTREN_RXFIFOINTEN_MASK

#define SPI_INTREN_RXFIFOINTEN_MASK   (0x4U)

◆ SPI_INTREN_RXFIFOINTEN_SET

#define SPI_INTREN_RXFIFOINTEN_SET (   x)    (((uint32_t)(x) << SPI_INTREN_RXFIFOINTEN_SHIFT) & SPI_INTREN_RXFIFOINTEN_MASK)

◆ SPI_INTREN_RXFIFOINTEN_SHIFT

#define SPI_INTREN_RXFIFOINTEN_SHIFT   (2U)

◆ SPI_INTREN_RXFIFOORINTEN_GET

#define SPI_INTREN_RXFIFOORINTEN_GET (   x)    (((uint32_t)(x) & SPI_INTREN_RXFIFOORINTEN_MASK) >> SPI_INTREN_RXFIFOORINTEN_SHIFT)

◆ SPI_INTREN_RXFIFOORINTEN_MASK

#define SPI_INTREN_RXFIFOORINTEN_MASK   (0x1U)

◆ SPI_INTREN_RXFIFOORINTEN_SET

#define SPI_INTREN_RXFIFOORINTEN_SET (   x)    (((uint32_t)(x) << SPI_INTREN_RXFIFOORINTEN_SHIFT) & SPI_INTREN_RXFIFOORINTEN_MASK)

◆ SPI_INTREN_RXFIFOORINTEN_SHIFT

#define SPI_INTREN_RXFIFOORINTEN_SHIFT   (0U)

◆ SPI_INTREN_SLVCMDEN_GET

#define SPI_INTREN_SLVCMDEN_GET (   x)    (((uint32_t)(x) & SPI_INTREN_SLVCMDEN_MASK) >> SPI_INTREN_SLVCMDEN_SHIFT)

◆ SPI_INTREN_SLVCMDEN_MASK

#define SPI_INTREN_SLVCMDEN_MASK   (0x20U)

◆ SPI_INTREN_SLVCMDEN_SET

#define SPI_INTREN_SLVCMDEN_SET (   x)    (((uint32_t)(x) << SPI_INTREN_SLVCMDEN_SHIFT) & SPI_INTREN_SLVCMDEN_MASK)

◆ SPI_INTREN_SLVCMDEN_SHIFT

#define SPI_INTREN_SLVCMDEN_SHIFT   (5U)

◆ SPI_INTREN_TXFIFOINTEN_GET

#define SPI_INTREN_TXFIFOINTEN_GET (   x)    (((uint32_t)(x) & SPI_INTREN_TXFIFOINTEN_MASK) >> SPI_INTREN_TXFIFOINTEN_SHIFT)

◆ SPI_INTREN_TXFIFOINTEN_MASK

#define SPI_INTREN_TXFIFOINTEN_MASK   (0x8U)

◆ SPI_INTREN_TXFIFOINTEN_SET

#define SPI_INTREN_TXFIFOINTEN_SET (   x)    (((uint32_t)(x) << SPI_INTREN_TXFIFOINTEN_SHIFT) & SPI_INTREN_TXFIFOINTEN_MASK)

◆ SPI_INTREN_TXFIFOINTEN_SHIFT

#define SPI_INTREN_TXFIFOINTEN_SHIFT   (3U)

◆ SPI_INTREN_TXFIFOURINTEN_GET

#define SPI_INTREN_TXFIFOURINTEN_GET (   x)    (((uint32_t)(x) & SPI_INTREN_TXFIFOURINTEN_MASK) >> SPI_INTREN_TXFIFOURINTEN_SHIFT)

◆ SPI_INTREN_TXFIFOURINTEN_MASK

#define SPI_INTREN_TXFIFOURINTEN_MASK   (0x2U)

◆ SPI_INTREN_TXFIFOURINTEN_SET

#define SPI_INTREN_TXFIFOURINTEN_SET (   x)    (((uint32_t)(x) << SPI_INTREN_TXFIFOURINTEN_SHIFT) & SPI_INTREN_TXFIFOURINTEN_MASK)

◆ SPI_INTREN_TXFIFOURINTEN_SHIFT

#define SPI_INTREN_TXFIFOURINTEN_SHIFT   (1U)

◆ SPI_INTRST_ENDINT_GET

#define SPI_INTRST_ENDINT_GET (   x)    (((uint32_t)(x) & SPI_INTRST_ENDINT_MASK) >> SPI_INTRST_ENDINT_SHIFT)

◆ SPI_INTRST_ENDINT_MASK

#define SPI_INTRST_ENDINT_MASK   (0x10U)

◆ SPI_INTRST_ENDINT_SET

#define SPI_INTRST_ENDINT_SET (   x)    (((uint32_t)(x) << SPI_INTRST_ENDINT_SHIFT) & SPI_INTRST_ENDINT_MASK)

◆ SPI_INTRST_ENDINT_SHIFT

#define SPI_INTRST_ENDINT_SHIFT   (4U)

◆ SPI_INTRST_RXFIFOINT_GET

#define SPI_INTRST_RXFIFOINT_GET (   x)    (((uint32_t)(x) & SPI_INTRST_RXFIFOINT_MASK) >> SPI_INTRST_RXFIFOINT_SHIFT)

◆ SPI_INTRST_RXFIFOINT_MASK

#define SPI_INTRST_RXFIFOINT_MASK   (0x4U)

◆ SPI_INTRST_RXFIFOINT_SET

#define SPI_INTRST_RXFIFOINT_SET (   x)    (((uint32_t)(x) << SPI_INTRST_RXFIFOINT_SHIFT) & SPI_INTRST_RXFIFOINT_MASK)

◆ SPI_INTRST_RXFIFOINT_SHIFT

#define SPI_INTRST_RXFIFOINT_SHIFT   (2U)

◆ SPI_INTRST_RXFIFOORINT_GET

#define SPI_INTRST_RXFIFOORINT_GET (   x)    (((uint32_t)(x) & SPI_INTRST_RXFIFOORINT_MASK) >> SPI_INTRST_RXFIFOORINT_SHIFT)

◆ SPI_INTRST_RXFIFOORINT_MASK

#define SPI_INTRST_RXFIFOORINT_MASK   (0x1U)

◆ SPI_INTRST_RXFIFOORINT_SET

#define SPI_INTRST_RXFIFOORINT_SET (   x)    (((uint32_t)(x) << SPI_INTRST_RXFIFOORINT_SHIFT) & SPI_INTRST_RXFIFOORINT_MASK)

◆ SPI_INTRST_RXFIFOORINT_SHIFT

#define SPI_INTRST_RXFIFOORINT_SHIFT   (0U)

◆ SPI_INTRST_SLVCMDINT_GET

#define SPI_INTRST_SLVCMDINT_GET (   x)    (((uint32_t)(x) & SPI_INTRST_SLVCMDINT_MASK) >> SPI_INTRST_SLVCMDINT_SHIFT)

◆ SPI_INTRST_SLVCMDINT_MASK

#define SPI_INTRST_SLVCMDINT_MASK   (0x20U)

◆ SPI_INTRST_SLVCMDINT_SET

#define SPI_INTRST_SLVCMDINT_SET (   x)    (((uint32_t)(x) << SPI_INTRST_SLVCMDINT_SHIFT) & SPI_INTRST_SLVCMDINT_MASK)

◆ SPI_INTRST_SLVCMDINT_SHIFT

#define SPI_INTRST_SLVCMDINT_SHIFT   (5U)

◆ SPI_INTRST_TXFIFOINT_GET

#define SPI_INTRST_TXFIFOINT_GET (   x)    (((uint32_t)(x) & SPI_INTRST_TXFIFOINT_MASK) >> SPI_INTRST_TXFIFOINT_SHIFT)

◆ SPI_INTRST_TXFIFOINT_MASK

#define SPI_INTRST_TXFIFOINT_MASK   (0x8U)

◆ SPI_INTRST_TXFIFOINT_SET

#define SPI_INTRST_TXFIFOINT_SET (   x)    (((uint32_t)(x) << SPI_INTRST_TXFIFOINT_SHIFT) & SPI_INTRST_TXFIFOINT_MASK)

◆ SPI_INTRST_TXFIFOINT_SHIFT

#define SPI_INTRST_TXFIFOINT_SHIFT   (3U)

◆ SPI_INTRST_TXFIFOURINT_GET

#define SPI_INTRST_TXFIFOURINT_GET (   x)    (((uint32_t)(x) & SPI_INTRST_TXFIFOURINT_MASK) >> SPI_INTRST_TXFIFOURINT_SHIFT)

◆ SPI_INTRST_TXFIFOURINT_MASK

#define SPI_INTRST_TXFIFOURINT_MASK   (0x2U)

◆ SPI_INTRST_TXFIFOURINT_SET

#define SPI_INTRST_TXFIFOURINT_SET (   x)    (((uint32_t)(x) << SPI_INTRST_TXFIFOURINT_SHIFT) & SPI_INTRST_TXFIFOURINT_MASK)

◆ SPI_INTRST_TXFIFOURINT_SHIFT

#define SPI_INTRST_TXFIFOURINT_SHIFT   (1U)

◆ SPI_SLVDATACNT_RCNT_GET

#define SPI_SLVDATACNT_RCNT_GET (   x)    (((uint32_t)(x) & SPI_SLVDATACNT_RCNT_MASK) >> SPI_SLVDATACNT_RCNT_SHIFT)

◆ SPI_SLVDATACNT_RCNT_MASK

#define SPI_SLVDATACNT_RCNT_MASK   (0x3FFU)

◆ SPI_SLVDATACNT_RCNT_SHIFT

#define SPI_SLVDATACNT_RCNT_SHIFT   (0U)

◆ SPI_SLVDATACNT_WCNT_GET

#define SPI_SLVDATACNT_WCNT_GET (   x)    (((uint32_t)(x) & SPI_SLVDATACNT_WCNT_MASK) >> SPI_SLVDATACNT_WCNT_SHIFT)

◆ SPI_SLVDATACNT_WCNT_MASK

#define SPI_SLVDATACNT_WCNT_MASK   (0x3FF0000UL)

◆ SPI_SLVDATACNT_WCNT_SHIFT

#define SPI_SLVDATACNT_WCNT_SHIFT   (16U)

◆ SPI_SLVST_OVERRUN_GET

#define SPI_SLVST_OVERRUN_GET (   x)    (((uint32_t)(x) & SPI_SLVST_OVERRUN_MASK) >> SPI_SLVST_OVERRUN_SHIFT)

◆ SPI_SLVST_OVERRUN_MASK

#define SPI_SLVST_OVERRUN_MASK   (0x20000UL)

◆ SPI_SLVST_OVERRUN_SET

#define SPI_SLVST_OVERRUN_SET (   x)    (((uint32_t)(x) << SPI_SLVST_OVERRUN_SHIFT) & SPI_SLVST_OVERRUN_MASK)

◆ SPI_SLVST_OVERRUN_SHIFT

#define SPI_SLVST_OVERRUN_SHIFT   (17U)

◆ SPI_SLVST_READY_GET

#define SPI_SLVST_READY_GET (   x)    (((uint32_t)(x) & SPI_SLVST_READY_MASK) >> SPI_SLVST_READY_SHIFT)

◆ SPI_SLVST_READY_MASK

#define SPI_SLVST_READY_MASK   (0x10000UL)

◆ SPI_SLVST_READY_SET

#define SPI_SLVST_READY_SET (   x)    (((uint32_t)(x) << SPI_SLVST_READY_SHIFT) & SPI_SLVST_READY_MASK)

◆ SPI_SLVST_READY_SHIFT

#define SPI_SLVST_READY_SHIFT   (16U)

◆ SPI_SLVST_UNDERRUN_GET

#define SPI_SLVST_UNDERRUN_GET (   x)    (((uint32_t)(x) & SPI_SLVST_UNDERRUN_MASK) >> SPI_SLVST_UNDERRUN_SHIFT)

◆ SPI_SLVST_UNDERRUN_MASK

#define SPI_SLVST_UNDERRUN_MASK   (0x40000UL)

◆ SPI_SLVST_UNDERRUN_SET

#define SPI_SLVST_UNDERRUN_SET (   x)    (((uint32_t)(x) << SPI_SLVST_UNDERRUN_SHIFT) & SPI_SLVST_UNDERRUN_MASK)

◆ SPI_SLVST_UNDERRUN_SHIFT

#define SPI_SLVST_UNDERRUN_SHIFT   (18U)

◆ SPI_SLVST_USR_STATUS_GET

#define SPI_SLVST_USR_STATUS_GET (   x)    (((uint32_t)(x) & SPI_SLVST_USR_STATUS_MASK) >> SPI_SLVST_USR_STATUS_SHIFT)

◆ SPI_SLVST_USR_STATUS_MASK

#define SPI_SLVST_USR_STATUS_MASK   (0xFFFFU)

◆ SPI_SLVST_USR_STATUS_SET

#define SPI_SLVST_USR_STATUS_SET (   x)    (((uint32_t)(x) << SPI_SLVST_USR_STATUS_SHIFT) & SPI_SLVST_USR_STATUS_MASK)

◆ SPI_SLVST_USR_STATUS_SHIFT

#define SPI_SLVST_USR_STATUS_SHIFT   (0U)

◆ SPI_STATUS_RXEMPTY_GET

#define SPI_STATUS_RXEMPTY_GET (   x)    (((uint32_t)(x) & SPI_STATUS_RXEMPTY_MASK) >> SPI_STATUS_RXEMPTY_SHIFT)

◆ SPI_STATUS_RXEMPTY_MASK

#define SPI_STATUS_RXEMPTY_MASK   (0x4000U)

◆ SPI_STATUS_RXEMPTY_SHIFT

#define SPI_STATUS_RXEMPTY_SHIFT   (14U)

◆ SPI_STATUS_RXFULL_GET

#define SPI_STATUS_RXFULL_GET (   x)    (((uint32_t)(x) & SPI_STATUS_RXFULL_MASK) >> SPI_STATUS_RXFULL_SHIFT)

◆ SPI_STATUS_RXFULL_MASK

#define SPI_STATUS_RXFULL_MASK   (0x8000U)

◆ SPI_STATUS_RXFULL_SHIFT

#define SPI_STATUS_RXFULL_SHIFT   (15U)

◆ SPI_STATUS_RXNUM_5_0_GET

#define SPI_STATUS_RXNUM_5_0_GET (   x)    (((uint32_t)(x) & SPI_STATUS_RXNUM_5_0_MASK) >> SPI_STATUS_RXNUM_5_0_SHIFT)

◆ SPI_STATUS_RXNUM_5_0_MASK

#define SPI_STATUS_RXNUM_5_0_MASK   (0x3F00U)

◆ SPI_STATUS_RXNUM_5_0_SHIFT

#define SPI_STATUS_RXNUM_5_0_SHIFT   (8U)

◆ SPI_STATUS_RXNUM_7_6_GET

#define SPI_STATUS_RXNUM_7_6_GET (   x)    (((uint32_t)(x) & SPI_STATUS_RXNUM_7_6_MASK) >> SPI_STATUS_RXNUM_7_6_SHIFT)

◆ SPI_STATUS_RXNUM_7_6_MASK

#define SPI_STATUS_RXNUM_7_6_MASK   (0x3000000UL)

◆ SPI_STATUS_RXNUM_7_6_SHIFT

#define SPI_STATUS_RXNUM_7_6_SHIFT   (24U)

◆ SPI_STATUS_SPIACTIVE_GET

#define SPI_STATUS_SPIACTIVE_GET (   x)    (((uint32_t)(x) & SPI_STATUS_SPIACTIVE_MASK) >> SPI_STATUS_SPIACTIVE_SHIFT)

◆ SPI_STATUS_SPIACTIVE_MASK

#define SPI_STATUS_SPIACTIVE_MASK   (0x1U)

◆ SPI_STATUS_SPIACTIVE_SHIFT

#define SPI_STATUS_SPIACTIVE_SHIFT   (0U)

◆ SPI_STATUS_TXEMPTY_GET

#define SPI_STATUS_TXEMPTY_GET (   x)    (((uint32_t)(x) & SPI_STATUS_TXEMPTY_MASK) >> SPI_STATUS_TXEMPTY_SHIFT)

◆ SPI_STATUS_TXEMPTY_MASK

#define SPI_STATUS_TXEMPTY_MASK   (0x400000UL)

◆ SPI_STATUS_TXEMPTY_SHIFT

#define SPI_STATUS_TXEMPTY_SHIFT   (22U)

◆ SPI_STATUS_TXFULL_GET

#define SPI_STATUS_TXFULL_GET (   x)    (((uint32_t)(x) & SPI_STATUS_TXFULL_MASK) >> SPI_STATUS_TXFULL_SHIFT)

◆ SPI_STATUS_TXFULL_MASK

#define SPI_STATUS_TXFULL_MASK   (0x800000UL)

◆ SPI_STATUS_TXFULL_SHIFT

#define SPI_STATUS_TXFULL_SHIFT   (23U)

◆ SPI_STATUS_TXNUM_5_0_GET

#define SPI_STATUS_TXNUM_5_0_GET (   x)    (((uint32_t)(x) & SPI_STATUS_TXNUM_5_0_MASK) >> SPI_STATUS_TXNUM_5_0_SHIFT)

◆ SPI_STATUS_TXNUM_5_0_MASK

#define SPI_STATUS_TXNUM_5_0_MASK   (0x3F0000UL)

◆ SPI_STATUS_TXNUM_5_0_SHIFT

#define SPI_STATUS_TXNUM_5_0_SHIFT   (16U)

◆ SPI_STATUS_TXNUM_7_6_GET

#define SPI_STATUS_TXNUM_7_6_GET (   x)    (((uint32_t)(x) & SPI_STATUS_TXNUM_7_6_MASK) >> SPI_STATUS_TXNUM_7_6_SHIFT)

◆ SPI_STATUS_TXNUM_7_6_MASK

#define SPI_STATUS_TXNUM_7_6_MASK   (0x30000000UL)

◆ SPI_STATUS_TXNUM_7_6_SHIFT

#define SPI_STATUS_TXNUM_7_6_SHIFT   (28U)

◆ SPI_TIMING_CS2SCLK_GET

#define SPI_TIMING_CS2SCLK_GET (   x)    (((uint32_t)(x) & SPI_TIMING_CS2SCLK_MASK) >> SPI_TIMING_CS2SCLK_SHIFT)

◆ SPI_TIMING_CS2SCLK_MASK

#define SPI_TIMING_CS2SCLK_MASK   (0x3000U)

◆ SPI_TIMING_CS2SCLK_SET

#define SPI_TIMING_CS2SCLK_SET (   x)    (((uint32_t)(x) << SPI_TIMING_CS2SCLK_SHIFT) & SPI_TIMING_CS2SCLK_MASK)

◆ SPI_TIMING_CS2SCLK_SHIFT

#define SPI_TIMING_CS2SCLK_SHIFT   (12U)

◆ SPI_TIMING_CSHT_GET

#define SPI_TIMING_CSHT_GET (   x)    (((uint32_t)(x) & SPI_TIMING_CSHT_MASK) >> SPI_TIMING_CSHT_SHIFT)

◆ SPI_TIMING_CSHT_MASK

#define SPI_TIMING_CSHT_MASK   (0xF00U)

◆ SPI_TIMING_CSHT_SET

#define SPI_TIMING_CSHT_SET (   x)    (((uint32_t)(x) << SPI_TIMING_CSHT_SHIFT) & SPI_TIMING_CSHT_MASK)

◆ SPI_TIMING_CSHT_SHIFT

#define SPI_TIMING_CSHT_SHIFT   (8U)

◆ SPI_TIMING_SCLK_DIV_GET

#define SPI_TIMING_SCLK_DIV_GET (   x)    (((uint32_t)(x) & SPI_TIMING_SCLK_DIV_MASK) >> SPI_TIMING_SCLK_DIV_SHIFT)

◆ SPI_TIMING_SCLK_DIV_MASK

#define SPI_TIMING_SCLK_DIV_MASK   (0xFFU)

◆ SPI_TIMING_SCLK_DIV_SET

#define SPI_TIMING_SCLK_DIV_SET (   x)    (((uint32_t)(x) << SPI_TIMING_SCLK_DIV_SHIFT) & SPI_TIMING_SCLK_DIV_MASK)

◆ SPI_TIMING_SCLK_DIV_SHIFT

#define SPI_TIMING_SCLK_DIV_SHIFT   (0U)

◆ SPI_TRANSCTRL_ADDREN_GET

#define SPI_TRANSCTRL_ADDREN_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_ADDREN_MASK) >> SPI_TRANSCTRL_ADDREN_SHIFT)

◆ SPI_TRANSCTRL_ADDREN_MASK

#define SPI_TRANSCTRL_ADDREN_MASK   (0x20000000UL)

◆ SPI_TRANSCTRL_ADDREN_SET

#define SPI_TRANSCTRL_ADDREN_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_ADDREN_SHIFT) & SPI_TRANSCTRL_ADDREN_MASK)

◆ SPI_TRANSCTRL_ADDREN_SHIFT

#define SPI_TRANSCTRL_ADDREN_SHIFT   (29U)

◆ SPI_TRANSCTRL_ADDRFMT_GET

#define SPI_TRANSCTRL_ADDRFMT_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_ADDRFMT_MASK) >> SPI_TRANSCTRL_ADDRFMT_SHIFT)

◆ SPI_TRANSCTRL_ADDRFMT_MASK

#define SPI_TRANSCTRL_ADDRFMT_MASK   (0x10000000UL)

◆ SPI_TRANSCTRL_ADDRFMT_SET

#define SPI_TRANSCTRL_ADDRFMT_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_ADDRFMT_SHIFT) & SPI_TRANSCTRL_ADDRFMT_MASK)

◆ SPI_TRANSCTRL_ADDRFMT_SHIFT

#define SPI_TRANSCTRL_ADDRFMT_SHIFT   (28U)

◆ SPI_TRANSCTRL_CMDEN_GET

#define SPI_TRANSCTRL_CMDEN_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_CMDEN_MASK) >> SPI_TRANSCTRL_CMDEN_SHIFT)

◆ SPI_TRANSCTRL_CMDEN_MASK

#define SPI_TRANSCTRL_CMDEN_MASK   (0x40000000UL)

◆ SPI_TRANSCTRL_CMDEN_SET

#define SPI_TRANSCTRL_CMDEN_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_CMDEN_SHIFT) & SPI_TRANSCTRL_CMDEN_MASK)

◆ SPI_TRANSCTRL_CMDEN_SHIFT

#define SPI_TRANSCTRL_CMDEN_SHIFT   (30U)

◆ SPI_TRANSCTRL_DUALQUAD_GET

#define SPI_TRANSCTRL_DUALQUAD_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_DUALQUAD_MASK) >> SPI_TRANSCTRL_DUALQUAD_SHIFT)

◆ SPI_TRANSCTRL_DUALQUAD_MASK

#define SPI_TRANSCTRL_DUALQUAD_MASK   (0xC00000UL)

◆ SPI_TRANSCTRL_DUALQUAD_SET

#define SPI_TRANSCTRL_DUALQUAD_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_DUALQUAD_SHIFT) & SPI_TRANSCTRL_DUALQUAD_MASK)

◆ SPI_TRANSCTRL_DUALQUAD_SHIFT

#define SPI_TRANSCTRL_DUALQUAD_SHIFT   (22U)

◆ SPI_TRANSCTRL_DUMMYCNT_GET

#define SPI_TRANSCTRL_DUMMYCNT_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_DUMMYCNT_MASK) >> SPI_TRANSCTRL_DUMMYCNT_SHIFT)

◆ SPI_TRANSCTRL_DUMMYCNT_MASK

#define SPI_TRANSCTRL_DUMMYCNT_MASK   (0x600U)

◆ SPI_TRANSCTRL_DUMMYCNT_SET

#define SPI_TRANSCTRL_DUMMYCNT_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_DUMMYCNT_SHIFT) & SPI_TRANSCTRL_DUMMYCNT_MASK)

◆ SPI_TRANSCTRL_DUMMYCNT_SHIFT

#define SPI_TRANSCTRL_DUMMYCNT_SHIFT   (9U)

◆ SPI_TRANSCTRL_RDTRANCNT_GET

#define SPI_TRANSCTRL_RDTRANCNT_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_RDTRANCNT_MASK) >> SPI_TRANSCTRL_RDTRANCNT_SHIFT)

◆ SPI_TRANSCTRL_RDTRANCNT_MASK

#define SPI_TRANSCTRL_RDTRANCNT_MASK   (0x1FFU)

◆ SPI_TRANSCTRL_RDTRANCNT_SET

#define SPI_TRANSCTRL_RDTRANCNT_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_RDTRANCNT_SHIFT) & SPI_TRANSCTRL_RDTRANCNT_MASK)

◆ SPI_TRANSCTRL_RDTRANCNT_SHIFT

#define SPI_TRANSCTRL_RDTRANCNT_SHIFT   (0U)

◆ SPI_TRANSCTRL_SLVDATAONLY_GET

#define SPI_TRANSCTRL_SLVDATAONLY_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_SLVDATAONLY_MASK) >> SPI_TRANSCTRL_SLVDATAONLY_SHIFT)

◆ SPI_TRANSCTRL_SLVDATAONLY_MASK

#define SPI_TRANSCTRL_SLVDATAONLY_MASK   (0x80000000UL)

◆ SPI_TRANSCTRL_SLVDATAONLY_SET

#define SPI_TRANSCTRL_SLVDATAONLY_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_SLVDATAONLY_SHIFT) & SPI_TRANSCTRL_SLVDATAONLY_MASK)

◆ SPI_TRANSCTRL_SLVDATAONLY_SHIFT

#define SPI_TRANSCTRL_SLVDATAONLY_SHIFT   (31U)

◆ SPI_TRANSCTRL_TOKENEN_GET

#define SPI_TRANSCTRL_TOKENEN_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_TOKENEN_MASK) >> SPI_TRANSCTRL_TOKENEN_SHIFT)

◆ SPI_TRANSCTRL_TOKENEN_MASK

#define SPI_TRANSCTRL_TOKENEN_MASK   (0x200000UL)

◆ SPI_TRANSCTRL_TOKENEN_SET

#define SPI_TRANSCTRL_TOKENEN_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_TOKENEN_SHIFT) & SPI_TRANSCTRL_TOKENEN_MASK)

◆ SPI_TRANSCTRL_TOKENEN_SHIFT

#define SPI_TRANSCTRL_TOKENEN_SHIFT   (21U)

◆ SPI_TRANSCTRL_TOKENVALUE_GET

#define SPI_TRANSCTRL_TOKENVALUE_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_TOKENVALUE_MASK) >> SPI_TRANSCTRL_TOKENVALUE_SHIFT)

◆ SPI_TRANSCTRL_TOKENVALUE_MASK

#define SPI_TRANSCTRL_TOKENVALUE_MASK   (0x800U)

◆ SPI_TRANSCTRL_TOKENVALUE_SET

#define SPI_TRANSCTRL_TOKENVALUE_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_TOKENVALUE_SHIFT) & SPI_TRANSCTRL_TOKENVALUE_MASK)

◆ SPI_TRANSCTRL_TOKENVALUE_SHIFT

#define SPI_TRANSCTRL_TOKENVALUE_SHIFT   (11U)

◆ SPI_TRANSCTRL_TRANSMODE_GET

#define SPI_TRANSCTRL_TRANSMODE_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_TRANSMODE_MASK) >> SPI_TRANSCTRL_TRANSMODE_SHIFT)

◆ SPI_TRANSCTRL_TRANSMODE_MASK

#define SPI_TRANSCTRL_TRANSMODE_MASK   (0xF000000UL)

◆ SPI_TRANSCTRL_TRANSMODE_SET

#define SPI_TRANSCTRL_TRANSMODE_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_TRANSMODE_SHIFT) & SPI_TRANSCTRL_TRANSMODE_MASK)

◆ SPI_TRANSCTRL_TRANSMODE_SHIFT

#define SPI_TRANSCTRL_TRANSMODE_SHIFT   (24U)

◆ SPI_TRANSCTRL_WRTRANCNT_GET

#define SPI_TRANSCTRL_WRTRANCNT_GET (   x)    (((uint32_t)(x) & SPI_TRANSCTRL_WRTRANCNT_MASK) >> SPI_TRANSCTRL_WRTRANCNT_SHIFT)

◆ SPI_TRANSCTRL_WRTRANCNT_MASK

#define SPI_TRANSCTRL_WRTRANCNT_MASK   (0x1FF000UL)

◆ SPI_TRANSCTRL_WRTRANCNT_SET

#define SPI_TRANSCTRL_WRTRANCNT_SET (   x)    (((uint32_t)(x) << SPI_TRANSCTRL_WRTRANCNT_SHIFT) & SPI_TRANSCTRL_WRTRANCNT_MASK)

◆ SPI_TRANSCTRL_WRTRANCNT_SHIFT

#define SPI_TRANSCTRL_WRTRANCNT_SHIFT   (12U)

◆ SPI_TRANSFMT_ADDRLEN_GET

#define SPI_TRANSFMT_ADDRLEN_GET (   x)    (((uint32_t)(x) & SPI_TRANSFMT_ADDRLEN_MASK) >> SPI_TRANSFMT_ADDRLEN_SHIFT)

◆ SPI_TRANSFMT_ADDRLEN_MASK

#define SPI_TRANSFMT_ADDRLEN_MASK   (0x30000UL)

◆ SPI_TRANSFMT_ADDRLEN_SET

#define SPI_TRANSFMT_ADDRLEN_SET (   x)    (((uint32_t)(x) << SPI_TRANSFMT_ADDRLEN_SHIFT) & SPI_TRANSFMT_ADDRLEN_MASK)

◆ SPI_TRANSFMT_ADDRLEN_SHIFT

#define SPI_TRANSFMT_ADDRLEN_SHIFT   (16U)

◆ SPI_TRANSFMT_CPHA_GET

#define SPI_TRANSFMT_CPHA_GET (   x)    (((uint32_t)(x) & SPI_TRANSFMT_CPHA_MASK) >> SPI_TRANSFMT_CPHA_SHIFT)

◆ SPI_TRANSFMT_CPHA_MASK

#define SPI_TRANSFMT_CPHA_MASK   (0x1U)

◆ SPI_TRANSFMT_CPHA_SET

#define SPI_TRANSFMT_CPHA_SET (   x)    (((uint32_t)(x) << SPI_TRANSFMT_CPHA_SHIFT) & SPI_TRANSFMT_CPHA_MASK)

◆ SPI_TRANSFMT_CPHA_SHIFT

#define SPI_TRANSFMT_CPHA_SHIFT   (0U)

◆ SPI_TRANSFMT_CPOL_GET

#define SPI_TRANSFMT_CPOL_GET (   x)    (((uint32_t)(x) & SPI_TRANSFMT_CPOL_MASK) >> SPI_TRANSFMT_CPOL_SHIFT)

◆ SPI_TRANSFMT_CPOL_MASK

#define SPI_TRANSFMT_CPOL_MASK   (0x2U)

◆ SPI_TRANSFMT_CPOL_SET

#define SPI_TRANSFMT_CPOL_SET (   x)    (((uint32_t)(x) << SPI_TRANSFMT_CPOL_SHIFT) & SPI_TRANSFMT_CPOL_MASK)

◆ SPI_TRANSFMT_CPOL_SHIFT

#define SPI_TRANSFMT_CPOL_SHIFT   (1U)

◆ SPI_TRANSFMT_DATALEN_GET

#define SPI_TRANSFMT_DATALEN_GET (   x)    (((uint32_t)(x) & SPI_TRANSFMT_DATALEN_MASK) >> SPI_TRANSFMT_DATALEN_SHIFT)

◆ SPI_TRANSFMT_DATALEN_MASK

#define SPI_TRANSFMT_DATALEN_MASK   (0x1F00U)

◆ SPI_TRANSFMT_DATALEN_SET

#define SPI_TRANSFMT_DATALEN_SET (   x)    (((uint32_t)(x) << SPI_TRANSFMT_DATALEN_SHIFT) & SPI_TRANSFMT_DATALEN_MASK)

◆ SPI_TRANSFMT_DATALEN_SHIFT

#define SPI_TRANSFMT_DATALEN_SHIFT   (8U)

◆ SPI_TRANSFMT_DATAMERGE_GET

#define SPI_TRANSFMT_DATAMERGE_GET (   x)    (((uint32_t)(x) & SPI_TRANSFMT_DATAMERGE_MASK) >> SPI_TRANSFMT_DATAMERGE_SHIFT)

◆ SPI_TRANSFMT_DATAMERGE_MASK

#define SPI_TRANSFMT_DATAMERGE_MASK   (0x80U)

◆ SPI_TRANSFMT_DATAMERGE_SET

#define SPI_TRANSFMT_DATAMERGE_SET (   x)    (((uint32_t)(x) << SPI_TRANSFMT_DATAMERGE_SHIFT) & SPI_TRANSFMT_DATAMERGE_MASK)

◆ SPI_TRANSFMT_DATAMERGE_SHIFT

#define SPI_TRANSFMT_DATAMERGE_SHIFT   (7U)

◆ SPI_TRANSFMT_LSB_GET

#define SPI_TRANSFMT_LSB_GET (   x)    (((uint32_t)(x) & SPI_TRANSFMT_LSB_MASK) >> SPI_TRANSFMT_LSB_SHIFT)

◆ SPI_TRANSFMT_LSB_MASK

#define SPI_TRANSFMT_LSB_MASK   (0x8U)

◆ SPI_TRANSFMT_LSB_SET

#define SPI_TRANSFMT_LSB_SET (   x)    (((uint32_t)(x) << SPI_TRANSFMT_LSB_SHIFT) & SPI_TRANSFMT_LSB_MASK)

◆ SPI_TRANSFMT_LSB_SHIFT

#define SPI_TRANSFMT_LSB_SHIFT   (3U)

◆ SPI_TRANSFMT_MOSIBIDIR_GET

#define SPI_TRANSFMT_MOSIBIDIR_GET (   x)    (((uint32_t)(x) & SPI_TRANSFMT_MOSIBIDIR_MASK) >> SPI_TRANSFMT_MOSIBIDIR_SHIFT)

◆ SPI_TRANSFMT_MOSIBIDIR_MASK

#define SPI_TRANSFMT_MOSIBIDIR_MASK   (0x10U)

◆ SPI_TRANSFMT_MOSIBIDIR_SET

#define SPI_TRANSFMT_MOSIBIDIR_SET (   x)    (((uint32_t)(x) << SPI_TRANSFMT_MOSIBIDIR_SHIFT) & SPI_TRANSFMT_MOSIBIDIR_MASK)

◆ SPI_TRANSFMT_MOSIBIDIR_SHIFT

#define SPI_TRANSFMT_MOSIBIDIR_SHIFT   (4U)

◆ SPI_TRANSFMT_SLVMODE_GET

#define SPI_TRANSFMT_SLVMODE_GET (   x)    (((uint32_t)(x) & SPI_TRANSFMT_SLVMODE_MASK) >> SPI_TRANSFMT_SLVMODE_SHIFT)

◆ SPI_TRANSFMT_SLVMODE_MASK

#define SPI_TRANSFMT_SLVMODE_MASK   (0x4U)

◆ SPI_TRANSFMT_SLVMODE_SET

#define SPI_TRANSFMT_SLVMODE_SET (   x)    (((uint32_t)(x) << SPI_TRANSFMT_SLVMODE_SHIFT) & SPI_TRANSFMT_SLVMODE_MASK)

◆ SPI_TRANSFMT_SLVMODE_SHIFT

#define SPI_TRANSFMT_SLVMODE_SHIFT   (2U)