HPM SDK
HPMicro Software Development Kit
Data Structures | Macros
hpm_enet_regs.h File Reference

Go to the source code of this file.

Data Structures

struct  ENET_Type
 

Macros

#define ENET_MACCFG_SARC_MASK   (0x70000000UL)
 
#define ENET_MACCFG_SARC_SHIFT   (28U)
 
#define ENET_MACCFG_SARC_SET(x)   (((uint32_t)(x) << ENET_MACCFG_SARC_SHIFT) & ENET_MACCFG_SARC_MASK)
 
#define ENET_MACCFG_SARC_GET(x)   (((uint32_t)(x) & ENET_MACCFG_SARC_MASK) >> ENET_MACCFG_SARC_SHIFT)
 
#define ENET_MACCFG_TWOKPE_MASK   (0x8000000UL)
 
#define ENET_MACCFG_TWOKPE_SHIFT   (27U)
 
#define ENET_MACCFG_TWOKPE_SET(x)   (((uint32_t)(x) << ENET_MACCFG_TWOKPE_SHIFT) & ENET_MACCFG_TWOKPE_MASK)
 
#define ENET_MACCFG_TWOKPE_GET(x)   (((uint32_t)(x) & ENET_MACCFG_TWOKPE_MASK) >> ENET_MACCFG_TWOKPE_SHIFT)
 
#define ENET_MACCFG_SFTERR_MASK   (0x4000000UL)
 
#define ENET_MACCFG_SFTERR_SHIFT   (26U)
 
#define ENET_MACCFG_SFTERR_SET(x)   (((uint32_t)(x) << ENET_MACCFG_SFTERR_SHIFT) & ENET_MACCFG_SFTERR_MASK)
 
#define ENET_MACCFG_SFTERR_GET(x)   (((uint32_t)(x) & ENET_MACCFG_SFTERR_MASK) >> ENET_MACCFG_SFTERR_SHIFT)
 
#define ENET_MACCFG_CST_MASK   (0x2000000UL)
 
#define ENET_MACCFG_CST_SHIFT   (25U)
 
#define ENET_MACCFG_CST_SET(x)   (((uint32_t)(x) << ENET_MACCFG_CST_SHIFT) & ENET_MACCFG_CST_MASK)
 
#define ENET_MACCFG_CST_GET(x)   (((uint32_t)(x) & ENET_MACCFG_CST_MASK) >> ENET_MACCFG_CST_SHIFT)
 
#define ENET_MACCFG_TC_MASK   (0x1000000UL)
 
#define ENET_MACCFG_TC_SHIFT   (24U)
 
#define ENET_MACCFG_TC_SET(x)   (((uint32_t)(x) << ENET_MACCFG_TC_SHIFT) & ENET_MACCFG_TC_MASK)
 
#define ENET_MACCFG_TC_GET(x)   (((uint32_t)(x) & ENET_MACCFG_TC_MASK) >> ENET_MACCFG_TC_SHIFT)
 
#define ENET_MACCFG_WD_MASK   (0x800000UL)
 
#define ENET_MACCFG_WD_SHIFT   (23U)
 
#define ENET_MACCFG_WD_SET(x)   (((uint32_t)(x) << ENET_MACCFG_WD_SHIFT) & ENET_MACCFG_WD_MASK)
 
#define ENET_MACCFG_WD_GET(x)   (((uint32_t)(x) & ENET_MACCFG_WD_MASK) >> ENET_MACCFG_WD_SHIFT)
 
#define ENET_MACCFG_JD_MASK   (0x400000UL)
 
#define ENET_MACCFG_JD_SHIFT   (22U)
 
#define ENET_MACCFG_JD_SET(x)   (((uint32_t)(x) << ENET_MACCFG_JD_SHIFT) & ENET_MACCFG_JD_MASK)
 
#define ENET_MACCFG_JD_GET(x)   (((uint32_t)(x) & ENET_MACCFG_JD_MASK) >> ENET_MACCFG_JD_SHIFT)
 
#define ENET_MACCFG_BE_MASK   (0x200000UL)
 
#define ENET_MACCFG_BE_SHIFT   (21U)
 
#define ENET_MACCFG_BE_SET(x)   (((uint32_t)(x) << ENET_MACCFG_BE_SHIFT) & ENET_MACCFG_BE_MASK)
 
#define ENET_MACCFG_BE_GET(x)   (((uint32_t)(x) & ENET_MACCFG_BE_MASK) >> ENET_MACCFG_BE_SHIFT)
 
#define ENET_MACCFG_JE_MASK   (0x100000UL)
 
#define ENET_MACCFG_JE_SHIFT   (20U)
 
#define ENET_MACCFG_JE_SET(x)   (((uint32_t)(x) << ENET_MACCFG_JE_SHIFT) & ENET_MACCFG_JE_MASK)
 
#define ENET_MACCFG_JE_GET(x)   (((uint32_t)(x) & ENET_MACCFG_JE_MASK) >> ENET_MACCFG_JE_SHIFT)
 
#define ENET_MACCFG_IFG_MASK   (0xE0000UL)
 
#define ENET_MACCFG_IFG_SHIFT   (17U)
 
#define ENET_MACCFG_IFG_SET(x)   (((uint32_t)(x) << ENET_MACCFG_IFG_SHIFT) & ENET_MACCFG_IFG_MASK)
 
#define ENET_MACCFG_IFG_GET(x)   (((uint32_t)(x) & ENET_MACCFG_IFG_MASK) >> ENET_MACCFG_IFG_SHIFT)
 
#define ENET_MACCFG_DCRS_MASK   (0x10000UL)
 
#define ENET_MACCFG_DCRS_SHIFT   (16U)
 
#define ENET_MACCFG_DCRS_SET(x)   (((uint32_t)(x) << ENET_MACCFG_DCRS_SHIFT) & ENET_MACCFG_DCRS_MASK)
 
#define ENET_MACCFG_DCRS_GET(x)   (((uint32_t)(x) & ENET_MACCFG_DCRS_MASK) >> ENET_MACCFG_DCRS_SHIFT)
 
#define ENET_MACCFG_PS_MASK   (0x8000U)
 
#define ENET_MACCFG_PS_SHIFT   (15U)
 
#define ENET_MACCFG_PS_SET(x)   (((uint32_t)(x) << ENET_MACCFG_PS_SHIFT) & ENET_MACCFG_PS_MASK)
 
#define ENET_MACCFG_PS_GET(x)   (((uint32_t)(x) & ENET_MACCFG_PS_MASK) >> ENET_MACCFG_PS_SHIFT)
 
#define ENET_MACCFG_FES_MASK   (0x4000U)
 
#define ENET_MACCFG_FES_SHIFT   (14U)
 
#define ENET_MACCFG_FES_SET(x)   (((uint32_t)(x) << ENET_MACCFG_FES_SHIFT) & ENET_MACCFG_FES_MASK)
 
#define ENET_MACCFG_FES_GET(x)   (((uint32_t)(x) & ENET_MACCFG_FES_MASK) >> ENET_MACCFG_FES_SHIFT)
 
#define ENET_MACCFG_DO_MASK   (0x2000U)
 
#define ENET_MACCFG_DO_SHIFT   (13U)
 
#define ENET_MACCFG_DO_SET(x)   (((uint32_t)(x) << ENET_MACCFG_DO_SHIFT) & ENET_MACCFG_DO_MASK)
 
#define ENET_MACCFG_DO_GET(x)   (((uint32_t)(x) & ENET_MACCFG_DO_MASK) >> ENET_MACCFG_DO_SHIFT)
 
#define ENET_MACCFG_LM_MASK   (0x1000U)
 
#define ENET_MACCFG_LM_SHIFT   (12U)
 
#define ENET_MACCFG_LM_SET(x)   (((uint32_t)(x) << ENET_MACCFG_LM_SHIFT) & ENET_MACCFG_LM_MASK)
 
#define ENET_MACCFG_LM_GET(x)   (((uint32_t)(x) & ENET_MACCFG_LM_MASK) >> ENET_MACCFG_LM_SHIFT)
 
#define ENET_MACCFG_DM_MASK   (0x800U)
 
#define ENET_MACCFG_DM_SHIFT   (11U)
 
#define ENET_MACCFG_DM_SET(x)   (((uint32_t)(x) << ENET_MACCFG_DM_SHIFT) & ENET_MACCFG_DM_MASK)
 
#define ENET_MACCFG_DM_GET(x)   (((uint32_t)(x) & ENET_MACCFG_DM_MASK) >> ENET_MACCFG_DM_SHIFT)
 
#define ENET_MACCFG_IPC_MASK   (0x400U)
 
#define ENET_MACCFG_IPC_SHIFT   (10U)
 
#define ENET_MACCFG_IPC_SET(x)   (((uint32_t)(x) << ENET_MACCFG_IPC_SHIFT) & ENET_MACCFG_IPC_MASK)
 
#define ENET_MACCFG_IPC_GET(x)   (((uint32_t)(x) & ENET_MACCFG_IPC_MASK) >> ENET_MACCFG_IPC_SHIFT)
 
#define ENET_MACCFG_DR_MASK   (0x200U)
 
#define ENET_MACCFG_DR_SHIFT   (9U)
 
#define ENET_MACCFG_DR_SET(x)   (((uint32_t)(x) << ENET_MACCFG_DR_SHIFT) & ENET_MACCFG_DR_MASK)
 
#define ENET_MACCFG_DR_GET(x)   (((uint32_t)(x) & ENET_MACCFG_DR_MASK) >> ENET_MACCFG_DR_SHIFT)
 
#define ENET_MACCFG_LUD_MASK   (0x100U)
 
#define ENET_MACCFG_LUD_SHIFT   (8U)
 
#define ENET_MACCFG_LUD_SET(x)   (((uint32_t)(x) << ENET_MACCFG_LUD_SHIFT) & ENET_MACCFG_LUD_MASK)
 
#define ENET_MACCFG_LUD_GET(x)   (((uint32_t)(x) & ENET_MACCFG_LUD_MASK) >> ENET_MACCFG_LUD_SHIFT)
 
#define ENET_MACCFG_ACS_MASK   (0x80U)
 
#define ENET_MACCFG_ACS_SHIFT   (7U)
 
#define ENET_MACCFG_ACS_SET(x)   (((uint32_t)(x) << ENET_MACCFG_ACS_SHIFT) & ENET_MACCFG_ACS_MASK)
 
#define ENET_MACCFG_ACS_GET(x)   (((uint32_t)(x) & ENET_MACCFG_ACS_MASK) >> ENET_MACCFG_ACS_SHIFT)
 
#define ENET_MACCFG_BL_MASK   (0x60U)
 
#define ENET_MACCFG_BL_SHIFT   (5U)
 
#define ENET_MACCFG_BL_SET(x)   (((uint32_t)(x) << ENET_MACCFG_BL_SHIFT) & ENET_MACCFG_BL_MASK)
 
#define ENET_MACCFG_BL_GET(x)   (((uint32_t)(x) & ENET_MACCFG_BL_MASK) >> ENET_MACCFG_BL_SHIFT)
 
#define ENET_MACCFG_DC_MASK   (0x10U)
 
#define ENET_MACCFG_DC_SHIFT   (4U)
 
#define ENET_MACCFG_DC_SET(x)   (((uint32_t)(x) << ENET_MACCFG_DC_SHIFT) & ENET_MACCFG_DC_MASK)
 
#define ENET_MACCFG_DC_GET(x)   (((uint32_t)(x) & ENET_MACCFG_DC_MASK) >> ENET_MACCFG_DC_SHIFT)
 
#define ENET_MACCFG_TE_MASK   (0x8U)
 
#define ENET_MACCFG_TE_SHIFT   (3U)
 
#define ENET_MACCFG_TE_SET(x)   (((uint32_t)(x) << ENET_MACCFG_TE_SHIFT) & ENET_MACCFG_TE_MASK)
 
#define ENET_MACCFG_TE_GET(x)   (((uint32_t)(x) & ENET_MACCFG_TE_MASK) >> ENET_MACCFG_TE_SHIFT)
 
#define ENET_MACCFG_RE_MASK   (0x4U)
 
#define ENET_MACCFG_RE_SHIFT   (2U)
 
#define ENET_MACCFG_RE_SET(x)   (((uint32_t)(x) << ENET_MACCFG_RE_SHIFT) & ENET_MACCFG_RE_MASK)
 
#define ENET_MACCFG_RE_GET(x)   (((uint32_t)(x) & ENET_MACCFG_RE_MASK) >> ENET_MACCFG_RE_SHIFT)
 
#define ENET_MACCFG_PRELEN_MASK   (0x3U)
 
#define ENET_MACCFG_PRELEN_SHIFT   (0U)
 
#define ENET_MACCFG_PRELEN_SET(x)   (((uint32_t)(x) << ENET_MACCFG_PRELEN_SHIFT) & ENET_MACCFG_PRELEN_MASK)
 
#define ENET_MACCFG_PRELEN_GET(x)   (((uint32_t)(x) & ENET_MACCFG_PRELEN_MASK) >> ENET_MACCFG_PRELEN_SHIFT)
 
#define ENET_MACFF_RA_MASK   (0x80000000UL)
 
#define ENET_MACFF_RA_SHIFT   (31U)
 
#define ENET_MACFF_RA_SET(x)   (((uint32_t)(x) << ENET_MACFF_RA_SHIFT) & ENET_MACFF_RA_MASK)
 
#define ENET_MACFF_RA_GET(x)   (((uint32_t)(x) & ENET_MACFF_RA_MASK) >> ENET_MACFF_RA_SHIFT)
 
#define ENET_MACFF_DNTU_MASK   (0x200000UL)
 
#define ENET_MACFF_DNTU_SHIFT   (21U)
 
#define ENET_MACFF_DNTU_SET(x)   (((uint32_t)(x) << ENET_MACFF_DNTU_SHIFT) & ENET_MACFF_DNTU_MASK)
 
#define ENET_MACFF_DNTU_GET(x)   (((uint32_t)(x) & ENET_MACFF_DNTU_MASK) >> ENET_MACFF_DNTU_SHIFT)
 
#define ENET_MACFF_IPFE_MASK   (0x100000UL)
 
#define ENET_MACFF_IPFE_SHIFT   (20U)
 
#define ENET_MACFF_IPFE_SET(x)   (((uint32_t)(x) << ENET_MACFF_IPFE_SHIFT) & ENET_MACFF_IPFE_MASK)
 
#define ENET_MACFF_IPFE_GET(x)   (((uint32_t)(x) & ENET_MACFF_IPFE_MASK) >> ENET_MACFF_IPFE_SHIFT)
 
#define ENET_MACFF_VTFE_MASK   (0x8000U)
 
#define ENET_MACFF_VTFE_SHIFT   (15U)
 
#define ENET_MACFF_VTFE_SET(x)   (((uint32_t)(x) << ENET_MACFF_VTFE_SHIFT) & ENET_MACFF_VTFE_MASK)
 
#define ENET_MACFF_VTFE_GET(x)   (((uint32_t)(x) & ENET_MACFF_VTFE_MASK) >> ENET_MACFF_VTFE_SHIFT)
 
#define ENET_MACFF_HPF_MASK   (0x400U)
 
#define ENET_MACFF_HPF_SHIFT   (10U)
 
#define ENET_MACFF_HPF_SET(x)   (((uint32_t)(x) << ENET_MACFF_HPF_SHIFT) & ENET_MACFF_HPF_MASK)
 
#define ENET_MACFF_HPF_GET(x)   (((uint32_t)(x) & ENET_MACFF_HPF_MASK) >> ENET_MACFF_HPF_SHIFT)
 
#define ENET_MACFF_SAF_MASK   (0x200U)
 
#define ENET_MACFF_SAF_SHIFT   (9U)
 
#define ENET_MACFF_SAF_SET(x)   (((uint32_t)(x) << ENET_MACFF_SAF_SHIFT) & ENET_MACFF_SAF_MASK)
 
#define ENET_MACFF_SAF_GET(x)   (((uint32_t)(x) & ENET_MACFF_SAF_MASK) >> ENET_MACFF_SAF_SHIFT)
 
#define ENET_MACFF_SAIF_MASK   (0x100U)
 
#define ENET_MACFF_SAIF_SHIFT   (8U)
 
#define ENET_MACFF_SAIF_SET(x)   (((uint32_t)(x) << ENET_MACFF_SAIF_SHIFT) & ENET_MACFF_SAIF_MASK)
 
#define ENET_MACFF_SAIF_GET(x)   (((uint32_t)(x) & ENET_MACFF_SAIF_MASK) >> ENET_MACFF_SAIF_SHIFT)
 
#define ENET_MACFF_PCF_MASK   (0xC0U)
 
#define ENET_MACFF_PCF_SHIFT   (6U)
 
#define ENET_MACFF_PCF_SET(x)   (((uint32_t)(x) << ENET_MACFF_PCF_SHIFT) & ENET_MACFF_PCF_MASK)
 
#define ENET_MACFF_PCF_GET(x)   (((uint32_t)(x) & ENET_MACFF_PCF_MASK) >> ENET_MACFF_PCF_SHIFT)
 
#define ENET_MACFF_DBF_MASK   (0x20U)
 
#define ENET_MACFF_DBF_SHIFT   (5U)
 
#define ENET_MACFF_DBF_SET(x)   (((uint32_t)(x) << ENET_MACFF_DBF_SHIFT) & ENET_MACFF_DBF_MASK)
 
#define ENET_MACFF_DBF_GET(x)   (((uint32_t)(x) & ENET_MACFF_DBF_MASK) >> ENET_MACFF_DBF_SHIFT)
 
#define ENET_MACFF_PM_MASK   (0x10U)
 
#define ENET_MACFF_PM_SHIFT   (4U)
 
#define ENET_MACFF_PM_SET(x)   (((uint32_t)(x) << ENET_MACFF_PM_SHIFT) & ENET_MACFF_PM_MASK)
 
#define ENET_MACFF_PM_GET(x)   (((uint32_t)(x) & ENET_MACFF_PM_MASK) >> ENET_MACFF_PM_SHIFT)
 
#define ENET_MACFF_DAIF_MASK   (0x8U)
 
#define ENET_MACFF_DAIF_SHIFT   (3U)
 
#define ENET_MACFF_DAIF_SET(x)   (((uint32_t)(x) << ENET_MACFF_DAIF_SHIFT) & ENET_MACFF_DAIF_MASK)
 
#define ENET_MACFF_DAIF_GET(x)   (((uint32_t)(x) & ENET_MACFF_DAIF_MASK) >> ENET_MACFF_DAIF_SHIFT)
 
#define ENET_MACFF_HMC_MASK   (0x4U)
 
#define ENET_MACFF_HMC_SHIFT   (2U)
 
#define ENET_MACFF_HMC_SET(x)   (((uint32_t)(x) << ENET_MACFF_HMC_SHIFT) & ENET_MACFF_HMC_MASK)
 
#define ENET_MACFF_HMC_GET(x)   (((uint32_t)(x) & ENET_MACFF_HMC_MASK) >> ENET_MACFF_HMC_SHIFT)
 
#define ENET_MACFF_HUC_MASK   (0x2U)
 
#define ENET_MACFF_HUC_SHIFT   (1U)
 
#define ENET_MACFF_HUC_SET(x)   (((uint32_t)(x) << ENET_MACFF_HUC_SHIFT) & ENET_MACFF_HUC_MASK)
 
#define ENET_MACFF_HUC_GET(x)   (((uint32_t)(x) & ENET_MACFF_HUC_MASK) >> ENET_MACFF_HUC_SHIFT)
 
#define ENET_MACFF_PR_MASK   (0x1U)
 
#define ENET_MACFF_PR_SHIFT   (0U)
 
#define ENET_MACFF_PR_SET(x)   (((uint32_t)(x) << ENET_MACFF_PR_SHIFT) & ENET_MACFF_PR_MASK)
 
#define ENET_MACFF_PR_GET(x)   (((uint32_t)(x) & ENET_MACFF_PR_MASK) >> ENET_MACFF_PR_SHIFT)
 
#define ENET_HASH_H_HTH_MASK   (0xFFFFFFFFUL)
 
#define ENET_HASH_H_HTH_SHIFT   (0U)
 
#define ENET_HASH_H_HTH_SET(x)   (((uint32_t)(x) << ENET_HASH_H_HTH_SHIFT) & ENET_HASH_H_HTH_MASK)
 
#define ENET_HASH_H_HTH_GET(x)   (((uint32_t)(x) & ENET_HASH_H_HTH_MASK) >> ENET_HASH_H_HTH_SHIFT)
 
#define ENET_HASH_L_HTL_MASK   (0xFFFFFFFFUL)
 
#define ENET_HASH_L_HTL_SHIFT   (0U)
 
#define ENET_HASH_L_HTL_SET(x)   (((uint32_t)(x) << ENET_HASH_L_HTL_SHIFT) & ENET_HASH_L_HTL_MASK)
 
#define ENET_HASH_L_HTL_GET(x)   (((uint32_t)(x) & ENET_HASH_L_HTL_MASK) >> ENET_HASH_L_HTL_SHIFT)
 
#define ENET_GMII_ADDR_PA_MASK   (0xF800U)
 
#define ENET_GMII_ADDR_PA_SHIFT   (11U)
 
#define ENET_GMII_ADDR_PA_SET(x)   (((uint32_t)(x) << ENET_GMII_ADDR_PA_SHIFT) & ENET_GMII_ADDR_PA_MASK)
 
#define ENET_GMII_ADDR_PA_GET(x)   (((uint32_t)(x) & ENET_GMII_ADDR_PA_MASK) >> ENET_GMII_ADDR_PA_SHIFT)
 
#define ENET_GMII_ADDR_GR_MASK   (0x7C0U)
 
#define ENET_GMII_ADDR_GR_SHIFT   (6U)
 
#define ENET_GMII_ADDR_GR_SET(x)   (((uint32_t)(x) << ENET_GMII_ADDR_GR_SHIFT) & ENET_GMII_ADDR_GR_MASK)
 
#define ENET_GMII_ADDR_GR_GET(x)   (((uint32_t)(x) & ENET_GMII_ADDR_GR_MASK) >> ENET_GMII_ADDR_GR_SHIFT)
 
#define ENET_GMII_ADDR_CR_MASK   (0x3CU)
 
#define ENET_GMII_ADDR_CR_SHIFT   (2U)
 
#define ENET_GMII_ADDR_CR_SET(x)   (((uint32_t)(x) << ENET_GMII_ADDR_CR_SHIFT) & ENET_GMII_ADDR_CR_MASK)
 
#define ENET_GMII_ADDR_CR_GET(x)   (((uint32_t)(x) & ENET_GMII_ADDR_CR_MASK) >> ENET_GMII_ADDR_CR_SHIFT)
 
#define ENET_GMII_ADDR_GW_MASK   (0x2U)
 
#define ENET_GMII_ADDR_GW_SHIFT   (1U)
 
#define ENET_GMII_ADDR_GW_SET(x)   (((uint32_t)(x) << ENET_GMII_ADDR_GW_SHIFT) & ENET_GMII_ADDR_GW_MASK)
 
#define ENET_GMII_ADDR_GW_GET(x)   (((uint32_t)(x) & ENET_GMII_ADDR_GW_MASK) >> ENET_GMII_ADDR_GW_SHIFT)
 
#define ENET_GMII_ADDR_GB_MASK   (0x1U)
 
#define ENET_GMII_ADDR_GB_SHIFT   (0U)
 
#define ENET_GMII_ADDR_GB_SET(x)   (((uint32_t)(x) << ENET_GMII_ADDR_GB_SHIFT) & ENET_GMII_ADDR_GB_MASK)
 
#define ENET_GMII_ADDR_GB_GET(x)   (((uint32_t)(x) & ENET_GMII_ADDR_GB_MASK) >> ENET_GMII_ADDR_GB_SHIFT)
 
#define ENET_GMII_DATA_GD_MASK   (0xFFFFU)
 
#define ENET_GMII_DATA_GD_SHIFT   (0U)
 
#define ENET_GMII_DATA_GD_SET(x)   (((uint32_t)(x) << ENET_GMII_DATA_GD_SHIFT) & ENET_GMII_DATA_GD_MASK)
 
#define ENET_GMII_DATA_GD_GET(x)   (((uint32_t)(x) & ENET_GMII_DATA_GD_MASK) >> ENET_GMII_DATA_GD_SHIFT)
 
#define ENET_FLOWCTRL_PT_MASK   (0xFFFF0000UL)
 
#define ENET_FLOWCTRL_PT_SHIFT   (16U)
 
#define ENET_FLOWCTRL_PT_SET(x)   (((uint32_t)(x) << ENET_FLOWCTRL_PT_SHIFT) & ENET_FLOWCTRL_PT_MASK)
 
#define ENET_FLOWCTRL_PT_GET(x)   (((uint32_t)(x) & ENET_FLOWCTRL_PT_MASK) >> ENET_FLOWCTRL_PT_SHIFT)
 
#define ENET_FLOWCTRL_DZPQ_MASK   (0x80U)
 
#define ENET_FLOWCTRL_DZPQ_SHIFT   (7U)
 
#define ENET_FLOWCTRL_DZPQ_SET(x)   (((uint32_t)(x) << ENET_FLOWCTRL_DZPQ_SHIFT) & ENET_FLOWCTRL_DZPQ_MASK)
 
#define ENET_FLOWCTRL_DZPQ_GET(x)   (((uint32_t)(x) & ENET_FLOWCTRL_DZPQ_MASK) >> ENET_FLOWCTRL_DZPQ_SHIFT)
 
#define ENET_FLOWCTRL_PLT_MASK   (0x30U)
 
#define ENET_FLOWCTRL_PLT_SHIFT   (4U)
 
#define ENET_FLOWCTRL_PLT_SET(x)   (((uint32_t)(x) << ENET_FLOWCTRL_PLT_SHIFT) & ENET_FLOWCTRL_PLT_MASK)
 
#define ENET_FLOWCTRL_PLT_GET(x)   (((uint32_t)(x) & ENET_FLOWCTRL_PLT_MASK) >> ENET_FLOWCTRL_PLT_SHIFT)
 
#define ENET_FLOWCTRL_UP_MASK   (0x8U)
 
#define ENET_FLOWCTRL_UP_SHIFT   (3U)
 
#define ENET_FLOWCTRL_UP_SET(x)   (((uint32_t)(x) << ENET_FLOWCTRL_UP_SHIFT) & ENET_FLOWCTRL_UP_MASK)
 
#define ENET_FLOWCTRL_UP_GET(x)   (((uint32_t)(x) & ENET_FLOWCTRL_UP_MASK) >> ENET_FLOWCTRL_UP_SHIFT)
 
#define ENET_FLOWCTRL_RFE_MASK   (0x4U)
 
#define ENET_FLOWCTRL_RFE_SHIFT   (2U)
 
#define ENET_FLOWCTRL_RFE_SET(x)   (((uint32_t)(x) << ENET_FLOWCTRL_RFE_SHIFT) & ENET_FLOWCTRL_RFE_MASK)
 
#define ENET_FLOWCTRL_RFE_GET(x)   (((uint32_t)(x) & ENET_FLOWCTRL_RFE_MASK) >> ENET_FLOWCTRL_RFE_SHIFT)
 
#define ENET_FLOWCTRL_TFE_MASK   (0x2U)
 
#define ENET_FLOWCTRL_TFE_SHIFT   (1U)
 
#define ENET_FLOWCTRL_TFE_SET(x)   (((uint32_t)(x) << ENET_FLOWCTRL_TFE_SHIFT) & ENET_FLOWCTRL_TFE_MASK)
 
#define ENET_FLOWCTRL_TFE_GET(x)   (((uint32_t)(x) & ENET_FLOWCTRL_TFE_MASK) >> ENET_FLOWCTRL_TFE_SHIFT)
 
#define ENET_FLOWCTRL_FCB_BPA_MASK   (0x1U)
 
#define ENET_FLOWCTRL_FCB_BPA_SHIFT   (0U)
 
#define ENET_FLOWCTRL_FCB_BPA_SET(x)   (((uint32_t)(x) << ENET_FLOWCTRL_FCB_BPA_SHIFT) & ENET_FLOWCTRL_FCB_BPA_MASK)
 
#define ENET_FLOWCTRL_FCB_BPA_GET(x)   (((uint32_t)(x) & ENET_FLOWCTRL_FCB_BPA_MASK) >> ENET_FLOWCTRL_FCB_BPA_SHIFT)
 
#define ENET_VLAN_TAG_VTHM_MASK   (0x80000UL)
 
#define ENET_VLAN_TAG_VTHM_SHIFT   (19U)
 
#define ENET_VLAN_TAG_VTHM_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_VTHM_SHIFT) & ENET_VLAN_TAG_VTHM_MASK)
 
#define ENET_VLAN_TAG_VTHM_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_VTHM_MASK) >> ENET_VLAN_TAG_VTHM_SHIFT)
 
#define ENET_VLAN_TAG_ESVL_MASK   (0x40000UL)
 
#define ENET_VLAN_TAG_ESVL_SHIFT   (18U)
 
#define ENET_VLAN_TAG_ESVL_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_ESVL_SHIFT) & ENET_VLAN_TAG_ESVL_MASK)
 
#define ENET_VLAN_TAG_ESVL_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_ESVL_MASK) >> ENET_VLAN_TAG_ESVL_SHIFT)
 
#define ENET_VLAN_TAG_VTIM_MASK   (0x20000UL)
 
#define ENET_VLAN_TAG_VTIM_SHIFT   (17U)
 
#define ENET_VLAN_TAG_VTIM_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_VTIM_SHIFT) & ENET_VLAN_TAG_VTIM_MASK)
 
#define ENET_VLAN_TAG_VTIM_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_VTIM_MASK) >> ENET_VLAN_TAG_VTIM_SHIFT)
 
#define ENET_VLAN_TAG_ETV_MASK   (0x10000UL)
 
#define ENET_VLAN_TAG_ETV_SHIFT   (16U)
 
#define ENET_VLAN_TAG_ETV_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_ETV_SHIFT) & ENET_VLAN_TAG_ETV_MASK)
 
#define ENET_VLAN_TAG_ETV_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_ETV_MASK) >> ENET_VLAN_TAG_ETV_SHIFT)
 
#define ENET_VLAN_TAG_VL_MASK   (0xFFFFU)
 
#define ENET_VLAN_TAG_VL_SHIFT   (0U)
 
#define ENET_VLAN_TAG_VL_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_VL_SHIFT) & ENET_VLAN_TAG_VL_MASK)
 
#define ENET_VLAN_TAG_VL_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_VL_MASK) >> ENET_VLAN_TAG_VL_SHIFT)
 
#define ENET_RWKFRMFILT_WKUPFRMFILT_MASK   (0xFFFFFFFFUL)
 
#define ENET_RWKFRMFILT_WKUPFRMFILT_SHIFT   (0U)
 
#define ENET_RWKFRMFILT_WKUPFRMFILT_SET(x)   (((uint32_t)(x) << ENET_RWKFRMFILT_WKUPFRMFILT_SHIFT) & ENET_RWKFRMFILT_WKUPFRMFILT_MASK)
 
#define ENET_RWKFRMFILT_WKUPFRMFILT_GET(x)   (((uint32_t)(x) & ENET_RWKFRMFILT_WKUPFRMFILT_MASK) >> ENET_RWKFRMFILT_WKUPFRMFILT_SHIFT)
 
#define ENET_PMT_CSR_RWKFILTRST_MASK   (0x80000000UL)
 
#define ENET_PMT_CSR_RWKFILTRST_SHIFT   (31U)
 
#define ENET_PMT_CSR_RWKFILTRST_SET(x)   (((uint32_t)(x) << ENET_PMT_CSR_RWKFILTRST_SHIFT) & ENET_PMT_CSR_RWKFILTRST_MASK)
 
#define ENET_PMT_CSR_RWKFILTRST_GET(x)   (((uint32_t)(x) & ENET_PMT_CSR_RWKFILTRST_MASK) >> ENET_PMT_CSR_RWKFILTRST_SHIFT)
 
#define ENET_PMT_CSR_RWKPTR_MASK   (0x1F000000UL)
 
#define ENET_PMT_CSR_RWKPTR_SHIFT   (24U)
 
#define ENET_PMT_CSR_RWKPTR_SET(x)   (((uint32_t)(x) << ENET_PMT_CSR_RWKPTR_SHIFT) & ENET_PMT_CSR_RWKPTR_MASK)
 
#define ENET_PMT_CSR_RWKPTR_GET(x)   (((uint32_t)(x) & ENET_PMT_CSR_RWKPTR_MASK) >> ENET_PMT_CSR_RWKPTR_SHIFT)
 
#define ENET_PMT_CSR_GLBLUCAST_MASK   (0x200U)
 
#define ENET_PMT_CSR_GLBLUCAST_SHIFT   (9U)
 
#define ENET_PMT_CSR_GLBLUCAST_SET(x)   (((uint32_t)(x) << ENET_PMT_CSR_GLBLUCAST_SHIFT) & ENET_PMT_CSR_GLBLUCAST_MASK)
 
#define ENET_PMT_CSR_GLBLUCAST_GET(x)   (((uint32_t)(x) & ENET_PMT_CSR_GLBLUCAST_MASK) >> ENET_PMT_CSR_GLBLUCAST_SHIFT)
 
#define ENET_PMT_CSR_RWKPRCVD_MASK   (0x40U)
 
#define ENET_PMT_CSR_RWKPRCVD_SHIFT   (6U)
 
#define ENET_PMT_CSR_RWKPRCVD_SET(x)   (((uint32_t)(x) << ENET_PMT_CSR_RWKPRCVD_SHIFT) & ENET_PMT_CSR_RWKPRCVD_MASK)
 
#define ENET_PMT_CSR_RWKPRCVD_GET(x)   (((uint32_t)(x) & ENET_PMT_CSR_RWKPRCVD_MASK) >> ENET_PMT_CSR_RWKPRCVD_SHIFT)
 
#define ENET_PMT_CSR_MGKPRCVD_MASK   (0x20U)
 
#define ENET_PMT_CSR_MGKPRCVD_SHIFT   (5U)
 
#define ENET_PMT_CSR_MGKPRCVD_SET(x)   (((uint32_t)(x) << ENET_PMT_CSR_MGKPRCVD_SHIFT) & ENET_PMT_CSR_MGKPRCVD_MASK)
 
#define ENET_PMT_CSR_MGKPRCVD_GET(x)   (((uint32_t)(x) & ENET_PMT_CSR_MGKPRCVD_MASK) >> ENET_PMT_CSR_MGKPRCVD_SHIFT)
 
#define ENET_PMT_CSR_RWKPKTEN_MASK   (0x4U)
 
#define ENET_PMT_CSR_RWKPKTEN_SHIFT   (2U)
 
#define ENET_PMT_CSR_RWKPKTEN_SET(x)   (((uint32_t)(x) << ENET_PMT_CSR_RWKPKTEN_SHIFT) & ENET_PMT_CSR_RWKPKTEN_MASK)
 
#define ENET_PMT_CSR_RWKPKTEN_GET(x)   (((uint32_t)(x) & ENET_PMT_CSR_RWKPKTEN_MASK) >> ENET_PMT_CSR_RWKPKTEN_SHIFT)
 
#define ENET_PMT_CSR_MGKPKTEN_MASK   (0x2U)
 
#define ENET_PMT_CSR_MGKPKTEN_SHIFT   (1U)
 
#define ENET_PMT_CSR_MGKPKTEN_SET(x)   (((uint32_t)(x) << ENET_PMT_CSR_MGKPKTEN_SHIFT) & ENET_PMT_CSR_MGKPKTEN_MASK)
 
#define ENET_PMT_CSR_MGKPKTEN_GET(x)   (((uint32_t)(x) & ENET_PMT_CSR_MGKPKTEN_MASK) >> ENET_PMT_CSR_MGKPKTEN_SHIFT)
 
#define ENET_PMT_CSR_PWRDWN_MASK   (0x1U)
 
#define ENET_PMT_CSR_PWRDWN_SHIFT   (0U)
 
#define ENET_PMT_CSR_PWRDWN_SET(x)   (((uint32_t)(x) << ENET_PMT_CSR_PWRDWN_SHIFT) & ENET_PMT_CSR_PWRDWN_MASK)
 
#define ENET_PMT_CSR_PWRDWN_GET(x)   (((uint32_t)(x) & ENET_PMT_CSR_PWRDWN_MASK) >> ENET_PMT_CSR_PWRDWN_SHIFT)
 
#define ENET_LPI_CSR_LPITXA_MASK   (0x80000UL)
 
#define ENET_LPI_CSR_LPITXA_SHIFT   (19U)
 
#define ENET_LPI_CSR_LPITXA_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_LPITXA_SHIFT) & ENET_LPI_CSR_LPITXA_MASK)
 
#define ENET_LPI_CSR_LPITXA_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_LPITXA_MASK) >> ENET_LPI_CSR_LPITXA_SHIFT)
 
#define ENET_LPI_CSR_PLSEN_MASK   (0x40000UL)
 
#define ENET_LPI_CSR_PLSEN_SHIFT   (18U)
 
#define ENET_LPI_CSR_PLSEN_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_PLSEN_SHIFT) & ENET_LPI_CSR_PLSEN_MASK)
 
#define ENET_LPI_CSR_PLSEN_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_PLSEN_MASK) >> ENET_LPI_CSR_PLSEN_SHIFT)
 
#define ENET_LPI_CSR_PLS_MASK   (0x20000UL)
 
#define ENET_LPI_CSR_PLS_SHIFT   (17U)
 
#define ENET_LPI_CSR_PLS_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_PLS_SHIFT) & ENET_LPI_CSR_PLS_MASK)
 
#define ENET_LPI_CSR_PLS_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_PLS_MASK) >> ENET_LPI_CSR_PLS_SHIFT)
 
#define ENET_LPI_CSR_LPIEN_MASK   (0x10000UL)
 
#define ENET_LPI_CSR_LPIEN_SHIFT   (16U)
 
#define ENET_LPI_CSR_LPIEN_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_LPIEN_SHIFT) & ENET_LPI_CSR_LPIEN_MASK)
 
#define ENET_LPI_CSR_LPIEN_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_LPIEN_MASK) >> ENET_LPI_CSR_LPIEN_SHIFT)
 
#define ENET_LPI_CSR_RLPIST_MASK   (0x200U)
 
#define ENET_LPI_CSR_RLPIST_SHIFT   (9U)
 
#define ENET_LPI_CSR_RLPIST_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_RLPIST_SHIFT) & ENET_LPI_CSR_RLPIST_MASK)
 
#define ENET_LPI_CSR_RLPIST_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_RLPIST_MASK) >> ENET_LPI_CSR_RLPIST_SHIFT)
 
#define ENET_LPI_CSR_TLPIST_MASK   (0x100U)
 
#define ENET_LPI_CSR_TLPIST_SHIFT   (8U)
 
#define ENET_LPI_CSR_TLPIST_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_TLPIST_SHIFT) & ENET_LPI_CSR_TLPIST_MASK)
 
#define ENET_LPI_CSR_TLPIST_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_TLPIST_MASK) >> ENET_LPI_CSR_TLPIST_SHIFT)
 
#define ENET_LPI_CSR_RLPIEX_MASK   (0x8U)
 
#define ENET_LPI_CSR_RLPIEX_SHIFT   (3U)
 
#define ENET_LPI_CSR_RLPIEX_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_RLPIEX_SHIFT) & ENET_LPI_CSR_RLPIEX_MASK)
 
#define ENET_LPI_CSR_RLPIEX_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_RLPIEX_MASK) >> ENET_LPI_CSR_RLPIEX_SHIFT)
 
#define ENET_LPI_CSR_RLPIEN_MASK   (0x4U)
 
#define ENET_LPI_CSR_RLPIEN_SHIFT   (2U)
 
#define ENET_LPI_CSR_RLPIEN_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_RLPIEN_SHIFT) & ENET_LPI_CSR_RLPIEN_MASK)
 
#define ENET_LPI_CSR_RLPIEN_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_RLPIEN_MASK) >> ENET_LPI_CSR_RLPIEN_SHIFT)
 
#define ENET_LPI_CSR_TLPIEX_MASK   (0x2U)
 
#define ENET_LPI_CSR_TLPIEX_SHIFT   (1U)
 
#define ENET_LPI_CSR_TLPIEX_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_TLPIEX_SHIFT) & ENET_LPI_CSR_TLPIEX_MASK)
 
#define ENET_LPI_CSR_TLPIEX_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_TLPIEX_MASK) >> ENET_LPI_CSR_TLPIEX_SHIFT)
 
#define ENET_LPI_CSR_TLPIEN_MASK   (0x1U)
 
#define ENET_LPI_CSR_TLPIEN_SHIFT   (0U)
 
#define ENET_LPI_CSR_TLPIEN_SET(x)   (((uint32_t)(x) << ENET_LPI_CSR_TLPIEN_SHIFT) & ENET_LPI_CSR_TLPIEN_MASK)
 
#define ENET_LPI_CSR_TLPIEN_GET(x)   (((uint32_t)(x) & ENET_LPI_CSR_TLPIEN_MASK) >> ENET_LPI_CSR_TLPIEN_SHIFT)
 
#define ENET_LPI_TCR_LST_MASK   (0x3FF0000UL)
 
#define ENET_LPI_TCR_LST_SHIFT   (16U)
 
#define ENET_LPI_TCR_LST_SET(x)   (((uint32_t)(x) << ENET_LPI_TCR_LST_SHIFT) & ENET_LPI_TCR_LST_MASK)
 
#define ENET_LPI_TCR_LST_GET(x)   (((uint32_t)(x) & ENET_LPI_TCR_LST_MASK) >> ENET_LPI_TCR_LST_SHIFT)
 
#define ENET_LPI_TCR_TWT_MASK   (0xFFFFU)
 
#define ENET_LPI_TCR_TWT_SHIFT   (0U)
 
#define ENET_LPI_TCR_TWT_SET(x)   (((uint32_t)(x) << ENET_LPI_TCR_TWT_SHIFT) & ENET_LPI_TCR_TWT_MASK)
 
#define ENET_LPI_TCR_TWT_GET(x)   (((uint32_t)(x) & ENET_LPI_TCR_TWT_MASK) >> ENET_LPI_TCR_TWT_SHIFT)
 
#define ENET_INTR_STATUS_GPIIS_MASK   (0x800U)
 
#define ENET_INTR_STATUS_GPIIS_SHIFT   (11U)
 
#define ENET_INTR_STATUS_GPIIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_GPIIS_MASK) >> ENET_INTR_STATUS_GPIIS_SHIFT)
 
#define ENET_INTR_STATUS_LPIIS_MASK   (0x400U)
 
#define ENET_INTR_STATUS_LPIIS_SHIFT   (10U)
 
#define ENET_INTR_STATUS_LPIIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_LPIIS_MASK) >> ENET_INTR_STATUS_LPIIS_SHIFT)
 
#define ENET_INTR_STATUS_TSIS_MASK   (0x200U)
 
#define ENET_INTR_STATUS_TSIS_SHIFT   (9U)
 
#define ENET_INTR_STATUS_TSIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_TSIS_MASK) >> ENET_INTR_STATUS_TSIS_SHIFT)
 
#define ENET_INTR_STATUS_MMCRXIPIS_MASK   (0x80U)
 
#define ENET_INTR_STATUS_MMCRXIPIS_SHIFT   (7U)
 
#define ENET_INTR_STATUS_MMCRXIPIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_MMCRXIPIS_MASK) >> ENET_INTR_STATUS_MMCRXIPIS_SHIFT)
 
#define ENET_INTR_STATUS_MMCTXIS_MASK   (0x40U)
 
#define ENET_INTR_STATUS_MMCTXIS_SHIFT   (6U)
 
#define ENET_INTR_STATUS_MMCTXIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_MMCTXIS_MASK) >> ENET_INTR_STATUS_MMCTXIS_SHIFT)
 
#define ENET_INTR_STATUS_MMCRXIS_MASK   (0x20U)
 
#define ENET_INTR_STATUS_MMCRXIS_SHIFT   (5U)
 
#define ENET_INTR_STATUS_MMCRXIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_MMCRXIS_MASK) >> ENET_INTR_STATUS_MMCRXIS_SHIFT)
 
#define ENET_INTR_STATUS_MMCIS_MASK   (0x10U)
 
#define ENET_INTR_STATUS_MMCIS_SHIFT   (4U)
 
#define ENET_INTR_STATUS_MMCIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_MMCIS_MASK) >> ENET_INTR_STATUS_MMCIS_SHIFT)
 
#define ENET_INTR_STATUS_PMTIS_MASK   (0x8U)
 
#define ENET_INTR_STATUS_PMTIS_SHIFT   (3U)
 
#define ENET_INTR_STATUS_PMTIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_PMTIS_MASK) >> ENET_INTR_STATUS_PMTIS_SHIFT)
 
#define ENET_INTR_STATUS_PCSANCIS_MASK   (0x4U)
 
#define ENET_INTR_STATUS_PCSANCIS_SHIFT   (2U)
 
#define ENET_INTR_STATUS_PCSANCIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_PCSANCIS_MASK) >> ENET_INTR_STATUS_PCSANCIS_SHIFT)
 
#define ENET_INTR_STATUS_PCSLCHGIS_MASK   (0x2U)
 
#define ENET_INTR_STATUS_PCSLCHGIS_SHIFT   (1U)
 
#define ENET_INTR_STATUS_PCSLCHGIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_PCSLCHGIS_MASK) >> ENET_INTR_STATUS_PCSLCHGIS_SHIFT)
 
#define ENET_INTR_STATUS_RGSMIIIS_MASK   (0x1U)
 
#define ENET_INTR_STATUS_RGSMIIIS_SHIFT   (0U)
 
#define ENET_INTR_STATUS_RGSMIIIS_GET(x)   (((uint32_t)(x) & ENET_INTR_STATUS_RGSMIIIS_MASK) >> ENET_INTR_STATUS_RGSMIIIS_SHIFT)
 
#define ENET_INTR_MASK_LPIIM_MASK   (0x400U)
 
#define ENET_INTR_MASK_LPIIM_SHIFT   (10U)
 
#define ENET_INTR_MASK_LPIIM_SET(x)   (((uint32_t)(x) << ENET_INTR_MASK_LPIIM_SHIFT) & ENET_INTR_MASK_LPIIM_MASK)
 
#define ENET_INTR_MASK_LPIIM_GET(x)   (((uint32_t)(x) & ENET_INTR_MASK_LPIIM_MASK) >> ENET_INTR_MASK_LPIIM_SHIFT)
 
#define ENET_INTR_MASK_TSIM_MASK   (0x200U)
 
#define ENET_INTR_MASK_TSIM_SHIFT   (9U)
 
#define ENET_INTR_MASK_TSIM_SET(x)   (((uint32_t)(x) << ENET_INTR_MASK_TSIM_SHIFT) & ENET_INTR_MASK_TSIM_MASK)
 
#define ENET_INTR_MASK_TSIM_GET(x)   (((uint32_t)(x) & ENET_INTR_MASK_TSIM_MASK) >> ENET_INTR_MASK_TSIM_SHIFT)
 
#define ENET_INTR_MASK_PMTIM_MASK   (0x8U)
 
#define ENET_INTR_MASK_PMTIM_SHIFT   (3U)
 
#define ENET_INTR_MASK_PMTIM_SET(x)   (((uint32_t)(x) << ENET_INTR_MASK_PMTIM_SHIFT) & ENET_INTR_MASK_PMTIM_MASK)
 
#define ENET_INTR_MASK_PMTIM_GET(x)   (((uint32_t)(x) & ENET_INTR_MASK_PMTIM_MASK) >> ENET_INTR_MASK_PMTIM_SHIFT)
 
#define ENET_INTR_MASK_PCSANCIM_MASK   (0x4U)
 
#define ENET_INTR_MASK_PCSANCIM_SHIFT   (2U)
 
#define ENET_INTR_MASK_PCSANCIM_SET(x)   (((uint32_t)(x) << ENET_INTR_MASK_PCSANCIM_SHIFT) & ENET_INTR_MASK_PCSANCIM_MASK)
 
#define ENET_INTR_MASK_PCSANCIM_GET(x)   (((uint32_t)(x) & ENET_INTR_MASK_PCSANCIM_MASK) >> ENET_INTR_MASK_PCSANCIM_SHIFT)
 
#define ENET_INTR_MASK_PCSLCHGIM_MASK   (0x2U)
 
#define ENET_INTR_MASK_PCSLCHGIM_SHIFT   (1U)
 
#define ENET_INTR_MASK_PCSLCHGIM_SET(x)   (((uint32_t)(x) << ENET_INTR_MASK_PCSLCHGIM_SHIFT) & ENET_INTR_MASK_PCSLCHGIM_MASK)
 
#define ENET_INTR_MASK_PCSLCHGIM_GET(x)   (((uint32_t)(x) & ENET_INTR_MASK_PCSLCHGIM_MASK) >> ENET_INTR_MASK_PCSLCHGIM_SHIFT)
 
#define ENET_INTR_MASK_RGSMIIIM_MASK   (0x1U)
 
#define ENET_INTR_MASK_RGSMIIIM_SHIFT   (0U)
 
#define ENET_INTR_MASK_RGSMIIIM_SET(x)   (((uint32_t)(x) << ENET_INTR_MASK_RGSMIIIM_SHIFT) & ENET_INTR_MASK_RGSMIIIM_MASK)
 
#define ENET_INTR_MASK_RGSMIIIM_GET(x)   (((uint32_t)(x) & ENET_INTR_MASK_RGSMIIIM_MASK) >> ENET_INTR_MASK_RGSMIIIM_SHIFT)
 
#define ENET_MAC_ADDR_0_HIGH_AE_MASK   (0x80000000UL)
 
#define ENET_MAC_ADDR_0_HIGH_AE_SHIFT   (31U)
 
#define ENET_MAC_ADDR_0_HIGH_AE_GET(x)   (((uint32_t)(x) & ENET_MAC_ADDR_0_HIGH_AE_MASK) >> ENET_MAC_ADDR_0_HIGH_AE_SHIFT)
 
#define ENET_MAC_ADDR_0_HIGH_ADDRHI_MASK   (0xFFFFU)
 
#define ENET_MAC_ADDR_0_HIGH_ADDRHI_SHIFT   (0U)
 
#define ENET_MAC_ADDR_0_HIGH_ADDRHI_SET(x)   (((uint32_t)(x) << ENET_MAC_ADDR_0_HIGH_ADDRHI_SHIFT) & ENET_MAC_ADDR_0_HIGH_ADDRHI_MASK)
 
#define ENET_MAC_ADDR_0_HIGH_ADDRHI_GET(x)   (((uint32_t)(x) & ENET_MAC_ADDR_0_HIGH_ADDRHI_MASK) >> ENET_MAC_ADDR_0_HIGH_ADDRHI_SHIFT)
 
#define ENET_MAC_ADDR_0_LOW_ADDRLO_MASK   (0xFFFFFFFFUL)
 
#define ENET_MAC_ADDR_0_LOW_ADDRLO_SHIFT   (0U)
 
#define ENET_MAC_ADDR_0_LOW_ADDRLO_SET(x)   (((uint32_t)(x) << ENET_MAC_ADDR_0_LOW_ADDRLO_SHIFT) & ENET_MAC_ADDR_0_LOW_ADDRLO_MASK)
 
#define ENET_MAC_ADDR_0_LOW_ADDRLO_GET(x)   (((uint32_t)(x) & ENET_MAC_ADDR_0_LOW_ADDRLO_MASK) >> ENET_MAC_ADDR_0_LOW_ADDRLO_SHIFT)
 
#define ENET_MAC_ADDR_HIGH_AE_MASK   (0x80000000UL)
 
#define ENET_MAC_ADDR_HIGH_AE_SHIFT   (31U)
 
#define ENET_MAC_ADDR_HIGH_AE_SET(x)   (((uint32_t)(x) << ENET_MAC_ADDR_HIGH_AE_SHIFT) & ENET_MAC_ADDR_HIGH_AE_MASK)
 
#define ENET_MAC_ADDR_HIGH_AE_GET(x)   (((uint32_t)(x) & ENET_MAC_ADDR_HIGH_AE_MASK) >> ENET_MAC_ADDR_HIGH_AE_SHIFT)
 
#define ENET_MAC_ADDR_HIGH_SA_MASK   (0x40000000UL)
 
#define ENET_MAC_ADDR_HIGH_SA_SHIFT   (30U)
 
#define ENET_MAC_ADDR_HIGH_SA_SET(x)   (((uint32_t)(x) << ENET_MAC_ADDR_HIGH_SA_SHIFT) & ENET_MAC_ADDR_HIGH_SA_MASK)
 
#define ENET_MAC_ADDR_HIGH_SA_GET(x)   (((uint32_t)(x) & ENET_MAC_ADDR_HIGH_SA_MASK) >> ENET_MAC_ADDR_HIGH_SA_SHIFT)
 
#define ENET_MAC_ADDR_HIGH_MBC_MASK   (0x3F000000UL)
 
#define ENET_MAC_ADDR_HIGH_MBC_SHIFT   (24U)
 
#define ENET_MAC_ADDR_HIGH_MBC_SET(x)   (((uint32_t)(x) << ENET_MAC_ADDR_HIGH_MBC_SHIFT) & ENET_MAC_ADDR_HIGH_MBC_MASK)
 
#define ENET_MAC_ADDR_HIGH_MBC_GET(x)   (((uint32_t)(x) & ENET_MAC_ADDR_HIGH_MBC_MASK) >> ENET_MAC_ADDR_HIGH_MBC_SHIFT)
 
#define ENET_MAC_ADDR_HIGH_ADDRHI_MASK   (0xFFFFU)
 
#define ENET_MAC_ADDR_HIGH_ADDRHI_SHIFT   (0U)
 
#define ENET_MAC_ADDR_HIGH_ADDRHI_SET(x)   (((uint32_t)(x) << ENET_MAC_ADDR_HIGH_ADDRHI_SHIFT) & ENET_MAC_ADDR_HIGH_ADDRHI_MASK)
 
#define ENET_MAC_ADDR_HIGH_ADDRHI_GET(x)   (((uint32_t)(x) & ENET_MAC_ADDR_HIGH_ADDRHI_MASK) >> ENET_MAC_ADDR_HIGH_ADDRHI_SHIFT)
 
#define ENET_MAC_ADDR_LOW_ADDRLO_MASK   (0xFFFFFFFFUL)
 
#define ENET_MAC_ADDR_LOW_ADDRLO_SHIFT   (0U)
 
#define ENET_MAC_ADDR_LOW_ADDRLO_SET(x)   (((uint32_t)(x) << ENET_MAC_ADDR_LOW_ADDRLO_SHIFT) & ENET_MAC_ADDR_LOW_ADDRLO_MASK)
 
#define ENET_MAC_ADDR_LOW_ADDRLO_GET(x)   (((uint32_t)(x) & ENET_MAC_ADDR_LOW_ADDRLO_MASK) >> ENET_MAC_ADDR_LOW_ADDRLO_SHIFT)
 
#define ENET_XMII_CSR_FALSCARDET_MASK   (0x20U)
 
#define ENET_XMII_CSR_FALSCARDET_SHIFT   (5U)
 
#define ENET_XMII_CSR_FALSCARDET_SET(x)   (((uint32_t)(x) << ENET_XMII_CSR_FALSCARDET_SHIFT) & ENET_XMII_CSR_FALSCARDET_MASK)
 
#define ENET_XMII_CSR_FALSCARDET_GET(x)   (((uint32_t)(x) & ENET_XMII_CSR_FALSCARDET_MASK) >> ENET_XMII_CSR_FALSCARDET_SHIFT)
 
#define ENET_XMII_CSR_JABTO_MASK   (0x10U)
 
#define ENET_XMII_CSR_JABTO_SHIFT   (4U)
 
#define ENET_XMII_CSR_JABTO_SET(x)   (((uint32_t)(x) << ENET_XMII_CSR_JABTO_SHIFT) & ENET_XMII_CSR_JABTO_MASK)
 
#define ENET_XMII_CSR_JABTO_GET(x)   (((uint32_t)(x) & ENET_XMII_CSR_JABTO_MASK) >> ENET_XMII_CSR_JABTO_SHIFT)
 
#define ENET_XMII_CSR_LNKSTS_MASK   (0x8U)
 
#define ENET_XMII_CSR_LNKSTS_SHIFT   (3U)
 
#define ENET_XMII_CSR_LNKSTS_SET(x)   (((uint32_t)(x) << ENET_XMII_CSR_LNKSTS_SHIFT) & ENET_XMII_CSR_LNKSTS_MASK)
 
#define ENET_XMII_CSR_LNKSTS_GET(x)   (((uint32_t)(x) & ENET_XMII_CSR_LNKSTS_MASK) >> ENET_XMII_CSR_LNKSTS_SHIFT)
 
#define ENET_XMII_CSR_LNKSPEED_MASK   (0x6U)
 
#define ENET_XMII_CSR_LNKSPEED_SHIFT   (1U)
 
#define ENET_XMII_CSR_LNKSPEED_SET(x)   (((uint32_t)(x) << ENET_XMII_CSR_LNKSPEED_SHIFT) & ENET_XMII_CSR_LNKSPEED_MASK)
 
#define ENET_XMII_CSR_LNKSPEED_GET(x)   (((uint32_t)(x) & ENET_XMII_CSR_LNKSPEED_MASK) >> ENET_XMII_CSR_LNKSPEED_SHIFT)
 
#define ENET_XMII_CSR_LNKMOD_MASK   (0x1U)
 
#define ENET_XMII_CSR_LNKMOD_SHIFT   (0U)
 
#define ENET_XMII_CSR_LNKMOD_SET(x)   (((uint32_t)(x) << ENET_XMII_CSR_LNKMOD_SHIFT) & ENET_XMII_CSR_LNKMOD_MASK)
 
#define ENET_XMII_CSR_LNKMOD_GET(x)   (((uint32_t)(x) & ENET_XMII_CSR_LNKMOD_MASK) >> ENET_XMII_CSR_LNKMOD_SHIFT)
 
#define ENET_WDOG_WTO_PWE_MASK   (0x10000UL)
 
#define ENET_WDOG_WTO_PWE_SHIFT   (16U)
 
#define ENET_WDOG_WTO_PWE_SET(x)   (((uint32_t)(x) << ENET_WDOG_WTO_PWE_SHIFT) & ENET_WDOG_WTO_PWE_MASK)
 
#define ENET_WDOG_WTO_PWE_GET(x)   (((uint32_t)(x) & ENET_WDOG_WTO_PWE_MASK) >> ENET_WDOG_WTO_PWE_SHIFT)
 
#define ENET_WDOG_WTO_WTO_MASK   (0x3FFFU)
 
#define ENET_WDOG_WTO_WTO_SHIFT   (0U)
 
#define ENET_WDOG_WTO_WTO_SET(x)   (((uint32_t)(x) << ENET_WDOG_WTO_WTO_SHIFT) & ENET_WDOG_WTO_WTO_MASK)
 
#define ENET_WDOG_WTO_WTO_GET(x)   (((uint32_t)(x) & ENET_WDOG_WTO_WTO_MASK) >> ENET_WDOG_WTO_WTO_SHIFT)
 
#define ENET_MMC_CNTRL_UCDBC_MASK   (0x100U)
 
#define ENET_MMC_CNTRL_UCDBC_SHIFT   (8U)
 
#define ENET_MMC_CNTRL_UCDBC_SET(x)   (((uint32_t)(x) << ENET_MMC_CNTRL_UCDBC_SHIFT) & ENET_MMC_CNTRL_UCDBC_MASK)
 
#define ENET_MMC_CNTRL_UCDBC_GET(x)   (((uint32_t)(x) & ENET_MMC_CNTRL_UCDBC_MASK) >> ENET_MMC_CNTRL_UCDBC_SHIFT)
 
#define ENET_MMC_CNTRL_CNTPRSTLVL_MASK   (0x20U)
 
#define ENET_MMC_CNTRL_CNTPRSTLVL_SHIFT   (5U)
 
#define ENET_MMC_CNTRL_CNTPRSTLVL_SET(x)   (((uint32_t)(x) << ENET_MMC_CNTRL_CNTPRSTLVL_SHIFT) & ENET_MMC_CNTRL_CNTPRSTLVL_MASK)
 
#define ENET_MMC_CNTRL_CNTPRSTLVL_GET(x)   (((uint32_t)(x) & ENET_MMC_CNTRL_CNTPRSTLVL_MASK) >> ENET_MMC_CNTRL_CNTPRSTLVL_SHIFT)
 
#define ENET_MMC_CNTRL_CNTPRST_MASK   (0x10U)
 
#define ENET_MMC_CNTRL_CNTPRST_SHIFT   (4U)
 
#define ENET_MMC_CNTRL_CNTPRST_SET(x)   (((uint32_t)(x) << ENET_MMC_CNTRL_CNTPRST_SHIFT) & ENET_MMC_CNTRL_CNTPRST_MASK)
 
#define ENET_MMC_CNTRL_CNTPRST_GET(x)   (((uint32_t)(x) & ENET_MMC_CNTRL_CNTPRST_MASK) >> ENET_MMC_CNTRL_CNTPRST_SHIFT)
 
#define ENET_MMC_CNTRL_CNTFREEZ_MASK   (0x8U)
 
#define ENET_MMC_CNTRL_CNTFREEZ_SHIFT   (3U)
 
#define ENET_MMC_CNTRL_CNTFREEZ_SET(x)   (((uint32_t)(x) << ENET_MMC_CNTRL_CNTFREEZ_SHIFT) & ENET_MMC_CNTRL_CNTFREEZ_MASK)
 
#define ENET_MMC_CNTRL_CNTFREEZ_GET(x)   (((uint32_t)(x) & ENET_MMC_CNTRL_CNTFREEZ_MASK) >> ENET_MMC_CNTRL_CNTFREEZ_SHIFT)
 
#define ENET_MMC_CNTRL_RSTONRD_MASK   (0x4U)
 
#define ENET_MMC_CNTRL_RSTONRD_SHIFT   (2U)
 
#define ENET_MMC_CNTRL_RSTONRD_SET(x)   (((uint32_t)(x) << ENET_MMC_CNTRL_RSTONRD_SHIFT) & ENET_MMC_CNTRL_RSTONRD_MASK)
 
#define ENET_MMC_CNTRL_RSTONRD_GET(x)   (((uint32_t)(x) & ENET_MMC_CNTRL_RSTONRD_MASK) >> ENET_MMC_CNTRL_RSTONRD_SHIFT)
 
#define ENET_MMC_CNTRL_CNTSTOPRO_MASK   (0x2U)
 
#define ENET_MMC_CNTRL_CNTSTOPRO_SHIFT   (1U)
 
#define ENET_MMC_CNTRL_CNTSTOPRO_SET(x)   (((uint32_t)(x) << ENET_MMC_CNTRL_CNTSTOPRO_SHIFT) & ENET_MMC_CNTRL_CNTSTOPRO_MASK)
 
#define ENET_MMC_CNTRL_CNTSTOPRO_GET(x)   (((uint32_t)(x) & ENET_MMC_CNTRL_CNTSTOPRO_MASK) >> ENET_MMC_CNTRL_CNTSTOPRO_SHIFT)
 
#define ENET_MMC_CNTRL_CNTRST_MASK   (0x1U)
 
#define ENET_MMC_CNTRL_CNTRST_SHIFT   (0U)
 
#define ENET_MMC_CNTRL_CNTRST_SET(x)   (((uint32_t)(x) << ENET_MMC_CNTRL_CNTRST_SHIFT) & ENET_MMC_CNTRL_CNTRST_MASK)
 
#define ENET_MMC_CNTRL_CNTRST_GET(x)   (((uint32_t)(x) & ENET_MMC_CNTRL_CNTRST_MASK) >> ENET_MMC_CNTRL_CNTRST_SHIFT)
 
#define ENET_MMC_INTR_RX_RXCTRLFIS_MASK   (0x2000000UL)
 
#define ENET_MMC_INTR_RX_RXCTRLFIS_SHIFT   (25U)
 
#define ENET_MMC_INTR_RX_RXCTRLFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXCTRLFIS_SHIFT) & ENET_MMC_INTR_RX_RXCTRLFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXCTRLFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXCTRLFIS_MASK) >> ENET_MMC_INTR_RX_RXCTRLFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXRCVERRFIS_MASK   (0x1000000UL)
 
#define ENET_MMC_INTR_RX_RXRCVERRFIS_SHIFT   (24U)
 
#define ENET_MMC_INTR_RX_RXRCVERRFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXRCVERRFIS_SHIFT) & ENET_MMC_INTR_RX_RXRCVERRFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXRCVERRFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXRCVERRFIS_MASK) >> ENET_MMC_INTR_RX_RXRCVERRFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXWDOGFIS_MASK   (0x800000UL)
 
#define ENET_MMC_INTR_RX_RXWDOGFIS_SHIFT   (23U)
 
#define ENET_MMC_INTR_RX_RXWDOGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXWDOGFIS_SHIFT) & ENET_MMC_INTR_RX_RXWDOGFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXWDOGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXWDOGFIS_MASK) >> ENET_MMC_INTR_RX_RXWDOGFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXVLANGBFIS_MASK   (0x400000UL)
 
#define ENET_MMC_INTR_RX_RXVLANGBFIS_SHIFT   (22U)
 
#define ENET_MMC_INTR_RX_RXVLANGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXVLANGBFIS_SHIFT) & ENET_MMC_INTR_RX_RXVLANGBFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXVLANGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXVLANGBFIS_MASK) >> ENET_MMC_INTR_RX_RXVLANGBFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXFOVFIS_MASK   (0x200000UL)
 
#define ENET_MMC_INTR_RX_RXFOVFIS_SHIFT   (21U)
 
#define ENET_MMC_INTR_RX_RXFOVFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXFOVFIS_SHIFT) & ENET_MMC_INTR_RX_RXFOVFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXFOVFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXFOVFIS_MASK) >> ENET_MMC_INTR_RX_RXFOVFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXPAUSFIS_MASK   (0x100000UL)
 
#define ENET_MMC_INTR_RX_RXPAUSFIS_SHIFT   (20U)
 
#define ENET_MMC_INTR_RX_RXPAUSFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXPAUSFIS_SHIFT) & ENET_MMC_INTR_RX_RXPAUSFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXPAUSFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXPAUSFIS_MASK) >> ENET_MMC_INTR_RX_RXPAUSFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXORANGEFIS_MASK   (0x80000UL)
 
#define ENET_MMC_INTR_RX_RXORANGEFIS_SHIFT   (19U)
 
#define ENET_MMC_INTR_RX_RXORANGEFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXORANGEFIS_SHIFT) & ENET_MMC_INTR_RX_RXORANGEFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXORANGEFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXORANGEFIS_MASK) >> ENET_MMC_INTR_RX_RXORANGEFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXLENERFIS_MASK   (0x40000UL)
 
#define ENET_MMC_INTR_RX_RXLENERFIS_SHIFT   (18U)
 
#define ENET_MMC_INTR_RX_RXLENERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXLENERFIS_SHIFT) & ENET_MMC_INTR_RX_RXLENERFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXLENERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXLENERFIS_MASK) >> ENET_MMC_INTR_RX_RXLENERFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXUCGFIS_MASK   (0x20000UL)
 
#define ENET_MMC_INTR_RX_RXUCGFIS_SHIFT   (17U)
 
#define ENET_MMC_INTR_RX_RXUCGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXUCGFIS_SHIFT) & ENET_MMC_INTR_RX_RXUCGFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXUCGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXUCGFIS_MASK) >> ENET_MMC_INTR_RX_RXUCGFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_MASK   (0x10000UL)
 
#define ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SHIFT   (16U)
 
#define ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_MASK)
 
#define ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_MASK   (0x8000U)
 
#define ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SHIFT   (15U)
 
#define ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RX256T511OCTGBFIS_MASK   (0x4000U)
 
#define ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SHIFT   (14U)
 
#define ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX256T511OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_RX_RX256T511OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RX256T511OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RX128T255OCTGBFIS_MASK   (0x2000U)
 
#define ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SHIFT   (13U)
 
#define ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX128T255OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_RX_RX128T255OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RX128T255OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RX65T127OCTGBFIS_MASK   (0x1000U)
 
#define ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SHIFT   (12U)
 
#define ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX65T127OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_RX_RX65T127OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RX65T127OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RX64OCTGBFIS_MASK   (0x800U)
 
#define ENET_MMC_INTR_RX_RX64OCTGBFIS_SHIFT   (11U)
 
#define ENET_MMC_INTR_RX_RX64OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RX64OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX64OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_RX_RX64OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RX64OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX64OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXOSIZEGFIS_MASK   (0x400U)
 
#define ENET_MMC_INTR_RX_RXOSIZEGFIS_SHIFT   (10U)
 
#define ENET_MMC_INTR_RX_RXOSIZEGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXOSIZEGFIS_SHIFT) & ENET_MMC_INTR_RX_RXOSIZEGFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXOSIZEGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXOSIZEGFIS_MASK) >> ENET_MMC_INTR_RX_RXOSIZEGFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXUSIZEGFIS_MASK   (0x200U)
 
#define ENET_MMC_INTR_RX_RXUSIZEGFIS_SHIFT   (9U)
 
#define ENET_MMC_INTR_RX_RXUSIZEGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXUSIZEGFIS_SHIFT) & ENET_MMC_INTR_RX_RXUSIZEGFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXUSIZEGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXUSIZEGFIS_MASK) >> ENET_MMC_INTR_RX_RXUSIZEGFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXJABERFIS_MASK   (0x100U)
 
#define ENET_MMC_INTR_RX_RXJABERFIS_SHIFT   (8U)
 
#define ENET_MMC_INTR_RX_RXJABERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXJABERFIS_SHIFT) & ENET_MMC_INTR_RX_RXJABERFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXJABERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXJABERFIS_MASK) >> ENET_MMC_INTR_RX_RXJABERFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXRUNTFIS_MASK   (0x80U)
 
#define ENET_MMC_INTR_RX_RXRUNTFIS_SHIFT   (7U)
 
#define ENET_MMC_INTR_RX_RXRUNTFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXRUNTFIS_SHIFT) & ENET_MMC_INTR_RX_RXRUNTFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXRUNTFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXRUNTFIS_MASK) >> ENET_MMC_INTR_RX_RXRUNTFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXALGNERFIS_MASK   (0x40U)
 
#define ENET_MMC_INTR_RX_RXALGNERFIS_SHIFT   (6U)
 
#define ENET_MMC_INTR_RX_RXALGNERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXALGNERFIS_SHIFT) & ENET_MMC_INTR_RX_RXALGNERFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXALGNERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXALGNERFIS_MASK) >> ENET_MMC_INTR_RX_RXALGNERFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXCRCERFIS_MASK   (0x20U)
 
#define ENET_MMC_INTR_RX_RXCRCERFIS_SHIFT   (5U)
 
#define ENET_MMC_INTR_RX_RXCRCERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXCRCERFIS_SHIFT) & ENET_MMC_INTR_RX_RXCRCERFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXCRCERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXCRCERFIS_MASK) >> ENET_MMC_INTR_RX_RXCRCERFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXMCGFIS_MASK   (0x10U)
 
#define ENET_MMC_INTR_RX_RXMCGFIS_SHIFT   (4U)
 
#define ENET_MMC_INTR_RX_RXMCGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXMCGFIS_SHIFT) & ENET_MMC_INTR_RX_RXMCGFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXMCGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXMCGFIS_MASK) >> ENET_MMC_INTR_RX_RXMCGFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXBCGFIS_MASK   (0x8U)
 
#define ENET_MMC_INTR_RX_RXBCGFIS_SHIFT   (3U)
 
#define ENET_MMC_INTR_RX_RXBCGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXBCGFIS_SHIFT) & ENET_MMC_INTR_RX_RXBCGFIS_MASK)
 
#define ENET_MMC_INTR_RX_RXBCGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXBCGFIS_MASK) >> ENET_MMC_INTR_RX_RXBCGFIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXGOCTIS_MASK   (0x4U)
 
#define ENET_MMC_INTR_RX_RXGOCTIS_SHIFT   (2U)
 
#define ENET_MMC_INTR_RX_RXGOCTIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXGOCTIS_SHIFT) & ENET_MMC_INTR_RX_RXGOCTIS_MASK)
 
#define ENET_MMC_INTR_RX_RXGOCTIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXGOCTIS_MASK) >> ENET_MMC_INTR_RX_RXGOCTIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXGBOCTIS_MASK   (0x2U)
 
#define ENET_MMC_INTR_RX_RXGBOCTIS_SHIFT   (1U)
 
#define ENET_MMC_INTR_RX_RXGBOCTIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXGBOCTIS_SHIFT) & ENET_MMC_INTR_RX_RXGBOCTIS_MASK)
 
#define ENET_MMC_INTR_RX_RXGBOCTIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXGBOCTIS_MASK) >> ENET_MMC_INTR_RX_RXGBOCTIS_SHIFT)
 
#define ENET_MMC_INTR_RX_RXGBFRMIS_MASK   (0x1U)
 
#define ENET_MMC_INTR_RX_RXGBFRMIS_SHIFT   (0U)
 
#define ENET_MMC_INTR_RX_RXGBFRMIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_RX_RXGBFRMIS_SHIFT) & ENET_MMC_INTR_RX_RXGBFRMIS_MASK)
 
#define ENET_MMC_INTR_RX_RXGBFRMIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_RX_RXGBFRMIS_MASK) >> ENET_MMC_INTR_RX_RXGBFRMIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXOSIZEGFIS_MASK   (0x2000000UL)
 
#define ENET_MMC_INTR_TX_TXOSIZEGFIS_SHIFT   (25U)
 
#define ENET_MMC_INTR_TX_TXOSIZEGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXOSIZEGFIS_SHIFT) & ENET_MMC_INTR_TX_TXOSIZEGFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXOSIZEGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXOSIZEGFIS_MASK) >> ENET_MMC_INTR_TX_TXOSIZEGFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXVLANGFIS_MASK   (0x1000000UL)
 
#define ENET_MMC_INTR_TX_TXVLANGFIS_SHIFT   (24U)
 
#define ENET_MMC_INTR_TX_TXVLANGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXVLANGFIS_SHIFT) & ENET_MMC_INTR_TX_TXVLANGFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXVLANGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXVLANGFIS_MASK) >> ENET_MMC_INTR_TX_TXVLANGFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXPAUSFIS_MASK   (0x800000UL)
 
#define ENET_MMC_INTR_TX_TXPAUSFIS_SHIFT   (23U)
 
#define ENET_MMC_INTR_TX_TXPAUSFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXPAUSFIS_SHIFT) & ENET_MMC_INTR_TX_TXPAUSFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXPAUSFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXPAUSFIS_MASK) >> ENET_MMC_INTR_TX_TXPAUSFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXEXDEFFIS_MASK   (0x400000UL)
 
#define ENET_MMC_INTR_TX_TXEXDEFFIS_SHIFT   (22U)
 
#define ENET_MMC_INTR_TX_TXEXDEFFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXEXDEFFIS_SHIFT) & ENET_MMC_INTR_TX_TXEXDEFFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXEXDEFFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXEXDEFFIS_MASK) >> ENET_MMC_INTR_TX_TXEXDEFFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXGFRMIS_MASK   (0x200000UL)
 
#define ENET_MMC_INTR_TX_TXGFRMIS_SHIFT   (21U)
 
#define ENET_MMC_INTR_TX_TXGFRMIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXGFRMIS_SHIFT) & ENET_MMC_INTR_TX_TXGFRMIS_MASK)
 
#define ENET_MMC_INTR_TX_TXGFRMIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXGFRMIS_MASK) >> ENET_MMC_INTR_TX_TXGFRMIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXGOCTIS_MASK   (0x100000UL)
 
#define ENET_MMC_INTR_TX_TXGOCTIS_SHIFT   (20U)
 
#define ENET_MMC_INTR_TX_TXGOCTIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXGOCTIS_SHIFT) & ENET_MMC_INTR_TX_TXGOCTIS_MASK)
 
#define ENET_MMC_INTR_TX_TXGOCTIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXGOCTIS_MASK) >> ENET_MMC_INTR_TX_TXGOCTIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXCARERFIS_MASK   (0x80000UL)
 
#define ENET_MMC_INTR_TX_TXCARERFIS_SHIFT   (19U)
 
#define ENET_MMC_INTR_TX_TXCARERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXCARERFIS_SHIFT) & ENET_MMC_INTR_TX_TXCARERFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXCARERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXCARERFIS_MASK) >> ENET_MMC_INTR_TX_TXCARERFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXEXCOLFIS_MASK   (0x40000UL)
 
#define ENET_MMC_INTR_TX_TXEXCOLFIS_SHIFT   (18U)
 
#define ENET_MMC_INTR_TX_TXEXCOLFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXEXCOLFIS_SHIFT) & ENET_MMC_INTR_TX_TXEXCOLFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXEXCOLFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXEXCOLFIS_MASK) >> ENET_MMC_INTR_TX_TXEXCOLFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXLATCOLFIS_MASK   (0x20000UL)
 
#define ENET_MMC_INTR_TX_TXLATCOLFIS_SHIFT   (17U)
 
#define ENET_MMC_INTR_TX_TXLATCOLFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXLATCOLFIS_SHIFT) & ENET_MMC_INTR_TX_TXLATCOLFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXLATCOLFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXLATCOLFIS_MASK) >> ENET_MMC_INTR_TX_TXLATCOLFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXDEFFIS_MASK   (0x10000UL)
 
#define ENET_MMC_INTR_TX_TXDEFFIS_SHIFT   (16U)
 
#define ENET_MMC_INTR_TX_TXDEFFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXDEFFIS_SHIFT) & ENET_MMC_INTR_TX_TXDEFFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXDEFFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXDEFFIS_MASK) >> ENET_MMC_INTR_TX_TXDEFFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXMCOLGFIS_MASK   (0x8000U)
 
#define ENET_MMC_INTR_TX_TXMCOLGFIS_SHIFT   (15U)
 
#define ENET_MMC_INTR_TX_TXMCOLGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXMCOLGFIS_SHIFT) & ENET_MMC_INTR_TX_TXMCOLGFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXMCOLGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXMCOLGFIS_MASK) >> ENET_MMC_INTR_TX_TXMCOLGFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXSCOLGFIS_MASK   (0x4000U)
 
#define ENET_MMC_INTR_TX_TXSCOLGFIS_SHIFT   (14U)
 
#define ENET_MMC_INTR_TX_TXSCOLGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXSCOLGFIS_SHIFT) & ENET_MMC_INTR_TX_TXSCOLGFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXSCOLGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXSCOLGFIS_MASK) >> ENET_MMC_INTR_TX_TXSCOLGFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXUFLOWERFIS_MASK   (0x2000U)
 
#define ENET_MMC_INTR_TX_TXUFLOWERFIS_SHIFT   (13U)
 
#define ENET_MMC_INTR_TX_TXUFLOWERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXUFLOWERFIS_SHIFT) & ENET_MMC_INTR_TX_TXUFLOWERFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXUFLOWERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXUFLOWERFIS_MASK) >> ENET_MMC_INTR_TX_TXUFLOWERFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXBCGBFIS_MASK   (0x1000U)
 
#define ENET_MMC_INTR_TX_TXBCGBFIS_SHIFT   (12U)
 
#define ENET_MMC_INTR_TX_TXBCGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXBCGBFIS_SHIFT) & ENET_MMC_INTR_TX_TXBCGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXBCGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXBCGBFIS_MASK) >> ENET_MMC_INTR_TX_TXBCGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXMCGBFIS_MASK   (0x800U)
 
#define ENET_MMC_INTR_TX_TXMCGBFIS_SHIFT   (11U)
 
#define ENET_MMC_INTR_TX_TXMCGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXMCGBFIS_SHIFT) & ENET_MMC_INTR_TX_TXMCGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXMCGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXMCGBFIS_MASK) >> ENET_MMC_INTR_TX_TXMCGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXUCGBFIS_MASK   (0x400U)
 
#define ENET_MMC_INTR_TX_TXUCGBFIS_SHIFT   (10U)
 
#define ENET_MMC_INTR_TX_TXUCGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXUCGBFIS_SHIFT) & ENET_MMC_INTR_TX_TXUCGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXUCGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXUCGBFIS_MASK) >> ENET_MMC_INTR_TX_TXUCGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_MASK   (0x200U)
 
#define ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SHIFT   (9U)
 
#define ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_MASK   (0x100U)
 
#define ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SHIFT   (8U)
 
#define ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TX256T511OCTGBFIS_MASK   (0x80U)
 
#define ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SHIFT   (7U)
 
#define ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX256T511OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TX256T511OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TX256T511OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TX128T255OCTGBFIS_MASK   (0x40U)
 
#define ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SHIFT   (6U)
 
#define ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX128T255OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TX128T255OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TX128T255OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TX65T127OCTGBFIS_MASK   (0x20U)
 
#define ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SHIFT   (5U)
 
#define ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX65T127OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TX65T127OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TX65T127OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TX64OCTGBFIS_MASK   (0x10U)
 
#define ENET_MMC_INTR_TX_TX64OCTGBFIS_SHIFT   (4U)
 
#define ENET_MMC_INTR_TX_TX64OCTGBFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TX64OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX64OCTGBFIS_MASK)
 
#define ENET_MMC_INTR_TX_TX64OCTGBFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TX64OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX64OCTGBFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXMCGFIS_MASK   (0x8U)
 
#define ENET_MMC_INTR_TX_TXMCGFIS_SHIFT   (3U)
 
#define ENET_MMC_INTR_TX_TXMCGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXMCGFIS_SHIFT) & ENET_MMC_INTR_TX_TXMCGFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXMCGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXMCGFIS_MASK) >> ENET_MMC_INTR_TX_TXMCGFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXBCGFIS_MASK   (0x4U)
 
#define ENET_MMC_INTR_TX_TXBCGFIS_SHIFT   (2U)
 
#define ENET_MMC_INTR_TX_TXBCGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXBCGFIS_SHIFT) & ENET_MMC_INTR_TX_TXBCGFIS_MASK)
 
#define ENET_MMC_INTR_TX_TXBCGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXBCGFIS_MASK) >> ENET_MMC_INTR_TX_TXBCGFIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXGBFRMIS_MASK   (0x2U)
 
#define ENET_MMC_INTR_TX_TXGBFRMIS_SHIFT   (1U)
 
#define ENET_MMC_INTR_TX_TXGBFRMIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXGBFRMIS_SHIFT) & ENET_MMC_INTR_TX_TXGBFRMIS_MASK)
 
#define ENET_MMC_INTR_TX_TXGBFRMIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXGBFRMIS_MASK) >> ENET_MMC_INTR_TX_TXGBFRMIS_SHIFT)
 
#define ENET_MMC_INTR_TX_TXGBOCTIS_MASK   (0x1U)
 
#define ENET_MMC_INTR_TX_TXGBOCTIS_SHIFT   (0U)
 
#define ENET_MMC_INTR_TX_TXGBOCTIS_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_TX_TXGBOCTIS_SHIFT) & ENET_MMC_INTR_TX_TXGBOCTIS_MASK)
 
#define ENET_MMC_INTR_TX_TXGBOCTIS_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_TX_TXGBOCTIS_MASK) >> ENET_MMC_INTR_TX_TXGBOCTIS_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXCTRLFIM_MASK   (0x2000000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SHIFT   (25U)
 
#define ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXCTRLFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXCTRLFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXCTRLFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_MASK   (0x1000000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SHIFT   (24U)
 
#define ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXWDOGFIM_MASK   (0x800000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SHIFT   (23U)
 
#define ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXWDOGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXWDOGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXWDOGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_MASK   (0x400000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SHIFT   (22U)
 
#define ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXFOVFIM_MASK   (0x200000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXFOVFIM_SHIFT   (21U)
 
#define ENET_MMC_INTR_MASK_RX_RXFOVFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXFOVFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXFOVFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXFOVFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXFOVFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXFOVFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXPAUSFIM_MASK   (0x100000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SHIFT   (20U)
 
#define ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXPAUSFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXPAUSFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXPAUSFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXORANGEFIM_MASK   (0x80000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SHIFT   (19U)
 
#define ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXORANGEFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXORANGEFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXORANGEFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXLENERFIM_MASK   (0x40000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXLENERFIM_SHIFT   (18U)
 
#define ENET_MMC_INTR_MASK_RX_RXLENERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXLENERFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXLENERFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXLENERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXLENERFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXLENERFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXUCGFIM_MASK   (0x20000UL)
 
#define ENET_MMC_INTR_MASK_RX_RXUCGFIM_SHIFT   (17U)
 
#define ENET_MMC_INTR_MASK_RX_RXUCGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXUCGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXUCGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXUCGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXUCGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXUCGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_MASK   (0x10000UL)
 
#define ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SHIFT   (16U)
 
#define ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_MASK   (0x8000U)
 
#define ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SHIFT   (15U)
 
#define ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_MASK   (0x4000U)
 
#define ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SHIFT   (14U)
 
#define ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_MASK   (0x2000U)
 
#define ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SHIFT   (13U)
 
#define ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_MASK   (0x1000U)
 
#define ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SHIFT   (12U)
 
#define ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_MASK   (0x800U)
 
#define ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SHIFT   (11U)
 
#define ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_MASK   (0x400U)
 
#define ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SHIFT   (10U)
 
#define ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_MASK   (0x200U)
 
#define ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SHIFT   (9U)
 
#define ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXJABERFIM_MASK   (0x100U)
 
#define ENET_MMC_INTR_MASK_RX_RXJABERFIM_SHIFT   (8U)
 
#define ENET_MMC_INTR_MASK_RX_RXJABERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXJABERFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXJABERFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXJABERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXJABERFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXJABERFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXRUNTFIM_MASK   (0x80U)
 
#define ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SHIFT   (7U)
 
#define ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXRUNTFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXRUNTFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXRUNTFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXALGNERFIM_MASK   (0x40U)
 
#define ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SHIFT   (6U)
 
#define ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXALGNERFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXALGNERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXALGNERFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXCRCERFIM_MASK   (0x20U)
 
#define ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SHIFT   (5U)
 
#define ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXCRCERFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXCRCERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXCRCERFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXMCGFIM_MASK   (0x10U)
 
#define ENET_MMC_INTR_MASK_RX_RXMCGFIM_SHIFT   (4U)
 
#define ENET_MMC_INTR_MASK_RX_RXMCGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXMCGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXMCGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXMCGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXMCGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXMCGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXBCGFIM_MASK   (0x8U)
 
#define ENET_MMC_INTR_MASK_RX_RXBCGFIM_SHIFT   (3U)
 
#define ENET_MMC_INTR_MASK_RX_RXBCGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXBCGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXBCGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXBCGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXBCGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXBCGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXGOCTIM_MASK   (0x4U)
 
#define ENET_MMC_INTR_MASK_RX_RXGOCTIM_SHIFT   (2U)
 
#define ENET_MMC_INTR_MASK_RX_RXGOCTIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXGOCTIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXGOCTIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXGOCTIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXGOCTIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXGOCTIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_RX_RXGBOCTIM_MASK   (0x2U)
 
#define ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SHIFT   (1U)
 
#define ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXGBOCTIM_MASK)
 
#define ENET_MMC_INTR_MASK_RX_RXGBOCTIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXGBOCTIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_MASK   (0x2000000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SHIFT   (25U)
 
#define ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXVLANGFIM_MASK   (0x1000000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SHIFT   (24U)
 
#define ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXVLANGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXVLANGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXVLANGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXPAUSFIM_MASK   (0x800000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SHIFT   (23U)
 
#define ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXPAUSFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXPAUSFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXPAUSFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_MASK   (0x400000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SHIFT   (22U)
 
#define ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXGFRMIM_MASK   (0x200000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXGFRMIM_SHIFT   (21U)
 
#define ENET_MMC_INTR_MASK_TX_TXGFRMIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXGFRMIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXGFRMIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXGFRMIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXGFRMIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXGFRMIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXGOCTIM_MASK   (0x100000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXGOCTIM_SHIFT   (20U)
 
#define ENET_MMC_INTR_MASK_TX_TXGOCTIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXGOCTIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXGOCTIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXGOCTIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXGOCTIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXGOCTIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXCARERFIM_MASK   (0x80000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXCARERFIM_SHIFT   (19U)
 
#define ENET_MMC_INTR_MASK_TX_TXCARERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXCARERFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXCARERFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXCARERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXCARERFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXCARERFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_MASK   (0x40000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SHIFT   (18U)
 
#define ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_MASK   (0x20000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SHIFT   (17U)
 
#define ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXDEFFIM_MASK   (0x10000UL)
 
#define ENET_MMC_INTR_MASK_TX_TXDEFFIM_SHIFT   (16U)
 
#define ENET_MMC_INTR_MASK_TX_TXDEFFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXDEFFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXDEFFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXDEFFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXDEFFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXDEFFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_MASK   (0x8000U)
 
#define ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SHIFT   (15U)
 
#define ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_MASK   (0x4000U)
 
#define ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SHIFT   (14U)
 
#define ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_MASK   (0x2000U)
 
#define ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SHIFT   (13U)
 
#define ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXBCGBFIM_MASK   (0x1000U)
 
#define ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SHIFT   (12U)
 
#define ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXBCGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXBCGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXBCGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXMCGBFIM_MASK   (0x800U)
 
#define ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SHIFT   (11U)
 
#define ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXMCGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXMCGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXMCGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXUCGBFIM_MASK   (0x400U)
 
#define ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SHIFT   (10U)
 
#define ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXUCGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXUCGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXUCGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_MASK   (0x200U)
 
#define ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SHIFT   (9U)
 
#define ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_MASK   (0x100U)
 
#define ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SHIFT   (8U)
 
#define ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_MASK   (0x80U)
 
#define ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SHIFT   (7U)
 
#define ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_MASK   (0x40U)
 
#define ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SHIFT   (6U)
 
#define ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_MASK   (0x20U)
 
#define ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SHIFT   (5U)
 
#define ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_MASK   (0x10U)
 
#define ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SHIFT   (4U)
 
#define ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXMCGFIM_MASK   (0x8U)
 
#define ENET_MMC_INTR_MASK_TX_TXMCGFIM_SHIFT   (3U)
 
#define ENET_MMC_INTR_MASK_TX_TXMCGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXMCGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXMCGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXMCGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXMCGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXMCGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXBCGFIM_MASK   (0x4U)
 
#define ENET_MMC_INTR_MASK_TX_TXBCGFIM_SHIFT   (2U)
 
#define ENET_MMC_INTR_MASK_TX_TXBCGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXBCGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXBCGFIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXBCGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXBCGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXBCGFIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXGBFRMIM_MASK   (0x2U)
 
#define ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SHIFT   (1U)
 
#define ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXGBFRMIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXGBFRMIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXGBFRMIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SHIFT)
 
#define ENET_MMC_INTR_MASK_TX_TXGBOCTIM_MASK   (0x1U)
 
#define ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SHIFT   (0U)
 
#define ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SET(x)   (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXGBOCTIM_MASK)
 
#define ENET_MMC_INTR_MASK_TX_TXGBOCTIM_GET(x)   (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXGBOCTIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SHIFT)
 
#define ENET_TX64OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)
 
#define ENET_TX64OCTETS_GB_FRMCNT_SHIFT   (0U)
 
#define ENET_TX64OCTETS_GB_FRMCNT_SET(x)   (((uint32_t)(x) << ENET_TX64OCTETS_GB_FRMCNT_SHIFT) & ENET_TX64OCTETS_GB_FRMCNT_MASK)
 
#define ENET_TX64OCTETS_GB_FRMCNT_GET(x)   (((uint32_t)(x) & ENET_TX64OCTETS_GB_FRMCNT_MASK) >> ENET_TX64OCTETS_GB_FRMCNT_SHIFT)
 
#define ENET_TX65TO127OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)
 
#define ENET_TX65TO127OCTETS_GB_FRMCNT_SHIFT   (0U)
 
#define ENET_TX65TO127OCTETS_GB_FRMCNT_SET(x)   (((uint32_t)(x) << ENET_TX65TO127OCTETS_GB_FRMCNT_SHIFT) & ENET_TX65TO127OCTETS_GB_FRMCNT_MASK)
 
#define ENET_TX65TO127OCTETS_GB_FRMCNT_GET(x)   (((uint32_t)(x) & ENET_TX65TO127OCTETS_GB_FRMCNT_MASK) >> ENET_TX65TO127OCTETS_GB_FRMCNT_SHIFT)
 
#define ENET_TX128TO255OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)
 
#define ENET_TX128TO255OCTETS_GB_FRMCNT_SHIFT   (0U)
 
#define ENET_TX128TO255OCTETS_GB_FRMCNT_SET(x)   (((uint32_t)(x) << ENET_TX128TO255OCTETS_GB_FRMCNT_SHIFT) & ENET_TX128TO255OCTETS_GB_FRMCNT_MASK)
 
#define ENET_TX128TO255OCTETS_GB_FRMCNT_GET(x)   (((uint32_t)(x) & ENET_TX128TO255OCTETS_GB_FRMCNT_MASK) >> ENET_TX128TO255OCTETS_GB_FRMCNT_SHIFT)
 
#define ENET_TX256TO511OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)
 
#define ENET_TX256TO511OCTETS_GB_FRMCNT_SHIFT   (0U)
 
#define ENET_TX256TO511OCTETS_GB_FRMCNT_SET(x)   (((uint32_t)(x) << ENET_TX256TO511OCTETS_GB_FRMCNT_SHIFT) & ENET_TX256TO511OCTETS_GB_FRMCNT_MASK)
 
#define ENET_TX256TO511OCTETS_GB_FRMCNT_GET(x)   (((uint32_t)(x) & ENET_TX256TO511OCTETS_GB_FRMCNT_MASK) >> ENET_TX256TO511OCTETS_GB_FRMCNT_SHIFT)
 
#define ENET_TX512TO1023OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)
 
#define ENET_TX512TO1023OCTETS_GB_FRMCNT_SHIFT   (0U)
 
#define ENET_TX512TO1023OCTETS_GB_FRMCNT_SET(x)   (((uint32_t)(x) << ENET_TX512TO1023OCTETS_GB_FRMCNT_SHIFT) & ENET_TX512TO1023OCTETS_GB_FRMCNT_MASK)
 
#define ENET_TX512TO1023OCTETS_GB_FRMCNT_GET(x)   (((uint32_t)(x) & ENET_TX512TO1023OCTETS_GB_FRMCNT_MASK) >> ENET_TX512TO1023OCTETS_GB_FRMCNT_SHIFT)
 
#define ENET_TX1024TOMAXOCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)
 
#define ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SHIFT   (0U)
 
#define ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SET(x)   (((uint32_t)(x) << ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SHIFT) & ENET_TX1024TOMAXOCTETS_GB_FRMCNT_MASK)
 
#define ENET_TX1024TOMAXOCTETS_GB_FRMCNT_GET(x)   (((uint32_t)(x) & ENET_TX1024TOMAXOCTETS_GB_FRMCNT_MASK) >> ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SHIFT)
 
#define ENET_RXFRAMECOUNT_GB_FRMCNT_MASK   (0xFFFFFFFFUL)
 
#define ENET_RXFRAMECOUNT_GB_FRMCNT_SHIFT   (0U)
 
#define ENET_RXFRAMECOUNT_GB_FRMCNT_SET(x)   (((uint32_t)(x) << ENET_RXFRAMECOUNT_GB_FRMCNT_SHIFT) & ENET_RXFRAMECOUNT_GB_FRMCNT_MASK)
 
#define ENET_RXFRAMECOUNT_GB_FRMCNT_GET(x)   (((uint32_t)(x) & ENET_RXFRAMECOUNT_GB_FRMCNT_MASK) >> ENET_RXFRAMECOUNT_GB_FRMCNT_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_MASK   (0x20000000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SHIFT   (29U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_MASK   (0x10000000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SHIFT   (28U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_MASK   (0x8000000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SHIFT   (27U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_MASK   (0x4000000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SHIFT   (26U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_MASK   (0x2000000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SHIFT   (25U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_MASK   (0x1000000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SHIFT   (24U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_MASK   (0x800000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SHIFT   (23U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_MASK   (0x400000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SHIFT   (22U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_MASK   (0x200000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SHIFT   (21U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_MASK   (0x100000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SHIFT   (20U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_MASK   (0x80000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SHIFT   (19U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_MASK   (0x40000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SHIFT   (18U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_MASK   (0x20000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SHIFT   (17U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_MASK   (0x10000UL)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SHIFT   (16U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_MASK   (0x2000U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SHIFT   (13U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_MASK   (0x1000U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SHIFT   (12U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_MASK   (0x800U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SHIFT   (11U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_MASK   (0x400U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SHIFT   (10U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_MASK   (0x200U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SHIFT   (9U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_MASK   (0x100U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SHIFT   (8U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_MASK   (0x80U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SHIFT   (7U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_MASK   (0x40U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SHIFT   (6U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_MASK   (0x20U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SHIFT   (5U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_MASK   (0x10U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SHIFT   (4U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_MASK   (0x8U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SHIFT   (3U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_MASK   (0x4U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SHIFT   (2U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_MASK   (0x2U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SHIFT   (1U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_MASK   (0x1U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SHIFT   (0U)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_MASK)
 
#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPEROIS_MASK   (0x20000000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SHIFT   (29U)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXICMPEROIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPEROIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXICMPEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPGOIS_MASK   (0x10000000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SHIFT   (28U)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXICMPGOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPGOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXICMPGOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPEROIS_MASK   (0x8000000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SHIFT   (27U)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXTCPEROIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPEROIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXTCPEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPGOIS_MASK   (0x4000000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SHIFT   (26U)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXTCPGOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPGOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXTCPGOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPEROIS_MASK   (0x2000000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SHIFT   (25U)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXUDPEROIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPEROIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXUDPEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPGOIS_MASK   (0x1000000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SHIFT   (24U)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXUDPGOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPGOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXUDPGOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_MASK   (0x800000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SHIFT   (23U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_MASK   (0x400000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SHIFT   (22U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_MASK   (0x200000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SHIFT   (21U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_MASK   (0x100000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SHIFT   (20U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_MASK   (0x80000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SHIFT   (19U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_MASK   (0x40000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SHIFT   (18U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_MASK   (0x20000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SHIFT   (17U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_MASK   (0x10000UL)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SHIFT   (16U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPERFIS_MASK   (0x2000U)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SHIFT   (13U)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXICMPERFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXICMPERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPGFIS_MASK   (0x1000U)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SHIFT   (12U)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXICMPGFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXICMPGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXICMPGFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPERFIS_MASK   (0x800U)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SHIFT   (11U)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXTCPERFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXTCPERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPGFIS_MASK   (0x400U)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SHIFT   (10U)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXTCPGFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXTCPGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXTCPGFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPERFIS_MASK   (0x200U)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SHIFT   (9U)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXUDPERFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXUDPERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPGFIS_MASK   (0x100U)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SHIFT   (8U)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXUDPGFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXUDPGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXUDPGFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_MASK   (0x80U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SHIFT   (7U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_MASK   (0x40U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SHIFT   (6U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_MASK   (0x20U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SHIFT   (5U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_MASK   (0x10U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SHIFT   (4U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_MASK   (0x8U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SHIFT   (3U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_MASK   (0x4U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SHIFT   (2U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_MASK   (0x2U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SHIFT   (1U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SHIFT)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_MASK   (0x1U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SHIFT   (0U)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SET(x)   (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_MASK)
 
#define ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_GET(x)   (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SHIFT)
 
#define ENET_RXIPV4_GD_FMS_FRMCNT_MASK   (0xFFFFFFFFUL)
 
#define ENET_RXIPV4_GD_FMS_FRMCNT_SHIFT   (0U)
 
#define ENET_RXIPV4_GD_FMS_FRMCNT_SET(x)   (((uint32_t)(x) << ENET_RXIPV4_GD_FMS_FRMCNT_SHIFT) & ENET_RXIPV4_GD_FMS_FRMCNT_MASK)
 
#define ENET_RXIPV4_GD_FMS_FRMCNT_GET(x)   (((uint32_t)(x) & ENET_RXIPV4_GD_FMS_FRMCNT_MASK) >> ENET_RXIPV4_GD_FMS_FRMCNT_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_MASK   (0x200000UL)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SHIFT   (21U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_MASK   (0x100000UL)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SHIFT   (20U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_MASK   (0x80000UL)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SHIFT   (19U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_MASK   (0x40000UL)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SHIFT   (18U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_MASK   (0x10000UL)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SHIFT   (16U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_MASK   (0xF800U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SHIFT   (11U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_MASK   (0x7C0U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SHIFT   (6U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_MASK   (0x20U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SHIFT   (5U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_MASK   (0x10U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SHIFT   (4U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_MASK   (0x8U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SHIFT   (3U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_MASK   (0x4U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SHIFT   (2U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_MASK   (0x1U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SHIFT   (0U)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_MASK)
 
#define ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SHIFT)
 
#define ENET_L3_L4_CFG_L4_ADDR_L4DP0_MASK   (0xFFFF0000UL)
 
#define ENET_L3_L4_CFG_L4_ADDR_L4DP0_SHIFT   (16U)
 
#define ENET_L3_L4_CFG_L4_ADDR_L4DP0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L4_ADDR_L4DP0_SHIFT) & ENET_L3_L4_CFG_L4_ADDR_L4DP0_MASK)
 
#define ENET_L3_L4_CFG_L4_ADDR_L4DP0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L4_ADDR_L4DP0_MASK) >> ENET_L3_L4_CFG_L4_ADDR_L4DP0_SHIFT)
 
#define ENET_L3_L4_CFG_L4_ADDR_L4SP0_MASK   (0xFFFFU)
 
#define ENET_L3_L4_CFG_L4_ADDR_L4SP0_SHIFT   (0U)
 
#define ENET_L3_L4_CFG_L4_ADDR_L4SP0_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L4_ADDR_L4SP0_SHIFT) & ENET_L3_L4_CFG_L4_ADDR_L4SP0_MASK)
 
#define ENET_L3_L4_CFG_L4_ADDR_L4SP0_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L4_ADDR_L4SP0_MASK) >> ENET_L3_L4_CFG_L4_ADDR_L4SP0_SHIFT)
 
#define ENET_L3_L4_CFG_L3_ADDR_0_L3A00_MASK   (0xFFFFFFFFUL)
 
#define ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SHIFT   (0U)
 
#define ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SHIFT) & ENET_L3_L4_CFG_L3_ADDR_0_L3A00_MASK)
 
#define ENET_L3_L4_CFG_L3_ADDR_0_L3A00_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_ADDR_0_L3A00_MASK) >> ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SHIFT)
 
#define ENET_L3_L4_CFG_L3_ADDR_1_L3A10_MASK   (0xFFFFFFFFUL)
 
#define ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SHIFT   (0U)
 
#define ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SHIFT) & ENET_L3_L4_CFG_L3_ADDR_1_L3A10_MASK)
 
#define ENET_L3_L4_CFG_L3_ADDR_1_L3A10_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_ADDR_1_L3A10_MASK) >> ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SHIFT)
 
#define ENET_L3_L4_CFG_L3_ADDR_2_L3A20_MASK   (0xFFFFFFFFUL)
 
#define ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SHIFT   (0U)
 
#define ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SHIFT) & ENET_L3_L4_CFG_L3_ADDR_2_L3A20_MASK)
 
#define ENET_L3_L4_CFG_L3_ADDR_2_L3A20_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_ADDR_2_L3A20_MASK) >> ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SHIFT)
 
#define ENET_L3_L4_CFG_L3_ADDR_3_L3A30_MASK   (0xFFFFFFFFUL)
 
#define ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SHIFT   (0U)
 
#define ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SET(x)   (((uint32_t)(x) << ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SHIFT) & ENET_L3_L4_CFG_L3_ADDR_3_L3A30_MASK)
 
#define ENET_L3_L4_CFG_L3_ADDR_3_L3A30_GET(x)   (((uint32_t)(x) & ENET_L3_L4_CFG_L3_ADDR_3_L3A30_MASK) >> ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SHIFT)
 
#define ENET_VLAN_TAG_INC_RPL_CSVL_MASK   (0x80000UL)
 
#define ENET_VLAN_TAG_INC_RPL_CSVL_SHIFT   (19U)
 
#define ENET_VLAN_TAG_INC_RPL_CSVL_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_INC_RPL_CSVL_SHIFT) & ENET_VLAN_TAG_INC_RPL_CSVL_MASK)
 
#define ENET_VLAN_TAG_INC_RPL_CSVL_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_INC_RPL_CSVL_MASK) >> ENET_VLAN_TAG_INC_RPL_CSVL_SHIFT)
 
#define ENET_VLAN_TAG_INC_RPL_VLP_MASK   (0x40000UL)
 
#define ENET_VLAN_TAG_INC_RPL_VLP_SHIFT   (18U)
 
#define ENET_VLAN_TAG_INC_RPL_VLP_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_INC_RPL_VLP_SHIFT) & ENET_VLAN_TAG_INC_RPL_VLP_MASK)
 
#define ENET_VLAN_TAG_INC_RPL_VLP_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_INC_RPL_VLP_MASK) >> ENET_VLAN_TAG_INC_RPL_VLP_SHIFT)
 
#define ENET_VLAN_TAG_INC_RPL_VLC_MASK   (0x30000UL)
 
#define ENET_VLAN_TAG_INC_RPL_VLC_SHIFT   (16U)
 
#define ENET_VLAN_TAG_INC_RPL_VLC_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_INC_RPL_VLC_SHIFT) & ENET_VLAN_TAG_INC_RPL_VLC_MASK)
 
#define ENET_VLAN_TAG_INC_RPL_VLC_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_INC_RPL_VLC_MASK) >> ENET_VLAN_TAG_INC_RPL_VLC_SHIFT)
 
#define ENET_VLAN_TAG_INC_RPL_VLT_MASK   (0xFFFFU)
 
#define ENET_VLAN_TAG_INC_RPL_VLT_SHIFT   (0U)
 
#define ENET_VLAN_TAG_INC_RPL_VLT_SET(x)   (((uint32_t)(x) << ENET_VLAN_TAG_INC_RPL_VLT_SHIFT) & ENET_VLAN_TAG_INC_RPL_VLT_MASK)
 
#define ENET_VLAN_TAG_INC_RPL_VLT_GET(x)   (((uint32_t)(x) & ENET_VLAN_TAG_INC_RPL_VLT_MASK) >> ENET_VLAN_TAG_INC_RPL_VLT_SHIFT)
 
#define ENET_VLAN_HASH_VLHT_MASK   (0xFFFFU)
 
#define ENET_VLAN_HASH_VLHT_SHIFT   (0U)
 
#define ENET_VLAN_HASH_VLHT_SET(x)   (((uint32_t)(x) << ENET_VLAN_HASH_VLHT_SHIFT) & ENET_VLAN_HASH_VLHT_MASK)
 
#define ENET_VLAN_HASH_VLHT_GET(x)   (((uint32_t)(x) & ENET_VLAN_HASH_VLHT_MASK) >> ENET_VLAN_HASH_VLHT_SHIFT)
 
#define ENET_TS_CTRL_ATSEN3_MASK   (0x10000000UL)
 
#define ENET_TS_CTRL_ATSEN3_SHIFT   (28U)
 
#define ENET_TS_CTRL_ATSEN3_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_ATSEN3_SHIFT) & ENET_TS_CTRL_ATSEN3_MASK)
 
#define ENET_TS_CTRL_ATSEN3_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_ATSEN3_MASK) >> ENET_TS_CTRL_ATSEN3_SHIFT)
 
#define ENET_TS_CTRL_ATSEN2_MASK   (0x8000000UL)
 
#define ENET_TS_CTRL_ATSEN2_SHIFT   (27U)
 
#define ENET_TS_CTRL_ATSEN2_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_ATSEN2_SHIFT) & ENET_TS_CTRL_ATSEN2_MASK)
 
#define ENET_TS_CTRL_ATSEN2_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_ATSEN2_MASK) >> ENET_TS_CTRL_ATSEN2_SHIFT)
 
#define ENET_TS_CTRL_ATSEN1_MASK   (0x4000000UL)
 
#define ENET_TS_CTRL_ATSEN1_SHIFT   (26U)
 
#define ENET_TS_CTRL_ATSEN1_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_ATSEN1_SHIFT) & ENET_TS_CTRL_ATSEN1_MASK)
 
#define ENET_TS_CTRL_ATSEN1_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_ATSEN1_MASK) >> ENET_TS_CTRL_ATSEN1_SHIFT)
 
#define ENET_TS_CTRL_ATSEN0_MASK   (0x2000000UL)
 
#define ENET_TS_CTRL_ATSEN0_SHIFT   (25U)
 
#define ENET_TS_CTRL_ATSEN0_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_ATSEN0_SHIFT) & ENET_TS_CTRL_ATSEN0_MASK)
 
#define ENET_TS_CTRL_ATSEN0_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_ATSEN0_MASK) >> ENET_TS_CTRL_ATSEN0_SHIFT)
 
#define ENET_TS_CTRL_ATSFC_MASK   (0x1000000UL)
 
#define ENET_TS_CTRL_ATSFC_SHIFT   (24U)
 
#define ENET_TS_CTRL_ATSFC_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_ATSFC_SHIFT) & ENET_TS_CTRL_ATSFC_MASK)
 
#define ENET_TS_CTRL_ATSFC_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_ATSFC_MASK) >> ENET_TS_CTRL_ATSFC_SHIFT)
 
#define ENET_TS_CTRL_TSENMACADDR_MASK   (0x40000UL)
 
#define ENET_TS_CTRL_TSENMACADDR_SHIFT   (18U)
 
#define ENET_TS_CTRL_TSENMACADDR_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSENMACADDR_SHIFT) & ENET_TS_CTRL_TSENMACADDR_MASK)
 
#define ENET_TS_CTRL_TSENMACADDR_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSENMACADDR_MASK) >> ENET_TS_CTRL_TSENMACADDR_SHIFT)
 
#define ENET_TS_CTRL_SNAPTYPSEL_MASK   (0x30000UL)
 
#define ENET_TS_CTRL_SNAPTYPSEL_SHIFT   (16U)
 
#define ENET_TS_CTRL_SNAPTYPSEL_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_SNAPTYPSEL_SHIFT) & ENET_TS_CTRL_SNAPTYPSEL_MASK)
 
#define ENET_TS_CTRL_SNAPTYPSEL_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_SNAPTYPSEL_MASK) >> ENET_TS_CTRL_SNAPTYPSEL_SHIFT)
 
#define ENET_TS_CTRL_TSMSTRENA_MASK   (0x8000U)
 
#define ENET_TS_CTRL_TSMSTRENA_SHIFT   (15U)
 
#define ENET_TS_CTRL_TSMSTRENA_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSMSTRENA_SHIFT) & ENET_TS_CTRL_TSMSTRENA_MASK)
 
#define ENET_TS_CTRL_TSMSTRENA_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSMSTRENA_MASK) >> ENET_TS_CTRL_TSMSTRENA_SHIFT)
 
#define ENET_TS_CTRL_TSEVNTENA_MASK   (0x4000U)
 
#define ENET_TS_CTRL_TSEVNTENA_SHIFT   (14U)
 
#define ENET_TS_CTRL_TSEVNTENA_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSEVNTENA_SHIFT) & ENET_TS_CTRL_TSEVNTENA_MASK)
 
#define ENET_TS_CTRL_TSEVNTENA_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSEVNTENA_MASK) >> ENET_TS_CTRL_TSEVNTENA_SHIFT)
 
#define ENET_TS_CTRL_TSIPV4ENA_MASK   (0x2000U)
 
#define ENET_TS_CTRL_TSIPV4ENA_SHIFT   (13U)
 
#define ENET_TS_CTRL_TSIPV4ENA_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSIPV4ENA_SHIFT) & ENET_TS_CTRL_TSIPV4ENA_MASK)
 
#define ENET_TS_CTRL_TSIPV4ENA_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSIPV4ENA_MASK) >> ENET_TS_CTRL_TSIPV4ENA_SHIFT)
 
#define ENET_TS_CTRL_TSIPV6ENA_MASK   (0x1000U)
 
#define ENET_TS_CTRL_TSIPV6ENA_SHIFT   (12U)
 
#define ENET_TS_CTRL_TSIPV6ENA_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSIPV6ENA_SHIFT) & ENET_TS_CTRL_TSIPV6ENA_MASK)
 
#define ENET_TS_CTRL_TSIPV6ENA_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSIPV6ENA_MASK) >> ENET_TS_CTRL_TSIPV6ENA_SHIFT)
 
#define ENET_TS_CTRL_TSIPENA_MASK   (0x800U)
 
#define ENET_TS_CTRL_TSIPENA_SHIFT   (11U)
 
#define ENET_TS_CTRL_TSIPENA_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSIPENA_SHIFT) & ENET_TS_CTRL_TSIPENA_MASK)
 
#define ENET_TS_CTRL_TSIPENA_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSIPENA_MASK) >> ENET_TS_CTRL_TSIPENA_SHIFT)
 
#define ENET_TS_CTRL_TSVER2ENA_MASK   (0x400U)
 
#define ENET_TS_CTRL_TSVER2ENA_SHIFT   (10U)
 
#define ENET_TS_CTRL_TSVER2ENA_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSVER2ENA_SHIFT) & ENET_TS_CTRL_TSVER2ENA_MASK)
 
#define ENET_TS_CTRL_TSVER2ENA_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSVER2ENA_MASK) >> ENET_TS_CTRL_TSVER2ENA_SHIFT)
 
#define ENET_TS_CTRL_TSCTRLSSR_MASK   (0x200U)
 
#define ENET_TS_CTRL_TSCTRLSSR_SHIFT   (9U)
 
#define ENET_TS_CTRL_TSCTRLSSR_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSCTRLSSR_SHIFT) & ENET_TS_CTRL_TSCTRLSSR_MASK)
 
#define ENET_TS_CTRL_TSCTRLSSR_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSCTRLSSR_MASK) >> ENET_TS_CTRL_TSCTRLSSR_SHIFT)
 
#define ENET_TS_CTRL_TSENALL_MASK   (0x100U)
 
#define ENET_TS_CTRL_TSENALL_SHIFT   (8U)
 
#define ENET_TS_CTRL_TSENALL_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSENALL_SHIFT) & ENET_TS_CTRL_TSENALL_MASK)
 
#define ENET_TS_CTRL_TSENALL_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSENALL_MASK) >> ENET_TS_CTRL_TSENALL_SHIFT)
 
#define ENET_TS_CTRL_TSADDREG_MASK   (0x20U)
 
#define ENET_TS_CTRL_TSADDREG_SHIFT   (5U)
 
#define ENET_TS_CTRL_TSADDREG_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSADDREG_SHIFT) & ENET_TS_CTRL_TSADDREG_MASK)
 
#define ENET_TS_CTRL_TSADDREG_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSADDREG_MASK) >> ENET_TS_CTRL_TSADDREG_SHIFT)
 
#define ENET_TS_CTRL_TSTRIG_MASK   (0x10U)
 
#define ENET_TS_CTRL_TSTRIG_SHIFT   (4U)
 
#define ENET_TS_CTRL_TSTRIG_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSTRIG_SHIFT) & ENET_TS_CTRL_TSTRIG_MASK)
 
#define ENET_TS_CTRL_TSTRIG_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSTRIG_MASK) >> ENET_TS_CTRL_TSTRIG_SHIFT)
 
#define ENET_TS_CTRL_TSUPDT_MASK   (0x8U)
 
#define ENET_TS_CTRL_TSUPDT_SHIFT   (3U)
 
#define ENET_TS_CTRL_TSUPDT_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSUPDT_SHIFT) & ENET_TS_CTRL_TSUPDT_MASK)
 
#define ENET_TS_CTRL_TSUPDT_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSUPDT_MASK) >> ENET_TS_CTRL_TSUPDT_SHIFT)
 
#define ENET_TS_CTRL_TSINIT_MASK   (0x4U)
 
#define ENET_TS_CTRL_TSINIT_SHIFT   (2U)
 
#define ENET_TS_CTRL_TSINIT_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSINIT_SHIFT) & ENET_TS_CTRL_TSINIT_MASK)
 
#define ENET_TS_CTRL_TSINIT_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSINIT_MASK) >> ENET_TS_CTRL_TSINIT_SHIFT)
 
#define ENET_TS_CTRL_TSCFUPDT_MASK   (0x2U)
 
#define ENET_TS_CTRL_TSCFUPDT_SHIFT   (1U)
 
#define ENET_TS_CTRL_TSCFUPDT_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSCFUPDT_SHIFT) & ENET_TS_CTRL_TSCFUPDT_MASK)
 
#define ENET_TS_CTRL_TSCFUPDT_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSCFUPDT_MASK) >> ENET_TS_CTRL_TSCFUPDT_SHIFT)
 
#define ENET_TS_CTRL_TSENA_MASK   (0x1U)
 
#define ENET_TS_CTRL_TSENA_SHIFT   (0U)
 
#define ENET_TS_CTRL_TSENA_SET(x)   (((uint32_t)(x) << ENET_TS_CTRL_TSENA_SHIFT) & ENET_TS_CTRL_TSENA_MASK)
 
#define ENET_TS_CTRL_TSENA_GET(x)   (((uint32_t)(x) & ENET_TS_CTRL_TSENA_MASK) >> ENET_TS_CTRL_TSENA_SHIFT)
 
#define ENET_SUB_SEC_INCR_SSINC_MASK   (0xFFU)
 
#define ENET_SUB_SEC_INCR_SSINC_SHIFT   (0U)
 
#define ENET_SUB_SEC_INCR_SSINC_SET(x)   (((uint32_t)(x) << ENET_SUB_SEC_INCR_SSINC_SHIFT) & ENET_SUB_SEC_INCR_SSINC_MASK)
 
#define ENET_SUB_SEC_INCR_SSINC_GET(x)   (((uint32_t)(x) & ENET_SUB_SEC_INCR_SSINC_MASK) >> ENET_SUB_SEC_INCR_SSINC_SHIFT)
 
#define ENET_SYST_SEC_TSS_MASK   (0xFFFFFFFFUL)
 
#define ENET_SYST_SEC_TSS_SHIFT   (0U)
 
#define ENET_SYST_SEC_TSS_GET(x)   (((uint32_t)(x) & ENET_SYST_SEC_TSS_MASK) >> ENET_SYST_SEC_TSS_SHIFT)
 
#define ENET_SYST_NSEC_TSSS_MASK   (0x7FFFFFFFUL)
 
#define ENET_SYST_NSEC_TSSS_SHIFT   (0U)
 
#define ENET_SYST_NSEC_TSSS_GET(x)   (((uint32_t)(x) & ENET_SYST_NSEC_TSSS_MASK) >> ENET_SYST_NSEC_TSSS_SHIFT)
 
#define ENET_SYST_SEC_UPD_TSS_MASK   (0xFFFFFFFFUL)
 
#define ENET_SYST_SEC_UPD_TSS_SHIFT   (0U)
 
#define ENET_SYST_SEC_UPD_TSS_SET(x)   (((uint32_t)(x) << ENET_SYST_SEC_UPD_TSS_SHIFT) & ENET_SYST_SEC_UPD_TSS_MASK)
 
#define ENET_SYST_SEC_UPD_TSS_GET(x)   (((uint32_t)(x) & ENET_SYST_SEC_UPD_TSS_MASK) >> ENET_SYST_SEC_UPD_TSS_SHIFT)
 
#define ENET_SYST_NSEC_UPD_ADDSUB_MASK   (0x80000000UL)
 
#define ENET_SYST_NSEC_UPD_ADDSUB_SHIFT   (31U)
 
#define ENET_SYST_NSEC_UPD_ADDSUB_SET(x)   (((uint32_t)(x) << ENET_SYST_NSEC_UPD_ADDSUB_SHIFT) & ENET_SYST_NSEC_UPD_ADDSUB_MASK)
 
#define ENET_SYST_NSEC_UPD_ADDSUB_GET(x)   (((uint32_t)(x) & ENET_SYST_NSEC_UPD_ADDSUB_MASK) >> ENET_SYST_NSEC_UPD_ADDSUB_SHIFT)
 
#define ENET_SYST_NSEC_UPD_TSSS_MASK   (0x7FFFFFFFUL)
 
#define ENET_SYST_NSEC_UPD_TSSS_SHIFT   (0U)
 
#define ENET_SYST_NSEC_UPD_TSSS_SET(x)   (((uint32_t)(x) << ENET_SYST_NSEC_UPD_TSSS_SHIFT) & ENET_SYST_NSEC_UPD_TSSS_MASK)
 
#define ENET_SYST_NSEC_UPD_TSSS_GET(x)   (((uint32_t)(x) & ENET_SYST_NSEC_UPD_TSSS_MASK) >> ENET_SYST_NSEC_UPD_TSSS_SHIFT)
 
#define ENET_TS_ADDEND_TSAR_MASK   (0xFFFFFFFFUL)
 
#define ENET_TS_ADDEND_TSAR_SHIFT   (0U)
 
#define ENET_TS_ADDEND_TSAR_SET(x)   (((uint32_t)(x) << ENET_TS_ADDEND_TSAR_SHIFT) & ENET_TS_ADDEND_TSAR_MASK)
 
#define ENET_TS_ADDEND_TSAR_GET(x)   (((uint32_t)(x) & ENET_TS_ADDEND_TSAR_MASK) >> ENET_TS_ADDEND_TSAR_SHIFT)
 
#define ENET_TGTTM_SEC_TSTR_MASK   (0xFFFFFFFFUL)
 
#define ENET_TGTTM_SEC_TSTR_SHIFT   (0U)
 
#define ENET_TGTTM_SEC_TSTR_SET(x)   (((uint32_t)(x) << ENET_TGTTM_SEC_TSTR_SHIFT) & ENET_TGTTM_SEC_TSTR_MASK)
 
#define ENET_TGTTM_SEC_TSTR_GET(x)   (((uint32_t)(x) & ENET_TGTTM_SEC_TSTR_MASK) >> ENET_TGTTM_SEC_TSTR_SHIFT)
 
#define ENET_TGTTM_NSEC_TRGTBUSY_MASK   (0x80000000UL)
 
#define ENET_TGTTM_NSEC_TRGTBUSY_SHIFT   (31U)
 
#define ENET_TGTTM_NSEC_TRGTBUSY_SET(x)   (((uint32_t)(x) << ENET_TGTTM_NSEC_TRGTBUSY_SHIFT) & ENET_TGTTM_NSEC_TRGTBUSY_MASK)
 
#define ENET_TGTTM_NSEC_TRGTBUSY_GET(x)   (((uint32_t)(x) & ENET_TGTTM_NSEC_TRGTBUSY_MASK) >> ENET_TGTTM_NSEC_TRGTBUSY_SHIFT)
 
#define ENET_TGTTM_NSEC_TTSLO_MASK   (0x7FFFFFFFUL)
 
#define ENET_TGTTM_NSEC_TTSLO_SHIFT   (0U)
 
#define ENET_TGTTM_NSEC_TTSLO_SET(x)   (((uint32_t)(x) << ENET_TGTTM_NSEC_TTSLO_SHIFT) & ENET_TGTTM_NSEC_TTSLO_MASK)
 
#define ENET_TGTTM_NSEC_TTSLO_GET(x)   (((uint32_t)(x) & ENET_TGTTM_NSEC_TTSLO_MASK) >> ENET_TGTTM_NSEC_TTSLO_SHIFT)
 
#define ENET_SYSTM_H_SEC_TSHWR_MASK   (0xFFFFU)
 
#define ENET_SYSTM_H_SEC_TSHWR_SHIFT   (0U)
 
#define ENET_SYSTM_H_SEC_TSHWR_SET(x)   (((uint32_t)(x) << ENET_SYSTM_H_SEC_TSHWR_SHIFT) & ENET_SYSTM_H_SEC_TSHWR_MASK)
 
#define ENET_SYSTM_H_SEC_TSHWR_GET(x)   (((uint32_t)(x) & ENET_SYSTM_H_SEC_TSHWR_MASK) >> ENET_SYSTM_H_SEC_TSHWR_SHIFT)
 
#define ENET_TS_STATUS_ATSNS_MASK   (0x3E000000UL)
 
#define ENET_TS_STATUS_ATSNS_SHIFT   (25U)
 
#define ENET_TS_STATUS_ATSNS_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_ATSNS_MASK) >> ENET_TS_STATUS_ATSNS_SHIFT)
 
#define ENET_TS_STATUS_ATSSTM_MASK   (0x1000000UL)
 
#define ENET_TS_STATUS_ATSSTM_SHIFT   (24U)
 
#define ENET_TS_STATUS_ATSSTM_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_ATSSTM_MASK) >> ENET_TS_STATUS_ATSSTM_SHIFT)
 
#define ENET_TS_STATUS_ATSSTN_MASK   (0xF0000UL)
 
#define ENET_TS_STATUS_ATSSTN_SHIFT   (16U)
 
#define ENET_TS_STATUS_ATSSTN_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_ATSSTN_MASK) >> ENET_TS_STATUS_ATSSTN_SHIFT)
 
#define ENET_TS_STATUS_TSTRGTERR3_MASK   (0x200U)
 
#define ENET_TS_STATUS_TSTRGTERR3_SHIFT   (9U)
 
#define ENET_TS_STATUS_TSTRGTERR3_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSTRGTERR3_MASK) >> ENET_TS_STATUS_TSTRGTERR3_SHIFT)
 
#define ENET_TS_STATUS_TSTARGT3_MASK   (0x100U)
 
#define ENET_TS_STATUS_TSTARGT3_SHIFT   (8U)
 
#define ENET_TS_STATUS_TSTARGT3_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSTARGT3_MASK) >> ENET_TS_STATUS_TSTARGT3_SHIFT)
 
#define ENET_TS_STATUS_TSTRGTERR2_MASK   (0x80U)
 
#define ENET_TS_STATUS_TSTRGTERR2_SHIFT   (7U)
 
#define ENET_TS_STATUS_TSTRGTERR2_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSTRGTERR2_MASK) >> ENET_TS_STATUS_TSTRGTERR2_SHIFT)
 
#define ENET_TS_STATUS_TSTARGT2_MASK   (0x40U)
 
#define ENET_TS_STATUS_TSTARGT2_SHIFT   (6U)
 
#define ENET_TS_STATUS_TSTARGT2_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSTARGT2_MASK) >> ENET_TS_STATUS_TSTARGT2_SHIFT)
 
#define ENET_TS_STATUS_TSTRGTERR1_MASK   (0x20U)
 
#define ENET_TS_STATUS_TSTRGTERR1_SHIFT   (5U)
 
#define ENET_TS_STATUS_TSTRGTERR1_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSTRGTERR1_MASK) >> ENET_TS_STATUS_TSTRGTERR1_SHIFT)
 
#define ENET_TS_STATUS_TSTARGT1_MASK   (0x10U)
 
#define ENET_TS_STATUS_TSTARGT1_SHIFT   (4U)
 
#define ENET_TS_STATUS_TSTARGT1_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSTARGT1_MASK) >> ENET_TS_STATUS_TSTARGT1_SHIFT)
 
#define ENET_TS_STATUS_TSTRGTERR_MASK   (0x8U)
 
#define ENET_TS_STATUS_TSTRGTERR_SHIFT   (3U)
 
#define ENET_TS_STATUS_TSTRGTERR_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSTRGTERR_MASK) >> ENET_TS_STATUS_TSTRGTERR_SHIFT)
 
#define ENET_TS_STATUS_AUXTSTRIG_MASK   (0x4U)
 
#define ENET_TS_STATUS_AUXTSTRIG_SHIFT   (2U)
 
#define ENET_TS_STATUS_AUXTSTRIG_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_AUXTSTRIG_MASK) >> ENET_TS_STATUS_AUXTSTRIG_SHIFT)
 
#define ENET_TS_STATUS_TSTARGT_MASK   (0x2U)
 
#define ENET_TS_STATUS_TSTARGT_SHIFT   (1U)
 
#define ENET_TS_STATUS_TSTARGT_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSTARGT_MASK) >> ENET_TS_STATUS_TSTARGT_SHIFT)
 
#define ENET_TS_STATUS_TSSOVF_MASK   (0x1U)
 
#define ENET_TS_STATUS_TSSOVF_SHIFT   (0U)
 
#define ENET_TS_STATUS_TSSOVF_GET(x)   (((uint32_t)(x) & ENET_TS_STATUS_TSSOVF_MASK) >> ENET_TS_STATUS_TSSOVF_SHIFT)
 
#define ENET_PPS_CTRL_TRGTMODSEL3_MASK   (0x60000000UL)
 
#define ENET_PPS_CTRL_TRGTMODSEL3_SHIFT   (29U)
 
#define ENET_PPS_CTRL_TRGTMODSEL3_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_TRGTMODSEL3_SHIFT) & ENET_PPS_CTRL_TRGTMODSEL3_MASK)
 
#define ENET_PPS_CTRL_TRGTMODSEL3_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_TRGTMODSEL3_MASK) >> ENET_PPS_CTRL_TRGTMODSEL3_SHIFT)
 
#define ENET_PPS_CTRL_PPSCMD3_MASK   (0x7000000UL)
 
#define ENET_PPS_CTRL_PPSCMD3_SHIFT   (24U)
 
#define ENET_PPS_CTRL_PPSCMD3_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_PPSCMD3_SHIFT) & ENET_PPS_CTRL_PPSCMD3_MASK)
 
#define ENET_PPS_CTRL_PPSCMD3_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_PPSCMD3_MASK) >> ENET_PPS_CTRL_PPSCMD3_SHIFT)
 
#define ENET_PPS_CTRL_TRGTMODSEL2_MASK   (0x600000UL)
 
#define ENET_PPS_CTRL_TRGTMODSEL2_SHIFT   (21U)
 
#define ENET_PPS_CTRL_TRGTMODSEL2_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_TRGTMODSEL2_SHIFT) & ENET_PPS_CTRL_TRGTMODSEL2_MASK)
 
#define ENET_PPS_CTRL_TRGTMODSEL2_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_TRGTMODSEL2_MASK) >> ENET_PPS_CTRL_TRGTMODSEL2_SHIFT)
 
#define ENET_PPS_CTRL_PPSCMD2_MASK   (0x70000UL)
 
#define ENET_PPS_CTRL_PPSCMD2_SHIFT   (16U)
 
#define ENET_PPS_CTRL_PPSCMD2_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_PPSCMD2_SHIFT) & ENET_PPS_CTRL_PPSCMD2_MASK)
 
#define ENET_PPS_CTRL_PPSCMD2_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_PPSCMD2_MASK) >> ENET_PPS_CTRL_PPSCMD2_SHIFT)
 
#define ENET_PPS_CTRL_TRGTMODSEL1_MASK   (0x6000U)
 
#define ENET_PPS_CTRL_TRGTMODSEL1_SHIFT   (13U)
 
#define ENET_PPS_CTRL_TRGTMODSEL1_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_TRGTMODSEL1_SHIFT) & ENET_PPS_CTRL_TRGTMODSEL1_MASK)
 
#define ENET_PPS_CTRL_TRGTMODSEL1_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_TRGTMODSEL1_MASK) >> ENET_PPS_CTRL_TRGTMODSEL1_SHIFT)
 
#define ENET_PPS_CTRL_PPSCMD1_MASK   (0x700U)
 
#define ENET_PPS_CTRL_PPSCMD1_SHIFT   (8U)
 
#define ENET_PPS_CTRL_PPSCMD1_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_PPSCMD1_SHIFT) & ENET_PPS_CTRL_PPSCMD1_MASK)
 
#define ENET_PPS_CTRL_PPSCMD1_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_PPSCMD1_MASK) >> ENET_PPS_CTRL_PPSCMD1_SHIFT)
 
#define ENET_PPS_CTRL_TRGTMODSEL0_MASK   (0x60U)
 
#define ENET_PPS_CTRL_TRGTMODSEL0_SHIFT   (5U)
 
#define ENET_PPS_CTRL_TRGTMODSEL0_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_TRGTMODSEL0_SHIFT) & ENET_PPS_CTRL_TRGTMODSEL0_MASK)
 
#define ENET_PPS_CTRL_TRGTMODSEL0_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_TRGTMODSEL0_MASK) >> ENET_PPS_CTRL_TRGTMODSEL0_SHIFT)
 
#define ENET_PPS_CTRL_PPSEN0_MASK   (0x10U)
 
#define ENET_PPS_CTRL_PPSEN0_SHIFT   (4U)
 
#define ENET_PPS_CTRL_PPSEN0_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_PPSEN0_SHIFT) & ENET_PPS_CTRL_PPSEN0_MASK)
 
#define ENET_PPS_CTRL_PPSEN0_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_PPSEN0_MASK) >> ENET_PPS_CTRL_PPSEN0_SHIFT)
 
#define ENET_PPS_CTRL_PPSCTRLCMD0_MASK   (0xFU)
 
#define ENET_PPS_CTRL_PPSCTRLCMD0_SHIFT   (0U)
 
#define ENET_PPS_CTRL_PPSCTRLCMD0_SET(x)   (((uint32_t)(x) << ENET_PPS_CTRL_PPSCTRLCMD0_SHIFT) & ENET_PPS_CTRL_PPSCTRLCMD0_MASK)
 
#define ENET_PPS_CTRL_PPSCTRLCMD0_GET(x)   (((uint32_t)(x) & ENET_PPS_CTRL_PPSCTRLCMD0_MASK) >> ENET_PPS_CTRL_PPSCTRLCMD0_SHIFT)
 
#define ENET_AUX_TS_NSEC_AUXTSLO_MASK   (0x7FFFFFFFUL)
 
#define ENET_AUX_TS_NSEC_AUXTSLO_SHIFT   (0U)
 
#define ENET_AUX_TS_NSEC_AUXTSLO_GET(x)   (((uint32_t)(x) & ENET_AUX_TS_NSEC_AUXTSLO_MASK) >> ENET_AUX_TS_NSEC_AUXTSLO_SHIFT)
 
#define ENET_AUX_TS_SEC_AUXTSHI_MASK   (0xFFFFFFFFUL)
 
#define ENET_AUX_TS_SEC_AUXTSHI_SHIFT   (0U)
 
#define ENET_AUX_TS_SEC_AUXTSHI_GET(x)   (((uint32_t)(x) & ENET_AUX_TS_SEC_AUXTSHI_MASK) >> ENET_AUX_TS_SEC_AUXTSHI_SHIFT)
 
#define ENET_PPS0_INTERVAL_PPSINT_MASK   (0xFFFFFFFFUL)
 
#define ENET_PPS0_INTERVAL_PPSINT_SHIFT   (0U)
 
#define ENET_PPS0_INTERVAL_PPSINT_SET(x)   (((uint32_t)(x) << ENET_PPS0_INTERVAL_PPSINT_SHIFT) & ENET_PPS0_INTERVAL_PPSINT_MASK)
 
#define ENET_PPS0_INTERVAL_PPSINT_GET(x)   (((uint32_t)(x) & ENET_PPS0_INTERVAL_PPSINT_MASK) >> ENET_PPS0_INTERVAL_PPSINT_SHIFT)
 
#define ENET_PPS0_WIDTH_PPSWIDTH_MASK   (0xFFFFFFFFUL)
 
#define ENET_PPS0_WIDTH_PPSWIDTH_SHIFT   (0U)
 
#define ENET_PPS0_WIDTH_PPSWIDTH_SET(x)   (((uint32_t)(x) << ENET_PPS0_WIDTH_PPSWIDTH_SHIFT) & ENET_PPS0_WIDTH_PPSWIDTH_MASK)
 
#define ENET_PPS0_WIDTH_PPSWIDTH_GET(x)   (((uint32_t)(x) & ENET_PPS0_WIDTH_PPSWIDTH_MASK) >> ENET_PPS0_WIDTH_PPSWIDTH_SHIFT)
 
#define ENET_PPS_TGTTM_SEC_TSTRH1_MASK   (0xFFFFFFFFUL)
 
#define ENET_PPS_TGTTM_SEC_TSTRH1_SHIFT   (0U)
 
#define ENET_PPS_TGTTM_SEC_TSTRH1_SET(x)   (((uint32_t)(x) << ENET_PPS_TGTTM_SEC_TSTRH1_SHIFT) & ENET_PPS_TGTTM_SEC_TSTRH1_MASK)
 
#define ENET_PPS_TGTTM_SEC_TSTRH1_GET(x)   (((uint32_t)(x) & ENET_PPS_TGTTM_SEC_TSTRH1_MASK) >> ENET_PPS_TGTTM_SEC_TSTRH1_SHIFT)
 
#define ENET_PPS_TGTTM_NSEC_TRGTBUSY1_MASK   (0x80000000UL)
 
#define ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SHIFT   (31U)
 
#define ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SET(x)   (((uint32_t)(x) << ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SHIFT) & ENET_PPS_TGTTM_NSEC_TRGTBUSY1_MASK)
 
#define ENET_PPS_TGTTM_NSEC_TRGTBUSY1_GET(x)   (((uint32_t)(x) & ENET_PPS_TGTTM_NSEC_TRGTBUSY1_MASK) >> ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SHIFT)
 
#define ENET_PPS_TGTTM_NSEC_TTSL1_MASK   (0x7FFFFFFFUL)
 
#define ENET_PPS_TGTTM_NSEC_TTSL1_SHIFT   (0U)
 
#define ENET_PPS_TGTTM_NSEC_TTSL1_SET(x)   (((uint32_t)(x) << ENET_PPS_TGTTM_NSEC_TTSL1_SHIFT) & ENET_PPS_TGTTM_NSEC_TTSL1_MASK)
 
#define ENET_PPS_TGTTM_NSEC_TTSL1_GET(x)   (((uint32_t)(x) & ENET_PPS_TGTTM_NSEC_TTSL1_MASK) >> ENET_PPS_TGTTM_NSEC_TTSL1_SHIFT)
 
#define ENET_PPS_INTERVAL_PPSINT_MASK   (0xFFFFFFFFUL)
 
#define ENET_PPS_INTERVAL_PPSINT_SHIFT   (0U)
 
#define ENET_PPS_INTERVAL_PPSINT_SET(x)   (((uint32_t)(x) << ENET_PPS_INTERVAL_PPSINT_SHIFT) & ENET_PPS_INTERVAL_PPSINT_MASK)
 
#define ENET_PPS_INTERVAL_PPSINT_GET(x)   (((uint32_t)(x) & ENET_PPS_INTERVAL_PPSINT_MASK) >> ENET_PPS_INTERVAL_PPSINT_SHIFT)
 
#define ENET_PPS_WIDTH_PPSWIDTH_MASK   (0xFFFFFFFFUL)
 
#define ENET_PPS_WIDTH_PPSWIDTH_SHIFT   (0U)
 
#define ENET_PPS_WIDTH_PPSWIDTH_SET(x)   (((uint32_t)(x) << ENET_PPS_WIDTH_PPSWIDTH_SHIFT) & ENET_PPS_WIDTH_PPSWIDTH_MASK)
 
#define ENET_PPS_WIDTH_PPSWIDTH_GET(x)   (((uint32_t)(x) & ENET_PPS_WIDTH_PPSWIDTH_MASK) >> ENET_PPS_WIDTH_PPSWIDTH_SHIFT)
 
#define ENET_DMA_BUS_MODE_RIB_MASK   (0x80000000UL)
 
#define ENET_DMA_BUS_MODE_RIB_SHIFT   (31U)
 
#define ENET_DMA_BUS_MODE_RIB_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_RIB_SHIFT) & ENET_DMA_BUS_MODE_RIB_MASK)
 
#define ENET_DMA_BUS_MODE_RIB_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_RIB_MASK) >> ENET_DMA_BUS_MODE_RIB_SHIFT)
 
#define ENET_DMA_BUS_MODE_PRWG_MASK   (0x30000000UL)
 
#define ENET_DMA_BUS_MODE_PRWG_SHIFT   (28U)
 
#define ENET_DMA_BUS_MODE_PRWG_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_PRWG_SHIFT) & ENET_DMA_BUS_MODE_PRWG_MASK)
 
#define ENET_DMA_BUS_MODE_PRWG_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_PRWG_MASK) >> ENET_DMA_BUS_MODE_PRWG_SHIFT)
 
#define ENET_DMA_BUS_MODE_TXPR_MASK   (0x8000000UL)
 
#define ENET_DMA_BUS_MODE_TXPR_SHIFT   (27U)
 
#define ENET_DMA_BUS_MODE_TXPR_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_TXPR_SHIFT) & ENET_DMA_BUS_MODE_TXPR_MASK)
 
#define ENET_DMA_BUS_MODE_TXPR_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_TXPR_MASK) >> ENET_DMA_BUS_MODE_TXPR_SHIFT)
 
#define ENET_DMA_BUS_MODE_MB_MASK   (0x4000000UL)
 
#define ENET_DMA_BUS_MODE_MB_SHIFT   (26U)
 
#define ENET_DMA_BUS_MODE_MB_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_MB_SHIFT) & ENET_DMA_BUS_MODE_MB_MASK)
 
#define ENET_DMA_BUS_MODE_MB_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_MB_MASK) >> ENET_DMA_BUS_MODE_MB_SHIFT)
 
#define ENET_DMA_BUS_MODE_AAL_MASK   (0x2000000UL)
 
#define ENET_DMA_BUS_MODE_AAL_SHIFT   (25U)
 
#define ENET_DMA_BUS_MODE_AAL_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_AAL_SHIFT) & ENET_DMA_BUS_MODE_AAL_MASK)
 
#define ENET_DMA_BUS_MODE_AAL_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_AAL_MASK) >> ENET_DMA_BUS_MODE_AAL_SHIFT)
 
#define ENET_DMA_BUS_MODE_PBLX8_MASK   (0x1000000UL)
 
#define ENET_DMA_BUS_MODE_PBLX8_SHIFT   (24U)
 
#define ENET_DMA_BUS_MODE_PBLX8_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_PBLX8_SHIFT) & ENET_DMA_BUS_MODE_PBLX8_MASK)
 
#define ENET_DMA_BUS_MODE_PBLX8_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_PBLX8_MASK) >> ENET_DMA_BUS_MODE_PBLX8_SHIFT)
 
#define ENET_DMA_BUS_MODE_USP_MASK   (0x800000UL)
 
#define ENET_DMA_BUS_MODE_USP_SHIFT   (23U)
 
#define ENET_DMA_BUS_MODE_USP_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_USP_SHIFT) & ENET_DMA_BUS_MODE_USP_MASK)
 
#define ENET_DMA_BUS_MODE_USP_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_USP_MASK) >> ENET_DMA_BUS_MODE_USP_SHIFT)
 
#define ENET_DMA_BUS_MODE_RPBL_MASK   (0x7E0000UL)
 
#define ENET_DMA_BUS_MODE_RPBL_SHIFT   (17U)
 
#define ENET_DMA_BUS_MODE_RPBL_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_RPBL_SHIFT) & ENET_DMA_BUS_MODE_RPBL_MASK)
 
#define ENET_DMA_BUS_MODE_RPBL_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_RPBL_MASK) >> ENET_DMA_BUS_MODE_RPBL_SHIFT)
 
#define ENET_DMA_BUS_MODE_FB_MASK   (0x10000UL)
 
#define ENET_DMA_BUS_MODE_FB_SHIFT   (16U)
 
#define ENET_DMA_BUS_MODE_FB_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_FB_SHIFT) & ENET_DMA_BUS_MODE_FB_MASK)
 
#define ENET_DMA_BUS_MODE_FB_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_FB_MASK) >> ENET_DMA_BUS_MODE_FB_SHIFT)
 
#define ENET_DMA_BUS_MODE_PR_MASK   (0xC000U)
 
#define ENET_DMA_BUS_MODE_PR_SHIFT   (14U)
 
#define ENET_DMA_BUS_MODE_PR_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_PR_SHIFT) & ENET_DMA_BUS_MODE_PR_MASK)
 
#define ENET_DMA_BUS_MODE_PR_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_PR_MASK) >> ENET_DMA_BUS_MODE_PR_SHIFT)
 
#define ENET_DMA_BUS_MODE_PBL_MASK   (0x3F00U)
 
#define ENET_DMA_BUS_MODE_PBL_SHIFT   (8U)
 
#define ENET_DMA_BUS_MODE_PBL_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_PBL_SHIFT) & ENET_DMA_BUS_MODE_PBL_MASK)
 
#define ENET_DMA_BUS_MODE_PBL_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_PBL_MASK) >> ENET_DMA_BUS_MODE_PBL_SHIFT)
 
#define ENET_DMA_BUS_MODE_ATDS_MASK   (0x80U)
 
#define ENET_DMA_BUS_MODE_ATDS_SHIFT   (7U)
 
#define ENET_DMA_BUS_MODE_ATDS_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_ATDS_SHIFT) & ENET_DMA_BUS_MODE_ATDS_MASK)
 
#define ENET_DMA_BUS_MODE_ATDS_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_ATDS_MASK) >> ENET_DMA_BUS_MODE_ATDS_SHIFT)
 
#define ENET_DMA_BUS_MODE_DSL_MASK   (0x7CU)
 
#define ENET_DMA_BUS_MODE_DSL_SHIFT   (2U)
 
#define ENET_DMA_BUS_MODE_DSL_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_DSL_SHIFT) & ENET_DMA_BUS_MODE_DSL_MASK)
 
#define ENET_DMA_BUS_MODE_DSL_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_DSL_MASK) >> ENET_DMA_BUS_MODE_DSL_SHIFT)
 
#define ENET_DMA_BUS_MODE_DA_MASK   (0x2U)
 
#define ENET_DMA_BUS_MODE_DA_SHIFT   (1U)
 
#define ENET_DMA_BUS_MODE_DA_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_DA_SHIFT) & ENET_DMA_BUS_MODE_DA_MASK)
 
#define ENET_DMA_BUS_MODE_DA_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_DA_MASK) >> ENET_DMA_BUS_MODE_DA_SHIFT)
 
#define ENET_DMA_BUS_MODE_SWR_MASK   (0x1U)
 
#define ENET_DMA_BUS_MODE_SWR_SHIFT   (0U)
 
#define ENET_DMA_BUS_MODE_SWR_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_MODE_SWR_SHIFT) & ENET_DMA_BUS_MODE_SWR_MASK)
 
#define ENET_DMA_BUS_MODE_SWR_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_MODE_SWR_MASK) >> ENET_DMA_BUS_MODE_SWR_SHIFT)
 
#define ENET_DMA_TX_POLL_DEMAND_TPD_MASK   (0xFFFFFFFFUL)
 
#define ENET_DMA_TX_POLL_DEMAND_TPD_SHIFT   (0U)
 
#define ENET_DMA_TX_POLL_DEMAND_TPD_SET(x)   (((uint32_t)(x) << ENET_DMA_TX_POLL_DEMAND_TPD_SHIFT) & ENET_DMA_TX_POLL_DEMAND_TPD_MASK)
 
#define ENET_DMA_TX_POLL_DEMAND_TPD_GET(x)   (((uint32_t)(x) & ENET_DMA_TX_POLL_DEMAND_TPD_MASK) >> ENET_DMA_TX_POLL_DEMAND_TPD_SHIFT)
 
#define ENET_DMA_RX_POLL_DEMAND_RPD_MASK   (0xFFFFFFFFUL)
 
#define ENET_DMA_RX_POLL_DEMAND_RPD_SHIFT   (0U)
 
#define ENET_DMA_RX_POLL_DEMAND_RPD_SET(x)   (((uint32_t)(x) << ENET_DMA_RX_POLL_DEMAND_RPD_SHIFT) & ENET_DMA_RX_POLL_DEMAND_RPD_MASK)
 
#define ENET_DMA_RX_POLL_DEMAND_RPD_GET(x)   (((uint32_t)(x) & ENET_DMA_RX_POLL_DEMAND_RPD_MASK) >> ENET_DMA_RX_POLL_DEMAND_RPD_SHIFT)
 
#define ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_MASK   (0xFFFFFFFFUL)
 
#define ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SHIFT   (0U)
 
#define ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SET(x)   (((uint32_t)(x) << ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SHIFT) & ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_MASK)
 
#define ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_GET(x)   (((uint32_t)(x) & ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_MASK) >> ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SHIFT)
 
#define ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_MASK   (0xFFFFFFFFUL)
 
#define ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SHIFT   (0U)
 
#define ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SET(x)   (((uint32_t)(x) << ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SHIFT) & ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_MASK)
 
#define ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_GET(x)   (((uint32_t)(x) & ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_MASK) >> ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SHIFT)
 
#define ENET_DMA_STATUS_GLPII_MASK   (0x40000000UL)
 
#define ENET_DMA_STATUS_GLPII_SHIFT   (30U)
 
#define ENET_DMA_STATUS_GLPII_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_GLPII_SHIFT) & ENET_DMA_STATUS_GLPII_MASK)
 
#define ENET_DMA_STATUS_GLPII_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_GLPII_MASK) >> ENET_DMA_STATUS_GLPII_SHIFT)
 
#define ENET_DMA_STATUS_TTI_MASK   (0x20000000UL)
 
#define ENET_DMA_STATUS_TTI_SHIFT   (29U)
 
#define ENET_DMA_STATUS_TTI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_TTI_SHIFT) & ENET_DMA_STATUS_TTI_MASK)
 
#define ENET_DMA_STATUS_TTI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_TTI_MASK) >> ENET_DMA_STATUS_TTI_SHIFT)
 
#define ENET_DMA_STATUS_GPI_MASK   (0x10000000UL)
 
#define ENET_DMA_STATUS_GPI_SHIFT   (28U)
 
#define ENET_DMA_STATUS_GPI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_GPI_SHIFT) & ENET_DMA_STATUS_GPI_MASK)
 
#define ENET_DMA_STATUS_GPI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_GPI_MASK) >> ENET_DMA_STATUS_GPI_SHIFT)
 
#define ENET_DMA_STATUS_GMI_MASK   (0x8000000UL)
 
#define ENET_DMA_STATUS_GMI_SHIFT   (27U)
 
#define ENET_DMA_STATUS_GMI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_GMI_SHIFT) & ENET_DMA_STATUS_GMI_MASK)
 
#define ENET_DMA_STATUS_GMI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_GMI_MASK) >> ENET_DMA_STATUS_GMI_SHIFT)
 
#define ENET_DMA_STATUS_GLI_MASK   (0x4000000UL)
 
#define ENET_DMA_STATUS_GLI_SHIFT   (26U)
 
#define ENET_DMA_STATUS_GLI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_GLI_SHIFT) & ENET_DMA_STATUS_GLI_MASK)
 
#define ENET_DMA_STATUS_GLI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_GLI_MASK) >> ENET_DMA_STATUS_GLI_SHIFT)
 
#define ENET_DMA_STATUS_EB_MASK   (0x3800000UL)
 
#define ENET_DMA_STATUS_EB_SHIFT   (23U)
 
#define ENET_DMA_STATUS_EB_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_EB_SHIFT) & ENET_DMA_STATUS_EB_MASK)
 
#define ENET_DMA_STATUS_EB_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_EB_MASK) >> ENET_DMA_STATUS_EB_SHIFT)
 
#define ENET_DMA_STATUS_TS_MASK   (0x700000UL)
 
#define ENET_DMA_STATUS_TS_SHIFT   (20U)
 
#define ENET_DMA_STATUS_TS_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_TS_SHIFT) & ENET_DMA_STATUS_TS_MASK)
 
#define ENET_DMA_STATUS_TS_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_TS_MASK) >> ENET_DMA_STATUS_TS_SHIFT)
 
#define ENET_DMA_STATUS_RS_MASK   (0xE0000UL)
 
#define ENET_DMA_STATUS_RS_SHIFT   (17U)
 
#define ENET_DMA_STATUS_RS_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_RS_SHIFT) & ENET_DMA_STATUS_RS_MASK)
 
#define ENET_DMA_STATUS_RS_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_RS_MASK) >> ENET_DMA_STATUS_RS_SHIFT)
 
#define ENET_DMA_STATUS_NIS_MASK   (0x10000UL)
 
#define ENET_DMA_STATUS_NIS_SHIFT   (16U)
 
#define ENET_DMA_STATUS_NIS_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_NIS_SHIFT) & ENET_DMA_STATUS_NIS_MASK)
 
#define ENET_DMA_STATUS_NIS_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_NIS_MASK) >> ENET_DMA_STATUS_NIS_SHIFT)
 
#define ENET_DMA_STATUS_AIS_MASK   (0x8000U)
 
#define ENET_DMA_STATUS_AIS_SHIFT   (15U)
 
#define ENET_DMA_STATUS_AIS_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_AIS_SHIFT) & ENET_DMA_STATUS_AIS_MASK)
 
#define ENET_DMA_STATUS_AIS_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_AIS_MASK) >> ENET_DMA_STATUS_AIS_SHIFT)
 
#define ENET_DMA_STATUS_ERI_MASK   (0x4000U)
 
#define ENET_DMA_STATUS_ERI_SHIFT   (14U)
 
#define ENET_DMA_STATUS_ERI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_ERI_SHIFT) & ENET_DMA_STATUS_ERI_MASK)
 
#define ENET_DMA_STATUS_ERI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_ERI_MASK) >> ENET_DMA_STATUS_ERI_SHIFT)
 
#define ENET_DMA_STATUS_FBI_MASK   (0x2000U)
 
#define ENET_DMA_STATUS_FBI_SHIFT   (13U)
 
#define ENET_DMA_STATUS_FBI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_FBI_SHIFT) & ENET_DMA_STATUS_FBI_MASK)
 
#define ENET_DMA_STATUS_FBI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_FBI_MASK) >> ENET_DMA_STATUS_FBI_SHIFT)
 
#define ENET_DMA_STATUS_ETI_MASK   (0x400U)
 
#define ENET_DMA_STATUS_ETI_SHIFT   (10U)
 
#define ENET_DMA_STATUS_ETI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_ETI_SHIFT) & ENET_DMA_STATUS_ETI_MASK)
 
#define ENET_DMA_STATUS_ETI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_ETI_MASK) >> ENET_DMA_STATUS_ETI_SHIFT)
 
#define ENET_DMA_STATUS_RWT_MASK   (0x200U)
 
#define ENET_DMA_STATUS_RWT_SHIFT   (9U)
 
#define ENET_DMA_STATUS_RWT_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_RWT_SHIFT) & ENET_DMA_STATUS_RWT_MASK)
 
#define ENET_DMA_STATUS_RWT_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_RWT_MASK) >> ENET_DMA_STATUS_RWT_SHIFT)
 
#define ENET_DMA_STATUS_RPS_MASK   (0x100U)
 
#define ENET_DMA_STATUS_RPS_SHIFT   (8U)
 
#define ENET_DMA_STATUS_RPS_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_RPS_SHIFT) & ENET_DMA_STATUS_RPS_MASK)
 
#define ENET_DMA_STATUS_RPS_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_RPS_MASK) >> ENET_DMA_STATUS_RPS_SHIFT)
 
#define ENET_DMA_STATUS_RU_MASK   (0x80U)
 
#define ENET_DMA_STATUS_RU_SHIFT   (7U)
 
#define ENET_DMA_STATUS_RU_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_RU_SHIFT) & ENET_DMA_STATUS_RU_MASK)
 
#define ENET_DMA_STATUS_RU_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_RU_MASK) >> ENET_DMA_STATUS_RU_SHIFT)
 
#define ENET_DMA_STATUS_RI_MASK   (0x40U)
 
#define ENET_DMA_STATUS_RI_SHIFT   (6U)
 
#define ENET_DMA_STATUS_RI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_RI_SHIFT) & ENET_DMA_STATUS_RI_MASK)
 
#define ENET_DMA_STATUS_RI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_RI_MASK) >> ENET_DMA_STATUS_RI_SHIFT)
 
#define ENET_DMA_STATUS_UNF_MASK   (0x20U)
 
#define ENET_DMA_STATUS_UNF_SHIFT   (5U)
 
#define ENET_DMA_STATUS_UNF_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_UNF_SHIFT) & ENET_DMA_STATUS_UNF_MASK)
 
#define ENET_DMA_STATUS_UNF_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_UNF_MASK) >> ENET_DMA_STATUS_UNF_SHIFT)
 
#define ENET_DMA_STATUS_OVF_MASK   (0x10U)
 
#define ENET_DMA_STATUS_OVF_SHIFT   (4U)
 
#define ENET_DMA_STATUS_OVF_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_OVF_SHIFT) & ENET_DMA_STATUS_OVF_MASK)
 
#define ENET_DMA_STATUS_OVF_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_OVF_MASK) >> ENET_DMA_STATUS_OVF_SHIFT)
 
#define ENET_DMA_STATUS_TJT_MASK   (0x8U)
 
#define ENET_DMA_STATUS_TJT_SHIFT   (3U)
 
#define ENET_DMA_STATUS_TJT_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_TJT_SHIFT) & ENET_DMA_STATUS_TJT_MASK)
 
#define ENET_DMA_STATUS_TJT_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_TJT_MASK) >> ENET_DMA_STATUS_TJT_SHIFT)
 
#define ENET_DMA_STATUS_TU_MASK   (0x4U)
 
#define ENET_DMA_STATUS_TU_SHIFT   (2U)
 
#define ENET_DMA_STATUS_TU_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_TU_SHIFT) & ENET_DMA_STATUS_TU_MASK)
 
#define ENET_DMA_STATUS_TU_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_TU_MASK) >> ENET_DMA_STATUS_TU_SHIFT)
 
#define ENET_DMA_STATUS_TPS_MASK   (0x2U)
 
#define ENET_DMA_STATUS_TPS_SHIFT   (1U)
 
#define ENET_DMA_STATUS_TPS_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_TPS_SHIFT) & ENET_DMA_STATUS_TPS_MASK)
 
#define ENET_DMA_STATUS_TPS_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_TPS_MASK) >> ENET_DMA_STATUS_TPS_SHIFT)
 
#define ENET_DMA_STATUS_TI_MASK   (0x1U)
 
#define ENET_DMA_STATUS_TI_SHIFT   (0U)
 
#define ENET_DMA_STATUS_TI_SET(x)   (((uint32_t)(x) << ENET_DMA_STATUS_TI_SHIFT) & ENET_DMA_STATUS_TI_MASK)
 
#define ENET_DMA_STATUS_TI_GET(x)   (((uint32_t)(x) & ENET_DMA_STATUS_TI_MASK) >> ENET_DMA_STATUS_TI_SHIFT)
 
#define ENET_DMA_OP_MODE_DT_MASK   (0x10000000UL)
 
#define ENET_DMA_OP_MODE_DT_SHIFT   (28U)
 
#define ENET_DMA_OP_MODE_DT_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_DT_SHIFT) & ENET_DMA_OP_MODE_DT_MASK)
 
#define ENET_DMA_OP_MODE_DT_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_DT_MASK) >> ENET_DMA_OP_MODE_DT_SHIFT)
 
#define ENET_DMA_OP_MODE_RSF_MASK   (0x2000000UL)
 
#define ENET_DMA_OP_MODE_RSF_SHIFT   (25U)
 
#define ENET_DMA_OP_MODE_RSF_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_RSF_SHIFT) & ENET_DMA_OP_MODE_RSF_MASK)
 
#define ENET_DMA_OP_MODE_RSF_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_RSF_MASK) >> ENET_DMA_OP_MODE_RSF_SHIFT)
 
#define ENET_DMA_OP_MODE_DFF_MASK   (0x1000000UL)
 
#define ENET_DMA_OP_MODE_DFF_SHIFT   (24U)
 
#define ENET_DMA_OP_MODE_DFF_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_DFF_SHIFT) & ENET_DMA_OP_MODE_DFF_MASK)
 
#define ENET_DMA_OP_MODE_DFF_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_DFF_MASK) >> ENET_DMA_OP_MODE_DFF_SHIFT)
 
#define ENET_DMA_OP_MODE_RFA_2_MASK   (0x800000UL)
 
#define ENET_DMA_OP_MODE_RFA_2_SHIFT   (23U)
 
#define ENET_DMA_OP_MODE_RFA_2_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_RFA_2_SHIFT) & ENET_DMA_OP_MODE_RFA_2_MASK)
 
#define ENET_DMA_OP_MODE_RFA_2_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_RFA_2_MASK) >> ENET_DMA_OP_MODE_RFA_2_SHIFT)
 
#define ENET_DMA_OP_MODE_RFD_2_MASK   (0x400000UL)
 
#define ENET_DMA_OP_MODE_RFD_2_SHIFT   (22U)
 
#define ENET_DMA_OP_MODE_RFD_2_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_RFD_2_SHIFT) & ENET_DMA_OP_MODE_RFD_2_MASK)
 
#define ENET_DMA_OP_MODE_RFD_2_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_RFD_2_MASK) >> ENET_DMA_OP_MODE_RFD_2_SHIFT)
 
#define ENET_DMA_OP_MODE_TSF_MASK   (0x200000UL)
 
#define ENET_DMA_OP_MODE_TSF_SHIFT   (21U)
 
#define ENET_DMA_OP_MODE_TSF_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_TSF_SHIFT) & ENET_DMA_OP_MODE_TSF_MASK)
 
#define ENET_DMA_OP_MODE_TSF_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_TSF_MASK) >> ENET_DMA_OP_MODE_TSF_SHIFT)
 
#define ENET_DMA_OP_MODE_FTF_MASK   (0x100000UL)
 
#define ENET_DMA_OP_MODE_FTF_SHIFT   (20U)
 
#define ENET_DMA_OP_MODE_FTF_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_FTF_SHIFT) & ENET_DMA_OP_MODE_FTF_MASK)
 
#define ENET_DMA_OP_MODE_FTF_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_FTF_MASK) >> ENET_DMA_OP_MODE_FTF_SHIFT)
 
#define ENET_DMA_OP_MODE_TTC_MASK   (0x1C000UL)
 
#define ENET_DMA_OP_MODE_TTC_SHIFT   (14U)
 
#define ENET_DMA_OP_MODE_TTC_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_TTC_SHIFT) & ENET_DMA_OP_MODE_TTC_MASK)
 
#define ENET_DMA_OP_MODE_TTC_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_TTC_MASK) >> ENET_DMA_OP_MODE_TTC_SHIFT)
 
#define ENET_DMA_OP_MODE_ST_MASK   (0x2000U)
 
#define ENET_DMA_OP_MODE_ST_SHIFT   (13U)
 
#define ENET_DMA_OP_MODE_ST_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_ST_SHIFT) & ENET_DMA_OP_MODE_ST_MASK)
 
#define ENET_DMA_OP_MODE_ST_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_ST_MASK) >> ENET_DMA_OP_MODE_ST_SHIFT)
 
#define ENET_DMA_OP_MODE_RFD_MASK   (0x1800U)
 
#define ENET_DMA_OP_MODE_RFD_SHIFT   (11U)
 
#define ENET_DMA_OP_MODE_RFD_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_RFD_SHIFT) & ENET_DMA_OP_MODE_RFD_MASK)
 
#define ENET_DMA_OP_MODE_RFD_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_RFD_MASK) >> ENET_DMA_OP_MODE_RFD_SHIFT)
 
#define ENET_DMA_OP_MODE_RFA_MASK   (0x600U)
 
#define ENET_DMA_OP_MODE_RFA_SHIFT   (9U)
 
#define ENET_DMA_OP_MODE_RFA_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_RFA_SHIFT) & ENET_DMA_OP_MODE_RFA_MASK)
 
#define ENET_DMA_OP_MODE_RFA_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_RFA_MASK) >> ENET_DMA_OP_MODE_RFA_SHIFT)
 
#define ENET_DMA_OP_MODE_EFC_MASK   (0x100U)
 
#define ENET_DMA_OP_MODE_EFC_SHIFT   (8U)
 
#define ENET_DMA_OP_MODE_EFC_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_EFC_SHIFT) & ENET_DMA_OP_MODE_EFC_MASK)
 
#define ENET_DMA_OP_MODE_EFC_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_EFC_MASK) >> ENET_DMA_OP_MODE_EFC_SHIFT)
 
#define ENET_DMA_OP_MODE_FEF_MASK   (0x80U)
 
#define ENET_DMA_OP_MODE_FEF_SHIFT   (7U)
 
#define ENET_DMA_OP_MODE_FEF_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_FEF_SHIFT) & ENET_DMA_OP_MODE_FEF_MASK)
 
#define ENET_DMA_OP_MODE_FEF_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_FEF_MASK) >> ENET_DMA_OP_MODE_FEF_SHIFT)
 
#define ENET_DMA_OP_MODE_FUF_MASK   (0x40U)
 
#define ENET_DMA_OP_MODE_FUF_SHIFT   (6U)
 
#define ENET_DMA_OP_MODE_FUF_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_FUF_SHIFT) & ENET_DMA_OP_MODE_FUF_MASK)
 
#define ENET_DMA_OP_MODE_FUF_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_FUF_MASK) >> ENET_DMA_OP_MODE_FUF_SHIFT)
 
#define ENET_DMA_OP_MODE_DGF_MASK   (0x20U)
 
#define ENET_DMA_OP_MODE_DGF_SHIFT   (5U)
 
#define ENET_DMA_OP_MODE_DGF_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_DGF_SHIFT) & ENET_DMA_OP_MODE_DGF_MASK)
 
#define ENET_DMA_OP_MODE_DGF_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_DGF_MASK) >> ENET_DMA_OP_MODE_DGF_SHIFT)
 
#define ENET_DMA_OP_MODE_RTC_MASK   (0x18U)
 
#define ENET_DMA_OP_MODE_RTC_SHIFT   (3U)
 
#define ENET_DMA_OP_MODE_RTC_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_RTC_SHIFT) & ENET_DMA_OP_MODE_RTC_MASK)
 
#define ENET_DMA_OP_MODE_RTC_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_RTC_MASK) >> ENET_DMA_OP_MODE_RTC_SHIFT)
 
#define ENET_DMA_OP_MODE_OSF_MASK   (0x4U)
 
#define ENET_DMA_OP_MODE_OSF_SHIFT   (2U)
 
#define ENET_DMA_OP_MODE_OSF_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_OSF_SHIFT) & ENET_DMA_OP_MODE_OSF_MASK)
 
#define ENET_DMA_OP_MODE_OSF_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_OSF_MASK) >> ENET_DMA_OP_MODE_OSF_SHIFT)
 
#define ENET_DMA_OP_MODE_SR_MASK   (0x2U)
 
#define ENET_DMA_OP_MODE_SR_SHIFT   (1U)
 
#define ENET_DMA_OP_MODE_SR_SET(x)   (((uint32_t)(x) << ENET_DMA_OP_MODE_SR_SHIFT) & ENET_DMA_OP_MODE_SR_MASK)
 
#define ENET_DMA_OP_MODE_SR_GET(x)   (((uint32_t)(x) & ENET_DMA_OP_MODE_SR_MASK) >> ENET_DMA_OP_MODE_SR_SHIFT)
 
#define ENET_DMA_INTR_EN_NIE_MASK   (0x10000UL)
 
#define ENET_DMA_INTR_EN_NIE_SHIFT   (16U)
 
#define ENET_DMA_INTR_EN_NIE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_NIE_SHIFT) & ENET_DMA_INTR_EN_NIE_MASK)
 
#define ENET_DMA_INTR_EN_NIE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_NIE_MASK) >> ENET_DMA_INTR_EN_NIE_SHIFT)
 
#define ENET_DMA_INTR_EN_AIE_MASK   (0x8000U)
 
#define ENET_DMA_INTR_EN_AIE_SHIFT   (15U)
 
#define ENET_DMA_INTR_EN_AIE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_AIE_SHIFT) & ENET_DMA_INTR_EN_AIE_MASK)
 
#define ENET_DMA_INTR_EN_AIE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_AIE_MASK) >> ENET_DMA_INTR_EN_AIE_SHIFT)
 
#define ENET_DMA_INTR_EN_ERE_MASK   (0x4000U)
 
#define ENET_DMA_INTR_EN_ERE_SHIFT   (14U)
 
#define ENET_DMA_INTR_EN_ERE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_ERE_SHIFT) & ENET_DMA_INTR_EN_ERE_MASK)
 
#define ENET_DMA_INTR_EN_ERE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_ERE_MASK) >> ENET_DMA_INTR_EN_ERE_SHIFT)
 
#define ENET_DMA_INTR_EN_FBE_MASK   (0x2000U)
 
#define ENET_DMA_INTR_EN_FBE_SHIFT   (13U)
 
#define ENET_DMA_INTR_EN_FBE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_FBE_SHIFT) & ENET_DMA_INTR_EN_FBE_MASK)
 
#define ENET_DMA_INTR_EN_FBE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_FBE_MASK) >> ENET_DMA_INTR_EN_FBE_SHIFT)
 
#define ENET_DMA_INTR_EN_ETE_MASK   (0x400U)
 
#define ENET_DMA_INTR_EN_ETE_SHIFT   (10U)
 
#define ENET_DMA_INTR_EN_ETE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_ETE_SHIFT) & ENET_DMA_INTR_EN_ETE_MASK)
 
#define ENET_DMA_INTR_EN_ETE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_ETE_MASK) >> ENET_DMA_INTR_EN_ETE_SHIFT)
 
#define ENET_DMA_INTR_EN_RWE_MASK   (0x200U)
 
#define ENET_DMA_INTR_EN_RWE_SHIFT   (9U)
 
#define ENET_DMA_INTR_EN_RWE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_RWE_SHIFT) & ENET_DMA_INTR_EN_RWE_MASK)
 
#define ENET_DMA_INTR_EN_RWE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_RWE_MASK) >> ENET_DMA_INTR_EN_RWE_SHIFT)
 
#define ENET_DMA_INTR_EN_RSE_MASK   (0x100U)
 
#define ENET_DMA_INTR_EN_RSE_SHIFT   (8U)
 
#define ENET_DMA_INTR_EN_RSE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_RSE_SHIFT) & ENET_DMA_INTR_EN_RSE_MASK)
 
#define ENET_DMA_INTR_EN_RSE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_RSE_MASK) >> ENET_DMA_INTR_EN_RSE_SHIFT)
 
#define ENET_DMA_INTR_EN_RUE_MASK   (0x80U)
 
#define ENET_DMA_INTR_EN_RUE_SHIFT   (7U)
 
#define ENET_DMA_INTR_EN_RUE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_RUE_SHIFT) & ENET_DMA_INTR_EN_RUE_MASK)
 
#define ENET_DMA_INTR_EN_RUE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_RUE_MASK) >> ENET_DMA_INTR_EN_RUE_SHIFT)
 
#define ENET_DMA_INTR_EN_RIE_MASK   (0x40U)
 
#define ENET_DMA_INTR_EN_RIE_SHIFT   (6U)
 
#define ENET_DMA_INTR_EN_RIE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_RIE_SHIFT) & ENET_DMA_INTR_EN_RIE_MASK)
 
#define ENET_DMA_INTR_EN_RIE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_RIE_MASK) >> ENET_DMA_INTR_EN_RIE_SHIFT)
 
#define ENET_DMA_INTR_EN_UNE_MASK   (0x20U)
 
#define ENET_DMA_INTR_EN_UNE_SHIFT   (5U)
 
#define ENET_DMA_INTR_EN_UNE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_UNE_SHIFT) & ENET_DMA_INTR_EN_UNE_MASK)
 
#define ENET_DMA_INTR_EN_UNE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_UNE_MASK) >> ENET_DMA_INTR_EN_UNE_SHIFT)
 
#define ENET_DMA_INTR_EN_OVE_MASK   (0x10U)
 
#define ENET_DMA_INTR_EN_OVE_SHIFT   (4U)
 
#define ENET_DMA_INTR_EN_OVE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_OVE_SHIFT) & ENET_DMA_INTR_EN_OVE_MASK)
 
#define ENET_DMA_INTR_EN_OVE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_OVE_MASK) >> ENET_DMA_INTR_EN_OVE_SHIFT)
 
#define ENET_DMA_INTR_EN_TJE_MASK   (0x8U)
 
#define ENET_DMA_INTR_EN_TJE_SHIFT   (3U)
 
#define ENET_DMA_INTR_EN_TJE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_TJE_SHIFT) & ENET_DMA_INTR_EN_TJE_MASK)
 
#define ENET_DMA_INTR_EN_TJE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_TJE_MASK) >> ENET_DMA_INTR_EN_TJE_SHIFT)
 
#define ENET_DMA_INTR_EN_TUE_MASK   (0x4U)
 
#define ENET_DMA_INTR_EN_TUE_SHIFT   (2U)
 
#define ENET_DMA_INTR_EN_TUE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_TUE_SHIFT) & ENET_DMA_INTR_EN_TUE_MASK)
 
#define ENET_DMA_INTR_EN_TUE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_TUE_MASK) >> ENET_DMA_INTR_EN_TUE_SHIFT)
 
#define ENET_DMA_INTR_EN_TSE_MASK   (0x2U)
 
#define ENET_DMA_INTR_EN_TSE_SHIFT   (1U)
 
#define ENET_DMA_INTR_EN_TSE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_TSE_SHIFT) & ENET_DMA_INTR_EN_TSE_MASK)
 
#define ENET_DMA_INTR_EN_TSE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_TSE_MASK) >> ENET_DMA_INTR_EN_TSE_SHIFT)
 
#define ENET_DMA_INTR_EN_TIE_MASK   (0x1U)
 
#define ENET_DMA_INTR_EN_TIE_SHIFT   (0U)
 
#define ENET_DMA_INTR_EN_TIE_SET(x)   (((uint32_t)(x) << ENET_DMA_INTR_EN_TIE_SHIFT) & ENET_DMA_INTR_EN_TIE_MASK)
 
#define ENET_DMA_INTR_EN_TIE_GET(x)   (((uint32_t)(x) & ENET_DMA_INTR_EN_TIE_MASK) >> ENET_DMA_INTR_EN_TIE_SHIFT)
 
#define ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_MASK   (0x10000000UL)
 
#define ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SHIFT   (28U)
 
#define ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SET(x)   (((uint32_t)(x) << ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SHIFT) & ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_MASK)
 
#define ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_GET(x)   (((uint32_t)(x) & ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_MASK) >> ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SHIFT)
 
#define ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_MASK   (0xFFE0000UL)
 
#define ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SHIFT   (17U)
 
#define ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SET(x)   (((uint32_t)(x) << ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SHIFT) & ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_MASK)
 
#define ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_GET(x)   (((uint32_t)(x) & ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_MASK) >> ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SHIFT)
 
#define ENET_DMA_MISS_OVF_CNT_MISCNTOVF_MASK   (0x10000UL)
 
#define ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SHIFT   (16U)
 
#define ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SET(x)   (((uint32_t)(x) << ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SHIFT) & ENET_DMA_MISS_OVF_CNT_MISCNTOVF_MASK)
 
#define ENET_DMA_MISS_OVF_CNT_MISCNTOVF_GET(x)   (((uint32_t)(x) & ENET_DMA_MISS_OVF_CNT_MISCNTOVF_MASK) >> ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SHIFT)
 
#define ENET_DMA_MISS_OVF_CNT_MISFRMCNT_MASK   (0xFFFFU)
 
#define ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SHIFT   (0U)
 
#define ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SET(x)   (((uint32_t)(x) << ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SHIFT) & ENET_DMA_MISS_OVF_CNT_MISFRMCNT_MASK)
 
#define ENET_DMA_MISS_OVF_CNT_MISFRMCNT_GET(x)   (((uint32_t)(x) & ENET_DMA_MISS_OVF_CNT_MISFRMCNT_MASK) >> ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SHIFT)
 
#define ENET_DMA_RX_INTR_WDOG_RIWT_MASK   (0xFFU)
 
#define ENET_DMA_RX_INTR_WDOG_RIWT_SHIFT   (0U)
 
#define ENET_DMA_RX_INTR_WDOG_RIWT_SET(x)   (((uint32_t)(x) << ENET_DMA_RX_INTR_WDOG_RIWT_SHIFT) & ENET_DMA_RX_INTR_WDOG_RIWT_MASK)
 
#define ENET_DMA_RX_INTR_WDOG_RIWT_GET(x)   (((uint32_t)(x) & ENET_DMA_RX_INTR_WDOG_RIWT_MASK) >> ENET_DMA_RX_INTR_WDOG_RIWT_SHIFT)
 
#define ENET_DMA_AXI_MODE_EN_LPI_MASK   (0x80000000UL)
 
#define ENET_DMA_AXI_MODE_EN_LPI_SHIFT   (31U)
 
#define ENET_DMA_AXI_MODE_EN_LPI_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_EN_LPI_SHIFT) & ENET_DMA_AXI_MODE_EN_LPI_MASK)
 
#define ENET_DMA_AXI_MODE_EN_LPI_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_EN_LPI_MASK) >> ENET_DMA_AXI_MODE_EN_LPI_SHIFT)
 
#define ENET_DMA_AXI_MODE_LPI_XIT_FRM_MASK   (0x40000000UL)
 
#define ENET_DMA_AXI_MODE_LPI_XIT_FRM_SHIFT   (30U)
 
#define ENET_DMA_AXI_MODE_LPI_XIT_FRM_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_LPI_XIT_FRM_SHIFT) & ENET_DMA_AXI_MODE_LPI_XIT_FRM_MASK)
 
#define ENET_DMA_AXI_MODE_LPI_XIT_FRM_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_LPI_XIT_FRM_MASK) >> ENET_DMA_AXI_MODE_LPI_XIT_FRM_SHIFT)
 
#define ENET_DMA_AXI_MODE_WR_OSR_LMT_MASK   (0xF00000UL)
 
#define ENET_DMA_AXI_MODE_WR_OSR_LMT_SHIFT   (20U)
 
#define ENET_DMA_AXI_MODE_WR_OSR_LMT_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_WR_OSR_LMT_SHIFT) & ENET_DMA_AXI_MODE_WR_OSR_LMT_MASK)
 
#define ENET_DMA_AXI_MODE_WR_OSR_LMT_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_WR_OSR_LMT_MASK) >> ENET_DMA_AXI_MODE_WR_OSR_LMT_SHIFT)
 
#define ENET_DMA_AXI_MODE_RD_OSR_LMT_MASK   (0xF0000UL)
 
#define ENET_DMA_AXI_MODE_RD_OSR_LMT_SHIFT   (16U)
 
#define ENET_DMA_AXI_MODE_RD_OSR_LMT_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_RD_OSR_LMT_SHIFT) & ENET_DMA_AXI_MODE_RD_OSR_LMT_MASK)
 
#define ENET_DMA_AXI_MODE_RD_OSR_LMT_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_RD_OSR_LMT_MASK) >> ENET_DMA_AXI_MODE_RD_OSR_LMT_SHIFT)
 
#define ENET_DMA_AXI_MODE_ONEKBBE_MASK   (0x2000U)
 
#define ENET_DMA_AXI_MODE_ONEKBBE_SHIFT   (13U)
 
#define ENET_DMA_AXI_MODE_ONEKBBE_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_ONEKBBE_SHIFT) & ENET_DMA_AXI_MODE_ONEKBBE_MASK)
 
#define ENET_DMA_AXI_MODE_ONEKBBE_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_ONEKBBE_MASK) >> ENET_DMA_AXI_MODE_ONEKBBE_SHIFT)
 
#define ENET_DMA_AXI_MODE_AXI_AAL_MASK   (0x1000U)
 
#define ENET_DMA_AXI_MODE_AXI_AAL_SHIFT   (12U)
 
#define ENET_DMA_AXI_MODE_AXI_AAL_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_AXI_AAL_SHIFT) & ENET_DMA_AXI_MODE_AXI_AAL_MASK)
 
#define ENET_DMA_AXI_MODE_AXI_AAL_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_AXI_AAL_MASK) >> ENET_DMA_AXI_MODE_AXI_AAL_SHIFT)
 
#define ENET_DMA_AXI_MODE_BLEN256_MASK   (0x80U)
 
#define ENET_DMA_AXI_MODE_BLEN256_SHIFT   (7U)
 
#define ENET_DMA_AXI_MODE_BLEN256_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN256_SHIFT) & ENET_DMA_AXI_MODE_BLEN256_MASK)
 
#define ENET_DMA_AXI_MODE_BLEN256_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN256_MASK) >> ENET_DMA_AXI_MODE_BLEN256_SHIFT)
 
#define ENET_DMA_AXI_MODE_BLEN128_MASK   (0x40U)
 
#define ENET_DMA_AXI_MODE_BLEN128_SHIFT   (6U)
 
#define ENET_DMA_AXI_MODE_BLEN128_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN128_SHIFT) & ENET_DMA_AXI_MODE_BLEN128_MASK)
 
#define ENET_DMA_AXI_MODE_BLEN128_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN128_MASK) >> ENET_DMA_AXI_MODE_BLEN128_SHIFT)
 
#define ENET_DMA_AXI_MODE_BLEN64_MASK   (0x20U)
 
#define ENET_DMA_AXI_MODE_BLEN64_SHIFT   (5U)
 
#define ENET_DMA_AXI_MODE_BLEN64_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN64_SHIFT) & ENET_DMA_AXI_MODE_BLEN64_MASK)
 
#define ENET_DMA_AXI_MODE_BLEN64_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN64_MASK) >> ENET_DMA_AXI_MODE_BLEN64_SHIFT)
 
#define ENET_DMA_AXI_MODE_BLEN32_MASK   (0x10U)
 
#define ENET_DMA_AXI_MODE_BLEN32_SHIFT   (4U)
 
#define ENET_DMA_AXI_MODE_BLEN32_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN32_SHIFT) & ENET_DMA_AXI_MODE_BLEN32_MASK)
 
#define ENET_DMA_AXI_MODE_BLEN32_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN32_MASK) >> ENET_DMA_AXI_MODE_BLEN32_SHIFT)
 
#define ENET_DMA_AXI_MODE_BLEN16_MASK   (0x8U)
 
#define ENET_DMA_AXI_MODE_BLEN16_SHIFT   (3U)
 
#define ENET_DMA_AXI_MODE_BLEN16_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN16_SHIFT) & ENET_DMA_AXI_MODE_BLEN16_MASK)
 
#define ENET_DMA_AXI_MODE_BLEN16_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN16_MASK) >> ENET_DMA_AXI_MODE_BLEN16_SHIFT)
 
#define ENET_DMA_AXI_MODE_BLEN8_MASK   (0x4U)
 
#define ENET_DMA_AXI_MODE_BLEN8_SHIFT   (2U)
 
#define ENET_DMA_AXI_MODE_BLEN8_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN8_SHIFT) & ENET_DMA_AXI_MODE_BLEN8_MASK)
 
#define ENET_DMA_AXI_MODE_BLEN8_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN8_MASK) >> ENET_DMA_AXI_MODE_BLEN8_SHIFT)
 
#define ENET_DMA_AXI_MODE_BLEN4_MASK   (0x2U)
 
#define ENET_DMA_AXI_MODE_BLEN4_SHIFT   (1U)
 
#define ENET_DMA_AXI_MODE_BLEN4_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN4_SHIFT) & ENET_DMA_AXI_MODE_BLEN4_MASK)
 
#define ENET_DMA_AXI_MODE_BLEN4_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN4_MASK) >> ENET_DMA_AXI_MODE_BLEN4_SHIFT)
 
#define ENET_DMA_AXI_MODE_UNDEF_MASK   (0x1U)
 
#define ENET_DMA_AXI_MODE_UNDEF_SHIFT   (0U)
 
#define ENET_DMA_AXI_MODE_UNDEF_SET(x)   (((uint32_t)(x) << ENET_DMA_AXI_MODE_UNDEF_SHIFT) & ENET_DMA_AXI_MODE_UNDEF_MASK)
 
#define ENET_DMA_AXI_MODE_UNDEF_GET(x)   (((uint32_t)(x) & ENET_DMA_AXI_MODE_UNDEF_MASK) >> ENET_DMA_AXI_MODE_UNDEF_SHIFT)
 
#define ENET_DMA_BUS_STATUS_AXIRDSTS_MASK   (0x2U)
 
#define ENET_DMA_BUS_STATUS_AXIRDSTS_SHIFT   (1U)
 
#define ENET_DMA_BUS_STATUS_AXIRDSTS_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_STATUS_AXIRDSTS_SHIFT) & ENET_DMA_BUS_STATUS_AXIRDSTS_MASK)
 
#define ENET_DMA_BUS_STATUS_AXIRDSTS_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_STATUS_AXIRDSTS_MASK) >> ENET_DMA_BUS_STATUS_AXIRDSTS_SHIFT)
 
#define ENET_DMA_BUS_STATUS_AXWHSTS_MASK   (0x1U)
 
#define ENET_DMA_BUS_STATUS_AXWHSTS_SHIFT   (0U)
 
#define ENET_DMA_BUS_STATUS_AXWHSTS_SET(x)   (((uint32_t)(x) << ENET_DMA_BUS_STATUS_AXWHSTS_SHIFT) & ENET_DMA_BUS_STATUS_AXWHSTS_MASK)
 
#define ENET_DMA_BUS_STATUS_AXWHSTS_GET(x)   (((uint32_t)(x) & ENET_DMA_BUS_STATUS_AXWHSTS_MASK) >> ENET_DMA_BUS_STATUS_AXWHSTS_SHIFT)
 
#define ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_MASK   (0xFFFFFFFFUL)
 
#define ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SHIFT   (0U)
 
#define ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SET(x)   (((uint32_t)(x) << ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SHIFT) & ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_MASK)
 
#define ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_GET(x)   (((uint32_t)(x) & ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_MASK) >> ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SHIFT)
 
#define ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_MASK   (0xFFFFFFFFUL)
 
#define ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SHIFT   (0U)
 
#define ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SET(x)   (((uint32_t)(x) << ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SHIFT) & ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_MASK)
 
#define ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_GET(x)   (((uint32_t)(x) & ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_MASK) >> ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SHIFT)
 
#define ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_MASK   (0xFFFFFFFFUL)
 
#define ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SHIFT   (0U)
 
#define ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SET(x)   (((uint32_t)(x) << ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SHIFT) & ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_MASK)
 
#define ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_GET(x)   (((uint32_t)(x) & ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_MASK) >> ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SHIFT)
 
#define ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_MASK   (0xFFFFFFFFUL)
 
#define ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SHIFT   (0U)
 
#define ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SET(x)   (((uint32_t)(x) << ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SHIFT) & ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_MASK)
 
#define ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_GET(x)   (((uint32_t)(x) & ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_MASK) >> ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SHIFT)
 
#define ENET_CTRL0_ENET0_RXCLK_DLY_SEL_MASK   (0x3F00U)
 
#define ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SHIFT   (8U)
 
#define ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SET(x)   (((uint32_t)(x) << ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SHIFT) & ENET_CTRL0_ENET0_RXCLK_DLY_SEL_MASK)
 
#define ENET_CTRL0_ENET0_RXCLK_DLY_SEL_GET(x)   (((uint32_t)(x) & ENET_CTRL0_ENET0_RXCLK_DLY_SEL_MASK) >> ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SHIFT)
 
#define ENET_CTRL0_ENET0_TXCLK_DLY_SEL_MASK   (0x3FU)
 
#define ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SHIFT   (0U)
 
#define ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SET(x)   (((uint32_t)(x) << ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SHIFT) & ENET_CTRL0_ENET0_TXCLK_DLY_SEL_MASK)
 
#define ENET_CTRL0_ENET0_TXCLK_DLY_SEL_GET(x)   (((uint32_t)(x) & ENET_CTRL0_ENET0_TXCLK_DLY_SEL_MASK) >> ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SHIFT)
 
#define ENET_CTRL2_ENET0_LPI_IRQ_EN_MASK   (0x20000000UL)
 
#define ENET_CTRL2_ENET0_LPI_IRQ_EN_SHIFT   (29U)
 
#define ENET_CTRL2_ENET0_LPI_IRQ_EN_SET(x)   (((uint32_t)(x) << ENET_CTRL2_ENET0_LPI_IRQ_EN_SHIFT) & ENET_CTRL2_ENET0_LPI_IRQ_EN_MASK)
 
#define ENET_CTRL2_ENET0_LPI_IRQ_EN_GET(x)   (((uint32_t)(x) & ENET_CTRL2_ENET0_LPI_IRQ_EN_MASK) >> ENET_CTRL2_ENET0_LPI_IRQ_EN_SHIFT)
 
#define ENET_CTRL2_ENET0_REFCLK_OE_MASK   (0x80000UL)
 
#define ENET_CTRL2_ENET0_REFCLK_OE_SHIFT   (19U)
 
#define ENET_CTRL2_ENET0_REFCLK_OE_SET(x)   (((uint32_t)(x) << ENET_CTRL2_ENET0_REFCLK_OE_SHIFT) & ENET_CTRL2_ENET0_REFCLK_OE_MASK)
 
#define ENET_CTRL2_ENET0_REFCLK_OE_GET(x)   (((uint32_t)(x) & ENET_CTRL2_ENET0_REFCLK_OE_MASK) >> ENET_CTRL2_ENET0_REFCLK_OE_SHIFT)
 
#define ENET_CTRL2_ENET0_PHY_INF_SEL_MASK   (0xE000U)
 
#define ENET_CTRL2_ENET0_PHY_INF_SEL_SHIFT   (13U)
 
#define ENET_CTRL2_ENET0_PHY_INF_SEL_SET(x)   (((uint32_t)(x) << ENET_CTRL2_ENET0_PHY_INF_SEL_SHIFT) & ENET_CTRL2_ENET0_PHY_INF_SEL_MASK)
 
#define ENET_CTRL2_ENET0_PHY_INF_SEL_GET(x)   (((uint32_t)(x) & ENET_CTRL2_ENET0_PHY_INF_SEL_MASK) >> ENET_CTRL2_ENET0_PHY_INF_SEL_SHIFT)
 
#define ENET_CTRL2_ENET0_FLOWCTRL_MASK   (0x1000U)
 
#define ENET_CTRL2_ENET0_FLOWCTRL_SHIFT   (12U)
 
#define ENET_CTRL2_ENET0_FLOWCTRL_SET(x)   (((uint32_t)(x) << ENET_CTRL2_ENET0_FLOWCTRL_SHIFT) & ENET_CTRL2_ENET0_FLOWCTRL_MASK)
 
#define ENET_CTRL2_ENET0_FLOWCTRL_GET(x)   (((uint32_t)(x) & ENET_CTRL2_ENET0_FLOWCTRL_MASK) >> ENET_CTRL2_ENET0_FLOWCTRL_SHIFT)
 
#define ENET_CTRL2_ENET0_RMII_TXCLK_SEL_MASK   (0x400U)
 
#define ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SHIFT   (10U)
 
#define ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SET(x)   (((uint32_t)(x) << ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SHIFT) & ENET_CTRL2_ENET0_RMII_TXCLK_SEL_MASK)
 
#define ENET_CTRL2_ENET0_RMII_TXCLK_SEL_GET(x)   (((uint32_t)(x) & ENET_CTRL2_ENET0_RMII_TXCLK_SEL_MASK) >> ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SHIFT)
 
#define ENET_MAC_ADDR_1   (0UL)
 
#define ENET_MAC_ADDR_2   (1UL)
 
#define ENET_MAC_ADDR_3   (2UL)
 
#define ENET_MAC_ADDR_4   (3UL)
 
#define ENET_L3_L4_CFG_0   (0UL)
 
#define ENET_PPS_1   (0UL)
 
#define ENET_PPS_2   (1UL)
 
#define ENET_PPS_3   (2UL)
 

Macro Definition Documentation

◆ ENET_AUX_TS_NSEC_AUXTSLO_GET

#define ENET_AUX_TS_NSEC_AUXTSLO_GET (   x)    (((uint32_t)(x) & ENET_AUX_TS_NSEC_AUXTSLO_MASK) >> ENET_AUX_TS_NSEC_AUXTSLO_SHIFT)

◆ ENET_AUX_TS_NSEC_AUXTSLO_MASK

#define ENET_AUX_TS_NSEC_AUXTSLO_MASK   (0x7FFFFFFFUL)

◆ ENET_AUX_TS_NSEC_AUXTSLO_SHIFT

#define ENET_AUX_TS_NSEC_AUXTSLO_SHIFT   (0U)

◆ ENET_AUX_TS_SEC_AUXTSHI_GET

#define ENET_AUX_TS_SEC_AUXTSHI_GET (   x)    (((uint32_t)(x) & ENET_AUX_TS_SEC_AUXTSHI_MASK) >> ENET_AUX_TS_SEC_AUXTSHI_SHIFT)

◆ ENET_AUX_TS_SEC_AUXTSHI_MASK

#define ENET_AUX_TS_SEC_AUXTSHI_MASK   (0xFFFFFFFFUL)

◆ ENET_AUX_TS_SEC_AUXTSHI_SHIFT

#define ENET_AUX_TS_SEC_AUXTSHI_SHIFT   (0U)

◆ ENET_CTRL0_ENET0_RXCLK_DLY_SEL_GET

#define ENET_CTRL0_ENET0_RXCLK_DLY_SEL_GET (   x)    (((uint32_t)(x) & ENET_CTRL0_ENET0_RXCLK_DLY_SEL_MASK) >> ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SHIFT)

◆ ENET_CTRL0_ENET0_RXCLK_DLY_SEL_MASK

#define ENET_CTRL0_ENET0_RXCLK_DLY_SEL_MASK   (0x3F00U)

◆ ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SET

#define ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SET (   x)    (((uint32_t)(x) << ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SHIFT) & ENET_CTRL0_ENET0_RXCLK_DLY_SEL_MASK)

◆ ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SHIFT

#define ENET_CTRL0_ENET0_RXCLK_DLY_SEL_SHIFT   (8U)

◆ ENET_CTRL0_ENET0_TXCLK_DLY_SEL_GET

#define ENET_CTRL0_ENET0_TXCLK_DLY_SEL_GET (   x)    (((uint32_t)(x) & ENET_CTRL0_ENET0_TXCLK_DLY_SEL_MASK) >> ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SHIFT)

◆ ENET_CTRL0_ENET0_TXCLK_DLY_SEL_MASK

#define ENET_CTRL0_ENET0_TXCLK_DLY_SEL_MASK   (0x3FU)

◆ ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SET

#define ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SET (   x)    (((uint32_t)(x) << ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SHIFT) & ENET_CTRL0_ENET0_TXCLK_DLY_SEL_MASK)

◆ ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SHIFT

#define ENET_CTRL0_ENET0_TXCLK_DLY_SEL_SHIFT   (0U)

◆ ENET_CTRL2_ENET0_FLOWCTRL_GET

#define ENET_CTRL2_ENET0_FLOWCTRL_GET (   x)    (((uint32_t)(x) & ENET_CTRL2_ENET0_FLOWCTRL_MASK) >> ENET_CTRL2_ENET0_FLOWCTRL_SHIFT)

◆ ENET_CTRL2_ENET0_FLOWCTRL_MASK

#define ENET_CTRL2_ENET0_FLOWCTRL_MASK   (0x1000U)

◆ ENET_CTRL2_ENET0_FLOWCTRL_SET

#define ENET_CTRL2_ENET0_FLOWCTRL_SET (   x)    (((uint32_t)(x) << ENET_CTRL2_ENET0_FLOWCTRL_SHIFT) & ENET_CTRL2_ENET0_FLOWCTRL_MASK)

◆ ENET_CTRL2_ENET0_FLOWCTRL_SHIFT

#define ENET_CTRL2_ENET0_FLOWCTRL_SHIFT   (12U)

◆ ENET_CTRL2_ENET0_LPI_IRQ_EN_GET

#define ENET_CTRL2_ENET0_LPI_IRQ_EN_GET (   x)    (((uint32_t)(x) & ENET_CTRL2_ENET0_LPI_IRQ_EN_MASK) >> ENET_CTRL2_ENET0_LPI_IRQ_EN_SHIFT)

◆ ENET_CTRL2_ENET0_LPI_IRQ_EN_MASK

#define ENET_CTRL2_ENET0_LPI_IRQ_EN_MASK   (0x20000000UL)

◆ ENET_CTRL2_ENET0_LPI_IRQ_EN_SET

#define ENET_CTRL2_ENET0_LPI_IRQ_EN_SET (   x)    (((uint32_t)(x) << ENET_CTRL2_ENET0_LPI_IRQ_EN_SHIFT) & ENET_CTRL2_ENET0_LPI_IRQ_EN_MASK)

◆ ENET_CTRL2_ENET0_LPI_IRQ_EN_SHIFT

#define ENET_CTRL2_ENET0_LPI_IRQ_EN_SHIFT   (29U)

◆ ENET_CTRL2_ENET0_PHY_INF_SEL_GET

#define ENET_CTRL2_ENET0_PHY_INF_SEL_GET (   x)    (((uint32_t)(x) & ENET_CTRL2_ENET0_PHY_INF_SEL_MASK) >> ENET_CTRL2_ENET0_PHY_INF_SEL_SHIFT)

◆ ENET_CTRL2_ENET0_PHY_INF_SEL_MASK

#define ENET_CTRL2_ENET0_PHY_INF_SEL_MASK   (0xE000U)

◆ ENET_CTRL2_ENET0_PHY_INF_SEL_SET

#define ENET_CTRL2_ENET0_PHY_INF_SEL_SET (   x)    (((uint32_t)(x) << ENET_CTRL2_ENET0_PHY_INF_SEL_SHIFT) & ENET_CTRL2_ENET0_PHY_INF_SEL_MASK)

◆ ENET_CTRL2_ENET0_PHY_INF_SEL_SHIFT

#define ENET_CTRL2_ENET0_PHY_INF_SEL_SHIFT   (13U)

◆ ENET_CTRL2_ENET0_REFCLK_OE_GET

#define ENET_CTRL2_ENET0_REFCLK_OE_GET (   x)    (((uint32_t)(x) & ENET_CTRL2_ENET0_REFCLK_OE_MASK) >> ENET_CTRL2_ENET0_REFCLK_OE_SHIFT)

◆ ENET_CTRL2_ENET0_REFCLK_OE_MASK

#define ENET_CTRL2_ENET0_REFCLK_OE_MASK   (0x80000UL)

◆ ENET_CTRL2_ENET0_REFCLK_OE_SET

#define ENET_CTRL2_ENET0_REFCLK_OE_SET (   x)    (((uint32_t)(x) << ENET_CTRL2_ENET0_REFCLK_OE_SHIFT) & ENET_CTRL2_ENET0_REFCLK_OE_MASK)

◆ ENET_CTRL2_ENET0_REFCLK_OE_SHIFT

#define ENET_CTRL2_ENET0_REFCLK_OE_SHIFT   (19U)

◆ ENET_CTRL2_ENET0_RMII_TXCLK_SEL_GET

#define ENET_CTRL2_ENET0_RMII_TXCLK_SEL_GET (   x)    (((uint32_t)(x) & ENET_CTRL2_ENET0_RMII_TXCLK_SEL_MASK) >> ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SHIFT)

◆ ENET_CTRL2_ENET0_RMII_TXCLK_SEL_MASK

#define ENET_CTRL2_ENET0_RMII_TXCLK_SEL_MASK   (0x400U)

◆ ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SET

#define ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SET (   x)    (((uint32_t)(x) << ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SHIFT) & ENET_CTRL2_ENET0_RMII_TXCLK_SEL_MASK)

◆ ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SHIFT

#define ENET_CTRL2_ENET0_RMII_TXCLK_SEL_SHIFT   (10U)

◆ ENET_DMA_AXI_MODE_AXI_AAL_GET

#define ENET_DMA_AXI_MODE_AXI_AAL_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_AXI_AAL_MASK) >> ENET_DMA_AXI_MODE_AXI_AAL_SHIFT)

◆ ENET_DMA_AXI_MODE_AXI_AAL_MASK

#define ENET_DMA_AXI_MODE_AXI_AAL_MASK   (0x1000U)

◆ ENET_DMA_AXI_MODE_AXI_AAL_SET

#define ENET_DMA_AXI_MODE_AXI_AAL_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_AXI_AAL_SHIFT) & ENET_DMA_AXI_MODE_AXI_AAL_MASK)

◆ ENET_DMA_AXI_MODE_AXI_AAL_SHIFT

#define ENET_DMA_AXI_MODE_AXI_AAL_SHIFT   (12U)

◆ ENET_DMA_AXI_MODE_BLEN128_GET

#define ENET_DMA_AXI_MODE_BLEN128_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN128_MASK) >> ENET_DMA_AXI_MODE_BLEN128_SHIFT)

◆ ENET_DMA_AXI_MODE_BLEN128_MASK

#define ENET_DMA_AXI_MODE_BLEN128_MASK   (0x40U)

◆ ENET_DMA_AXI_MODE_BLEN128_SET

#define ENET_DMA_AXI_MODE_BLEN128_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN128_SHIFT) & ENET_DMA_AXI_MODE_BLEN128_MASK)

◆ ENET_DMA_AXI_MODE_BLEN128_SHIFT

#define ENET_DMA_AXI_MODE_BLEN128_SHIFT   (6U)

◆ ENET_DMA_AXI_MODE_BLEN16_GET

#define ENET_DMA_AXI_MODE_BLEN16_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN16_MASK) >> ENET_DMA_AXI_MODE_BLEN16_SHIFT)

◆ ENET_DMA_AXI_MODE_BLEN16_MASK

#define ENET_DMA_AXI_MODE_BLEN16_MASK   (0x8U)

◆ ENET_DMA_AXI_MODE_BLEN16_SET

#define ENET_DMA_AXI_MODE_BLEN16_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN16_SHIFT) & ENET_DMA_AXI_MODE_BLEN16_MASK)

◆ ENET_DMA_AXI_MODE_BLEN16_SHIFT

#define ENET_DMA_AXI_MODE_BLEN16_SHIFT   (3U)

◆ ENET_DMA_AXI_MODE_BLEN256_GET

#define ENET_DMA_AXI_MODE_BLEN256_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN256_MASK) >> ENET_DMA_AXI_MODE_BLEN256_SHIFT)

◆ ENET_DMA_AXI_MODE_BLEN256_MASK

#define ENET_DMA_AXI_MODE_BLEN256_MASK   (0x80U)

◆ ENET_DMA_AXI_MODE_BLEN256_SET

#define ENET_DMA_AXI_MODE_BLEN256_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN256_SHIFT) & ENET_DMA_AXI_MODE_BLEN256_MASK)

◆ ENET_DMA_AXI_MODE_BLEN256_SHIFT

#define ENET_DMA_AXI_MODE_BLEN256_SHIFT   (7U)

◆ ENET_DMA_AXI_MODE_BLEN32_GET

#define ENET_DMA_AXI_MODE_BLEN32_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN32_MASK) >> ENET_DMA_AXI_MODE_BLEN32_SHIFT)

◆ ENET_DMA_AXI_MODE_BLEN32_MASK

#define ENET_DMA_AXI_MODE_BLEN32_MASK   (0x10U)

◆ ENET_DMA_AXI_MODE_BLEN32_SET

#define ENET_DMA_AXI_MODE_BLEN32_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN32_SHIFT) & ENET_DMA_AXI_MODE_BLEN32_MASK)

◆ ENET_DMA_AXI_MODE_BLEN32_SHIFT

#define ENET_DMA_AXI_MODE_BLEN32_SHIFT   (4U)

◆ ENET_DMA_AXI_MODE_BLEN4_GET

#define ENET_DMA_AXI_MODE_BLEN4_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN4_MASK) >> ENET_DMA_AXI_MODE_BLEN4_SHIFT)

◆ ENET_DMA_AXI_MODE_BLEN4_MASK

#define ENET_DMA_AXI_MODE_BLEN4_MASK   (0x2U)

◆ ENET_DMA_AXI_MODE_BLEN4_SET

#define ENET_DMA_AXI_MODE_BLEN4_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN4_SHIFT) & ENET_DMA_AXI_MODE_BLEN4_MASK)

◆ ENET_DMA_AXI_MODE_BLEN4_SHIFT

#define ENET_DMA_AXI_MODE_BLEN4_SHIFT   (1U)

◆ ENET_DMA_AXI_MODE_BLEN64_GET

#define ENET_DMA_AXI_MODE_BLEN64_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN64_MASK) >> ENET_DMA_AXI_MODE_BLEN64_SHIFT)

◆ ENET_DMA_AXI_MODE_BLEN64_MASK

#define ENET_DMA_AXI_MODE_BLEN64_MASK   (0x20U)

◆ ENET_DMA_AXI_MODE_BLEN64_SET

#define ENET_DMA_AXI_MODE_BLEN64_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN64_SHIFT) & ENET_DMA_AXI_MODE_BLEN64_MASK)

◆ ENET_DMA_AXI_MODE_BLEN64_SHIFT

#define ENET_DMA_AXI_MODE_BLEN64_SHIFT   (5U)

◆ ENET_DMA_AXI_MODE_BLEN8_GET

#define ENET_DMA_AXI_MODE_BLEN8_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_BLEN8_MASK) >> ENET_DMA_AXI_MODE_BLEN8_SHIFT)

◆ ENET_DMA_AXI_MODE_BLEN8_MASK

#define ENET_DMA_AXI_MODE_BLEN8_MASK   (0x4U)

◆ ENET_DMA_AXI_MODE_BLEN8_SET

#define ENET_DMA_AXI_MODE_BLEN8_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_BLEN8_SHIFT) & ENET_DMA_AXI_MODE_BLEN8_MASK)

◆ ENET_DMA_AXI_MODE_BLEN8_SHIFT

#define ENET_DMA_AXI_MODE_BLEN8_SHIFT   (2U)

◆ ENET_DMA_AXI_MODE_EN_LPI_GET

#define ENET_DMA_AXI_MODE_EN_LPI_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_EN_LPI_MASK) >> ENET_DMA_AXI_MODE_EN_LPI_SHIFT)

◆ ENET_DMA_AXI_MODE_EN_LPI_MASK

#define ENET_DMA_AXI_MODE_EN_LPI_MASK   (0x80000000UL)

◆ ENET_DMA_AXI_MODE_EN_LPI_SET

#define ENET_DMA_AXI_MODE_EN_LPI_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_EN_LPI_SHIFT) & ENET_DMA_AXI_MODE_EN_LPI_MASK)

◆ ENET_DMA_AXI_MODE_EN_LPI_SHIFT

#define ENET_DMA_AXI_MODE_EN_LPI_SHIFT   (31U)

◆ ENET_DMA_AXI_MODE_LPI_XIT_FRM_GET

#define ENET_DMA_AXI_MODE_LPI_XIT_FRM_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_LPI_XIT_FRM_MASK) >> ENET_DMA_AXI_MODE_LPI_XIT_FRM_SHIFT)

◆ ENET_DMA_AXI_MODE_LPI_XIT_FRM_MASK

#define ENET_DMA_AXI_MODE_LPI_XIT_FRM_MASK   (0x40000000UL)

◆ ENET_DMA_AXI_MODE_LPI_XIT_FRM_SET

#define ENET_DMA_AXI_MODE_LPI_XIT_FRM_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_LPI_XIT_FRM_SHIFT) & ENET_DMA_AXI_MODE_LPI_XIT_FRM_MASK)

◆ ENET_DMA_AXI_MODE_LPI_XIT_FRM_SHIFT

#define ENET_DMA_AXI_MODE_LPI_XIT_FRM_SHIFT   (30U)

◆ ENET_DMA_AXI_MODE_ONEKBBE_GET

#define ENET_DMA_AXI_MODE_ONEKBBE_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_ONEKBBE_MASK) >> ENET_DMA_AXI_MODE_ONEKBBE_SHIFT)

◆ ENET_DMA_AXI_MODE_ONEKBBE_MASK

#define ENET_DMA_AXI_MODE_ONEKBBE_MASK   (0x2000U)

◆ ENET_DMA_AXI_MODE_ONEKBBE_SET

#define ENET_DMA_AXI_MODE_ONEKBBE_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_ONEKBBE_SHIFT) & ENET_DMA_AXI_MODE_ONEKBBE_MASK)

◆ ENET_DMA_AXI_MODE_ONEKBBE_SHIFT

#define ENET_DMA_AXI_MODE_ONEKBBE_SHIFT   (13U)

◆ ENET_DMA_AXI_MODE_RD_OSR_LMT_GET

#define ENET_DMA_AXI_MODE_RD_OSR_LMT_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_RD_OSR_LMT_MASK) >> ENET_DMA_AXI_MODE_RD_OSR_LMT_SHIFT)

◆ ENET_DMA_AXI_MODE_RD_OSR_LMT_MASK

#define ENET_DMA_AXI_MODE_RD_OSR_LMT_MASK   (0xF0000UL)

◆ ENET_DMA_AXI_MODE_RD_OSR_LMT_SET

#define ENET_DMA_AXI_MODE_RD_OSR_LMT_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_RD_OSR_LMT_SHIFT) & ENET_DMA_AXI_MODE_RD_OSR_LMT_MASK)

◆ ENET_DMA_AXI_MODE_RD_OSR_LMT_SHIFT

#define ENET_DMA_AXI_MODE_RD_OSR_LMT_SHIFT   (16U)

◆ ENET_DMA_AXI_MODE_UNDEF_GET

#define ENET_DMA_AXI_MODE_UNDEF_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_UNDEF_MASK) >> ENET_DMA_AXI_MODE_UNDEF_SHIFT)

◆ ENET_DMA_AXI_MODE_UNDEF_MASK

#define ENET_DMA_AXI_MODE_UNDEF_MASK   (0x1U)

◆ ENET_DMA_AXI_MODE_UNDEF_SET

#define ENET_DMA_AXI_MODE_UNDEF_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_UNDEF_SHIFT) & ENET_DMA_AXI_MODE_UNDEF_MASK)

◆ ENET_DMA_AXI_MODE_UNDEF_SHIFT

#define ENET_DMA_AXI_MODE_UNDEF_SHIFT   (0U)

◆ ENET_DMA_AXI_MODE_WR_OSR_LMT_GET

#define ENET_DMA_AXI_MODE_WR_OSR_LMT_GET (   x)    (((uint32_t)(x) & ENET_DMA_AXI_MODE_WR_OSR_LMT_MASK) >> ENET_DMA_AXI_MODE_WR_OSR_LMT_SHIFT)

◆ ENET_DMA_AXI_MODE_WR_OSR_LMT_MASK

#define ENET_DMA_AXI_MODE_WR_OSR_LMT_MASK   (0xF00000UL)

◆ ENET_DMA_AXI_MODE_WR_OSR_LMT_SET

#define ENET_DMA_AXI_MODE_WR_OSR_LMT_SET (   x)    (((uint32_t)(x) << ENET_DMA_AXI_MODE_WR_OSR_LMT_SHIFT) & ENET_DMA_AXI_MODE_WR_OSR_LMT_MASK)

◆ ENET_DMA_AXI_MODE_WR_OSR_LMT_SHIFT

#define ENET_DMA_AXI_MODE_WR_OSR_LMT_SHIFT   (20U)

◆ ENET_DMA_BUS_MODE_AAL_GET

#define ENET_DMA_BUS_MODE_AAL_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_AAL_MASK) >> ENET_DMA_BUS_MODE_AAL_SHIFT)

◆ ENET_DMA_BUS_MODE_AAL_MASK

#define ENET_DMA_BUS_MODE_AAL_MASK   (0x2000000UL)

◆ ENET_DMA_BUS_MODE_AAL_SET

#define ENET_DMA_BUS_MODE_AAL_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_AAL_SHIFT) & ENET_DMA_BUS_MODE_AAL_MASK)

◆ ENET_DMA_BUS_MODE_AAL_SHIFT

#define ENET_DMA_BUS_MODE_AAL_SHIFT   (25U)

◆ ENET_DMA_BUS_MODE_ATDS_GET

#define ENET_DMA_BUS_MODE_ATDS_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_ATDS_MASK) >> ENET_DMA_BUS_MODE_ATDS_SHIFT)

◆ ENET_DMA_BUS_MODE_ATDS_MASK

#define ENET_DMA_BUS_MODE_ATDS_MASK   (0x80U)

◆ ENET_DMA_BUS_MODE_ATDS_SET

#define ENET_DMA_BUS_MODE_ATDS_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_ATDS_SHIFT) & ENET_DMA_BUS_MODE_ATDS_MASK)

◆ ENET_DMA_BUS_MODE_ATDS_SHIFT

#define ENET_DMA_BUS_MODE_ATDS_SHIFT   (7U)

◆ ENET_DMA_BUS_MODE_DA_GET

#define ENET_DMA_BUS_MODE_DA_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_DA_MASK) >> ENET_DMA_BUS_MODE_DA_SHIFT)

◆ ENET_DMA_BUS_MODE_DA_MASK

#define ENET_DMA_BUS_MODE_DA_MASK   (0x2U)

◆ ENET_DMA_BUS_MODE_DA_SET

#define ENET_DMA_BUS_MODE_DA_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_DA_SHIFT) & ENET_DMA_BUS_MODE_DA_MASK)

◆ ENET_DMA_BUS_MODE_DA_SHIFT

#define ENET_DMA_BUS_MODE_DA_SHIFT   (1U)

◆ ENET_DMA_BUS_MODE_DSL_GET

#define ENET_DMA_BUS_MODE_DSL_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_DSL_MASK) >> ENET_DMA_BUS_MODE_DSL_SHIFT)

◆ ENET_DMA_BUS_MODE_DSL_MASK

#define ENET_DMA_BUS_MODE_DSL_MASK   (0x7CU)

◆ ENET_DMA_BUS_MODE_DSL_SET

#define ENET_DMA_BUS_MODE_DSL_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_DSL_SHIFT) & ENET_DMA_BUS_MODE_DSL_MASK)

◆ ENET_DMA_BUS_MODE_DSL_SHIFT

#define ENET_DMA_BUS_MODE_DSL_SHIFT   (2U)

◆ ENET_DMA_BUS_MODE_FB_GET

#define ENET_DMA_BUS_MODE_FB_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_FB_MASK) >> ENET_DMA_BUS_MODE_FB_SHIFT)

◆ ENET_DMA_BUS_MODE_FB_MASK

#define ENET_DMA_BUS_MODE_FB_MASK   (0x10000UL)

◆ ENET_DMA_BUS_MODE_FB_SET

#define ENET_DMA_BUS_MODE_FB_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_FB_SHIFT) & ENET_DMA_BUS_MODE_FB_MASK)

◆ ENET_DMA_BUS_MODE_FB_SHIFT

#define ENET_DMA_BUS_MODE_FB_SHIFT   (16U)

◆ ENET_DMA_BUS_MODE_MB_GET

#define ENET_DMA_BUS_MODE_MB_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_MB_MASK) >> ENET_DMA_BUS_MODE_MB_SHIFT)

◆ ENET_DMA_BUS_MODE_MB_MASK

#define ENET_DMA_BUS_MODE_MB_MASK   (0x4000000UL)

◆ ENET_DMA_BUS_MODE_MB_SET

#define ENET_DMA_BUS_MODE_MB_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_MB_SHIFT) & ENET_DMA_BUS_MODE_MB_MASK)

◆ ENET_DMA_BUS_MODE_MB_SHIFT

#define ENET_DMA_BUS_MODE_MB_SHIFT   (26U)

◆ ENET_DMA_BUS_MODE_PBL_GET

#define ENET_DMA_BUS_MODE_PBL_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_PBL_MASK) >> ENET_DMA_BUS_MODE_PBL_SHIFT)

◆ ENET_DMA_BUS_MODE_PBL_MASK

#define ENET_DMA_BUS_MODE_PBL_MASK   (0x3F00U)

◆ ENET_DMA_BUS_MODE_PBL_SET

#define ENET_DMA_BUS_MODE_PBL_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_PBL_SHIFT) & ENET_DMA_BUS_MODE_PBL_MASK)

◆ ENET_DMA_BUS_MODE_PBL_SHIFT

#define ENET_DMA_BUS_MODE_PBL_SHIFT   (8U)

◆ ENET_DMA_BUS_MODE_PBLX8_GET

#define ENET_DMA_BUS_MODE_PBLX8_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_PBLX8_MASK) >> ENET_DMA_BUS_MODE_PBLX8_SHIFT)

◆ ENET_DMA_BUS_MODE_PBLX8_MASK

#define ENET_DMA_BUS_MODE_PBLX8_MASK   (0x1000000UL)

◆ ENET_DMA_BUS_MODE_PBLX8_SET

#define ENET_DMA_BUS_MODE_PBLX8_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_PBLX8_SHIFT) & ENET_DMA_BUS_MODE_PBLX8_MASK)

◆ ENET_DMA_BUS_MODE_PBLX8_SHIFT

#define ENET_DMA_BUS_MODE_PBLX8_SHIFT   (24U)

◆ ENET_DMA_BUS_MODE_PR_GET

#define ENET_DMA_BUS_MODE_PR_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_PR_MASK) >> ENET_DMA_BUS_MODE_PR_SHIFT)

◆ ENET_DMA_BUS_MODE_PR_MASK

#define ENET_DMA_BUS_MODE_PR_MASK   (0xC000U)

◆ ENET_DMA_BUS_MODE_PR_SET

#define ENET_DMA_BUS_MODE_PR_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_PR_SHIFT) & ENET_DMA_BUS_MODE_PR_MASK)

◆ ENET_DMA_BUS_MODE_PR_SHIFT

#define ENET_DMA_BUS_MODE_PR_SHIFT   (14U)

◆ ENET_DMA_BUS_MODE_PRWG_GET

#define ENET_DMA_BUS_MODE_PRWG_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_PRWG_MASK) >> ENET_DMA_BUS_MODE_PRWG_SHIFT)

◆ ENET_DMA_BUS_MODE_PRWG_MASK

#define ENET_DMA_BUS_MODE_PRWG_MASK   (0x30000000UL)

◆ ENET_DMA_BUS_MODE_PRWG_SET

#define ENET_DMA_BUS_MODE_PRWG_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_PRWG_SHIFT) & ENET_DMA_BUS_MODE_PRWG_MASK)

◆ ENET_DMA_BUS_MODE_PRWG_SHIFT

#define ENET_DMA_BUS_MODE_PRWG_SHIFT   (28U)

◆ ENET_DMA_BUS_MODE_RIB_GET

#define ENET_DMA_BUS_MODE_RIB_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_RIB_MASK) >> ENET_DMA_BUS_MODE_RIB_SHIFT)

◆ ENET_DMA_BUS_MODE_RIB_MASK

#define ENET_DMA_BUS_MODE_RIB_MASK   (0x80000000UL)

◆ ENET_DMA_BUS_MODE_RIB_SET

#define ENET_DMA_BUS_MODE_RIB_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_RIB_SHIFT) & ENET_DMA_BUS_MODE_RIB_MASK)

◆ ENET_DMA_BUS_MODE_RIB_SHIFT

#define ENET_DMA_BUS_MODE_RIB_SHIFT   (31U)

◆ ENET_DMA_BUS_MODE_RPBL_GET

#define ENET_DMA_BUS_MODE_RPBL_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_RPBL_MASK) >> ENET_DMA_BUS_MODE_RPBL_SHIFT)

◆ ENET_DMA_BUS_MODE_RPBL_MASK

#define ENET_DMA_BUS_MODE_RPBL_MASK   (0x7E0000UL)

◆ ENET_DMA_BUS_MODE_RPBL_SET

#define ENET_DMA_BUS_MODE_RPBL_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_RPBL_SHIFT) & ENET_DMA_BUS_MODE_RPBL_MASK)

◆ ENET_DMA_BUS_MODE_RPBL_SHIFT

#define ENET_DMA_BUS_MODE_RPBL_SHIFT   (17U)

◆ ENET_DMA_BUS_MODE_SWR_GET

#define ENET_DMA_BUS_MODE_SWR_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_SWR_MASK) >> ENET_DMA_BUS_MODE_SWR_SHIFT)

◆ ENET_DMA_BUS_MODE_SWR_MASK

#define ENET_DMA_BUS_MODE_SWR_MASK   (0x1U)

◆ ENET_DMA_BUS_MODE_SWR_SET

#define ENET_DMA_BUS_MODE_SWR_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_SWR_SHIFT) & ENET_DMA_BUS_MODE_SWR_MASK)

◆ ENET_DMA_BUS_MODE_SWR_SHIFT

#define ENET_DMA_BUS_MODE_SWR_SHIFT   (0U)

◆ ENET_DMA_BUS_MODE_TXPR_GET

#define ENET_DMA_BUS_MODE_TXPR_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_TXPR_MASK) >> ENET_DMA_BUS_MODE_TXPR_SHIFT)

◆ ENET_DMA_BUS_MODE_TXPR_MASK

#define ENET_DMA_BUS_MODE_TXPR_MASK   (0x8000000UL)

◆ ENET_DMA_BUS_MODE_TXPR_SET

#define ENET_DMA_BUS_MODE_TXPR_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_TXPR_SHIFT) & ENET_DMA_BUS_MODE_TXPR_MASK)

◆ ENET_DMA_BUS_MODE_TXPR_SHIFT

#define ENET_DMA_BUS_MODE_TXPR_SHIFT   (27U)

◆ ENET_DMA_BUS_MODE_USP_GET

#define ENET_DMA_BUS_MODE_USP_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_MODE_USP_MASK) >> ENET_DMA_BUS_MODE_USP_SHIFT)

◆ ENET_DMA_BUS_MODE_USP_MASK

#define ENET_DMA_BUS_MODE_USP_MASK   (0x800000UL)

◆ ENET_DMA_BUS_MODE_USP_SET

#define ENET_DMA_BUS_MODE_USP_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_MODE_USP_SHIFT) & ENET_DMA_BUS_MODE_USP_MASK)

◆ ENET_DMA_BUS_MODE_USP_SHIFT

#define ENET_DMA_BUS_MODE_USP_SHIFT   (23U)

◆ ENET_DMA_BUS_STATUS_AXIRDSTS_GET

#define ENET_DMA_BUS_STATUS_AXIRDSTS_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_STATUS_AXIRDSTS_MASK) >> ENET_DMA_BUS_STATUS_AXIRDSTS_SHIFT)

◆ ENET_DMA_BUS_STATUS_AXIRDSTS_MASK

#define ENET_DMA_BUS_STATUS_AXIRDSTS_MASK   (0x2U)

◆ ENET_DMA_BUS_STATUS_AXIRDSTS_SET

#define ENET_DMA_BUS_STATUS_AXIRDSTS_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_STATUS_AXIRDSTS_SHIFT) & ENET_DMA_BUS_STATUS_AXIRDSTS_MASK)

◆ ENET_DMA_BUS_STATUS_AXIRDSTS_SHIFT

#define ENET_DMA_BUS_STATUS_AXIRDSTS_SHIFT   (1U)

◆ ENET_DMA_BUS_STATUS_AXWHSTS_GET

#define ENET_DMA_BUS_STATUS_AXWHSTS_GET (   x)    (((uint32_t)(x) & ENET_DMA_BUS_STATUS_AXWHSTS_MASK) >> ENET_DMA_BUS_STATUS_AXWHSTS_SHIFT)

◆ ENET_DMA_BUS_STATUS_AXWHSTS_MASK

#define ENET_DMA_BUS_STATUS_AXWHSTS_MASK   (0x1U)

◆ ENET_DMA_BUS_STATUS_AXWHSTS_SET

#define ENET_DMA_BUS_STATUS_AXWHSTS_SET (   x)    (((uint32_t)(x) << ENET_DMA_BUS_STATUS_AXWHSTS_SHIFT) & ENET_DMA_BUS_STATUS_AXWHSTS_MASK)

◆ ENET_DMA_BUS_STATUS_AXWHSTS_SHIFT

#define ENET_DMA_BUS_STATUS_AXWHSTS_SHIFT   (0U)

◆ ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_GET

#define ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_GET (   x)    (((uint32_t)(x) & ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_MASK) >> ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SHIFT)

◆ ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_MASK

#define ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_MASK   (0xFFFFFFFFUL)

◆ ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SET

#define ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SET (   x)    (((uint32_t)(x) << ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SHIFT) & ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_MASK)

◆ ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SHIFT

#define ENET_DMA_CURR_HOST_RX_BUF_CURRBUFAPTR_SHIFT   (0U)

◆ ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_GET

#define ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_GET (   x)    (((uint32_t)(x) & ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_MASK) >> ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SHIFT)

◆ ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_MASK

#define ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_MASK   (0xFFFFFFFFUL)

◆ ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SET

#define ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SET (   x)    (((uint32_t)(x) << ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SHIFT) & ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_MASK)

◆ ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SHIFT

#define ENET_DMA_CURR_HOST_RX_DESC_CURRDESAPTR_SHIFT   (0U)

◆ ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_GET

#define ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_GET (   x)    (((uint32_t)(x) & ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_MASK) >> ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SHIFT)

◆ ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_MASK

#define ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_MASK   (0xFFFFFFFFUL)

◆ ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SET

#define ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SET (   x)    (((uint32_t)(x) << ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SHIFT) & ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_MASK)

◆ ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SHIFT

#define ENET_DMA_CURR_HOST_TX_BUF_CURTBUFAPTR_SHIFT   (0U)

◆ ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_GET

#define ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_GET (   x)    (((uint32_t)(x) & ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_MASK) >> ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SHIFT)

◆ ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_MASK

#define ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_MASK   (0xFFFFFFFFUL)

◆ ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SET

#define ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SET (   x)    (((uint32_t)(x) << ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SHIFT) & ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_MASK)

◆ ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SHIFT

#define ENET_DMA_CURR_HOST_TX_DESC_CURTDESAPTR_SHIFT   (0U)

◆ ENET_DMA_INTR_EN_AIE_GET

#define ENET_DMA_INTR_EN_AIE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_AIE_MASK) >> ENET_DMA_INTR_EN_AIE_SHIFT)

◆ ENET_DMA_INTR_EN_AIE_MASK

#define ENET_DMA_INTR_EN_AIE_MASK   (0x8000U)

◆ ENET_DMA_INTR_EN_AIE_SET

#define ENET_DMA_INTR_EN_AIE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_AIE_SHIFT) & ENET_DMA_INTR_EN_AIE_MASK)

◆ ENET_DMA_INTR_EN_AIE_SHIFT

#define ENET_DMA_INTR_EN_AIE_SHIFT   (15U)

◆ ENET_DMA_INTR_EN_ERE_GET

#define ENET_DMA_INTR_EN_ERE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_ERE_MASK) >> ENET_DMA_INTR_EN_ERE_SHIFT)

◆ ENET_DMA_INTR_EN_ERE_MASK

#define ENET_DMA_INTR_EN_ERE_MASK   (0x4000U)

◆ ENET_DMA_INTR_EN_ERE_SET

#define ENET_DMA_INTR_EN_ERE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_ERE_SHIFT) & ENET_DMA_INTR_EN_ERE_MASK)

◆ ENET_DMA_INTR_EN_ERE_SHIFT

#define ENET_DMA_INTR_EN_ERE_SHIFT   (14U)

◆ ENET_DMA_INTR_EN_ETE_GET

#define ENET_DMA_INTR_EN_ETE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_ETE_MASK) >> ENET_DMA_INTR_EN_ETE_SHIFT)

◆ ENET_DMA_INTR_EN_ETE_MASK

#define ENET_DMA_INTR_EN_ETE_MASK   (0x400U)

◆ ENET_DMA_INTR_EN_ETE_SET

#define ENET_DMA_INTR_EN_ETE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_ETE_SHIFT) & ENET_DMA_INTR_EN_ETE_MASK)

◆ ENET_DMA_INTR_EN_ETE_SHIFT

#define ENET_DMA_INTR_EN_ETE_SHIFT   (10U)

◆ ENET_DMA_INTR_EN_FBE_GET

#define ENET_DMA_INTR_EN_FBE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_FBE_MASK) >> ENET_DMA_INTR_EN_FBE_SHIFT)

◆ ENET_DMA_INTR_EN_FBE_MASK

#define ENET_DMA_INTR_EN_FBE_MASK   (0x2000U)

◆ ENET_DMA_INTR_EN_FBE_SET

#define ENET_DMA_INTR_EN_FBE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_FBE_SHIFT) & ENET_DMA_INTR_EN_FBE_MASK)

◆ ENET_DMA_INTR_EN_FBE_SHIFT

#define ENET_DMA_INTR_EN_FBE_SHIFT   (13U)

◆ ENET_DMA_INTR_EN_NIE_GET

#define ENET_DMA_INTR_EN_NIE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_NIE_MASK) >> ENET_DMA_INTR_EN_NIE_SHIFT)

◆ ENET_DMA_INTR_EN_NIE_MASK

#define ENET_DMA_INTR_EN_NIE_MASK   (0x10000UL)

◆ ENET_DMA_INTR_EN_NIE_SET

#define ENET_DMA_INTR_EN_NIE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_NIE_SHIFT) & ENET_DMA_INTR_EN_NIE_MASK)

◆ ENET_DMA_INTR_EN_NIE_SHIFT

#define ENET_DMA_INTR_EN_NIE_SHIFT   (16U)

◆ ENET_DMA_INTR_EN_OVE_GET

#define ENET_DMA_INTR_EN_OVE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_OVE_MASK) >> ENET_DMA_INTR_EN_OVE_SHIFT)

◆ ENET_DMA_INTR_EN_OVE_MASK

#define ENET_DMA_INTR_EN_OVE_MASK   (0x10U)

◆ ENET_DMA_INTR_EN_OVE_SET

#define ENET_DMA_INTR_EN_OVE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_OVE_SHIFT) & ENET_DMA_INTR_EN_OVE_MASK)

◆ ENET_DMA_INTR_EN_OVE_SHIFT

#define ENET_DMA_INTR_EN_OVE_SHIFT   (4U)

◆ ENET_DMA_INTR_EN_RIE_GET

#define ENET_DMA_INTR_EN_RIE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_RIE_MASK) >> ENET_DMA_INTR_EN_RIE_SHIFT)

◆ ENET_DMA_INTR_EN_RIE_MASK

#define ENET_DMA_INTR_EN_RIE_MASK   (0x40U)

◆ ENET_DMA_INTR_EN_RIE_SET

#define ENET_DMA_INTR_EN_RIE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_RIE_SHIFT) & ENET_DMA_INTR_EN_RIE_MASK)

◆ ENET_DMA_INTR_EN_RIE_SHIFT

#define ENET_DMA_INTR_EN_RIE_SHIFT   (6U)

◆ ENET_DMA_INTR_EN_RSE_GET

#define ENET_DMA_INTR_EN_RSE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_RSE_MASK) >> ENET_DMA_INTR_EN_RSE_SHIFT)

◆ ENET_DMA_INTR_EN_RSE_MASK

#define ENET_DMA_INTR_EN_RSE_MASK   (0x100U)

◆ ENET_DMA_INTR_EN_RSE_SET

#define ENET_DMA_INTR_EN_RSE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_RSE_SHIFT) & ENET_DMA_INTR_EN_RSE_MASK)

◆ ENET_DMA_INTR_EN_RSE_SHIFT

#define ENET_DMA_INTR_EN_RSE_SHIFT   (8U)

◆ ENET_DMA_INTR_EN_RUE_GET

#define ENET_DMA_INTR_EN_RUE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_RUE_MASK) >> ENET_DMA_INTR_EN_RUE_SHIFT)

◆ ENET_DMA_INTR_EN_RUE_MASK

#define ENET_DMA_INTR_EN_RUE_MASK   (0x80U)

◆ ENET_DMA_INTR_EN_RUE_SET

#define ENET_DMA_INTR_EN_RUE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_RUE_SHIFT) & ENET_DMA_INTR_EN_RUE_MASK)

◆ ENET_DMA_INTR_EN_RUE_SHIFT

#define ENET_DMA_INTR_EN_RUE_SHIFT   (7U)

◆ ENET_DMA_INTR_EN_RWE_GET

#define ENET_DMA_INTR_EN_RWE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_RWE_MASK) >> ENET_DMA_INTR_EN_RWE_SHIFT)

◆ ENET_DMA_INTR_EN_RWE_MASK

#define ENET_DMA_INTR_EN_RWE_MASK   (0x200U)

◆ ENET_DMA_INTR_EN_RWE_SET

#define ENET_DMA_INTR_EN_RWE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_RWE_SHIFT) & ENET_DMA_INTR_EN_RWE_MASK)

◆ ENET_DMA_INTR_EN_RWE_SHIFT

#define ENET_DMA_INTR_EN_RWE_SHIFT   (9U)

◆ ENET_DMA_INTR_EN_TIE_GET

#define ENET_DMA_INTR_EN_TIE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_TIE_MASK) >> ENET_DMA_INTR_EN_TIE_SHIFT)

◆ ENET_DMA_INTR_EN_TIE_MASK

#define ENET_DMA_INTR_EN_TIE_MASK   (0x1U)

◆ ENET_DMA_INTR_EN_TIE_SET

#define ENET_DMA_INTR_EN_TIE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_TIE_SHIFT) & ENET_DMA_INTR_EN_TIE_MASK)

◆ ENET_DMA_INTR_EN_TIE_SHIFT

#define ENET_DMA_INTR_EN_TIE_SHIFT   (0U)

◆ ENET_DMA_INTR_EN_TJE_GET

#define ENET_DMA_INTR_EN_TJE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_TJE_MASK) >> ENET_DMA_INTR_EN_TJE_SHIFT)

◆ ENET_DMA_INTR_EN_TJE_MASK

#define ENET_DMA_INTR_EN_TJE_MASK   (0x8U)

◆ ENET_DMA_INTR_EN_TJE_SET

#define ENET_DMA_INTR_EN_TJE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_TJE_SHIFT) & ENET_DMA_INTR_EN_TJE_MASK)

◆ ENET_DMA_INTR_EN_TJE_SHIFT

#define ENET_DMA_INTR_EN_TJE_SHIFT   (3U)

◆ ENET_DMA_INTR_EN_TSE_GET

#define ENET_DMA_INTR_EN_TSE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_TSE_MASK) >> ENET_DMA_INTR_EN_TSE_SHIFT)

◆ ENET_DMA_INTR_EN_TSE_MASK

#define ENET_DMA_INTR_EN_TSE_MASK   (0x2U)

◆ ENET_DMA_INTR_EN_TSE_SET

#define ENET_DMA_INTR_EN_TSE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_TSE_SHIFT) & ENET_DMA_INTR_EN_TSE_MASK)

◆ ENET_DMA_INTR_EN_TSE_SHIFT

#define ENET_DMA_INTR_EN_TSE_SHIFT   (1U)

◆ ENET_DMA_INTR_EN_TUE_GET

#define ENET_DMA_INTR_EN_TUE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_TUE_MASK) >> ENET_DMA_INTR_EN_TUE_SHIFT)

◆ ENET_DMA_INTR_EN_TUE_MASK

#define ENET_DMA_INTR_EN_TUE_MASK   (0x4U)

◆ ENET_DMA_INTR_EN_TUE_SET

#define ENET_DMA_INTR_EN_TUE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_TUE_SHIFT) & ENET_DMA_INTR_EN_TUE_MASK)

◆ ENET_DMA_INTR_EN_TUE_SHIFT

#define ENET_DMA_INTR_EN_TUE_SHIFT   (2U)

◆ ENET_DMA_INTR_EN_UNE_GET

#define ENET_DMA_INTR_EN_UNE_GET (   x)    (((uint32_t)(x) & ENET_DMA_INTR_EN_UNE_MASK) >> ENET_DMA_INTR_EN_UNE_SHIFT)

◆ ENET_DMA_INTR_EN_UNE_MASK

#define ENET_DMA_INTR_EN_UNE_MASK   (0x20U)

◆ ENET_DMA_INTR_EN_UNE_SET

#define ENET_DMA_INTR_EN_UNE_SET (   x)    (((uint32_t)(x) << ENET_DMA_INTR_EN_UNE_SHIFT) & ENET_DMA_INTR_EN_UNE_MASK)

◆ ENET_DMA_INTR_EN_UNE_SHIFT

#define ENET_DMA_INTR_EN_UNE_SHIFT   (5U)

◆ ENET_DMA_MISS_OVF_CNT_MISCNTOVF_GET

#define ENET_DMA_MISS_OVF_CNT_MISCNTOVF_GET (   x)    (((uint32_t)(x) & ENET_DMA_MISS_OVF_CNT_MISCNTOVF_MASK) >> ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SHIFT)

◆ ENET_DMA_MISS_OVF_CNT_MISCNTOVF_MASK

#define ENET_DMA_MISS_OVF_CNT_MISCNTOVF_MASK   (0x10000UL)

◆ ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SET

#define ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SET (   x)    (((uint32_t)(x) << ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SHIFT) & ENET_DMA_MISS_OVF_CNT_MISCNTOVF_MASK)

◆ ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SHIFT

#define ENET_DMA_MISS_OVF_CNT_MISCNTOVF_SHIFT   (16U)

◆ ENET_DMA_MISS_OVF_CNT_MISFRMCNT_GET

#define ENET_DMA_MISS_OVF_CNT_MISFRMCNT_GET (   x)    (((uint32_t)(x) & ENET_DMA_MISS_OVF_CNT_MISFRMCNT_MASK) >> ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SHIFT)

◆ ENET_DMA_MISS_OVF_CNT_MISFRMCNT_MASK

#define ENET_DMA_MISS_OVF_CNT_MISFRMCNT_MASK   (0xFFFFU)

◆ ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SET

#define ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SET (   x)    (((uint32_t)(x) << ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SHIFT) & ENET_DMA_MISS_OVF_CNT_MISFRMCNT_MASK)

◆ ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SHIFT

#define ENET_DMA_MISS_OVF_CNT_MISFRMCNT_SHIFT   (0U)

◆ ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_GET

#define ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_GET (   x)    (((uint32_t)(x) & ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_MASK) >> ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SHIFT)

◆ ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_MASK

#define ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_MASK   (0x10000000UL)

◆ ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SET

#define ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SET (   x)    (((uint32_t)(x) << ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SHIFT) & ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_MASK)

◆ ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SHIFT

#define ENET_DMA_MISS_OVF_CNT_ONFCNTOVF_SHIFT   (28U)

◆ ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_GET

#define ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_GET (   x)    (((uint32_t)(x) & ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_MASK) >> ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SHIFT)

◆ ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_MASK

#define ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_MASK   (0xFFE0000UL)

◆ ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SET

#define ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SET (   x)    (((uint32_t)(x) << ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SHIFT) & ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_MASK)

◆ ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SHIFT

#define ENET_DMA_MISS_OVF_CNT_OVFFRMCNT_SHIFT   (17U)

◆ ENET_DMA_OP_MODE_DFF_GET

#define ENET_DMA_OP_MODE_DFF_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_DFF_MASK) >> ENET_DMA_OP_MODE_DFF_SHIFT)

◆ ENET_DMA_OP_MODE_DFF_MASK

#define ENET_DMA_OP_MODE_DFF_MASK   (0x1000000UL)

◆ ENET_DMA_OP_MODE_DFF_SET

#define ENET_DMA_OP_MODE_DFF_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_DFF_SHIFT) & ENET_DMA_OP_MODE_DFF_MASK)

◆ ENET_DMA_OP_MODE_DFF_SHIFT

#define ENET_DMA_OP_MODE_DFF_SHIFT   (24U)

◆ ENET_DMA_OP_MODE_DGF_GET

#define ENET_DMA_OP_MODE_DGF_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_DGF_MASK) >> ENET_DMA_OP_MODE_DGF_SHIFT)

◆ ENET_DMA_OP_MODE_DGF_MASK

#define ENET_DMA_OP_MODE_DGF_MASK   (0x20U)

◆ ENET_DMA_OP_MODE_DGF_SET

#define ENET_DMA_OP_MODE_DGF_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_DGF_SHIFT) & ENET_DMA_OP_MODE_DGF_MASK)

◆ ENET_DMA_OP_MODE_DGF_SHIFT

#define ENET_DMA_OP_MODE_DGF_SHIFT   (5U)

◆ ENET_DMA_OP_MODE_DT_GET

#define ENET_DMA_OP_MODE_DT_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_DT_MASK) >> ENET_DMA_OP_MODE_DT_SHIFT)

◆ ENET_DMA_OP_MODE_DT_MASK

#define ENET_DMA_OP_MODE_DT_MASK   (0x10000000UL)

◆ ENET_DMA_OP_MODE_DT_SET

#define ENET_DMA_OP_MODE_DT_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_DT_SHIFT) & ENET_DMA_OP_MODE_DT_MASK)

◆ ENET_DMA_OP_MODE_DT_SHIFT

#define ENET_DMA_OP_MODE_DT_SHIFT   (28U)

◆ ENET_DMA_OP_MODE_EFC_GET

#define ENET_DMA_OP_MODE_EFC_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_EFC_MASK) >> ENET_DMA_OP_MODE_EFC_SHIFT)

◆ ENET_DMA_OP_MODE_EFC_MASK

#define ENET_DMA_OP_MODE_EFC_MASK   (0x100U)

◆ ENET_DMA_OP_MODE_EFC_SET

#define ENET_DMA_OP_MODE_EFC_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_EFC_SHIFT) & ENET_DMA_OP_MODE_EFC_MASK)

◆ ENET_DMA_OP_MODE_EFC_SHIFT

#define ENET_DMA_OP_MODE_EFC_SHIFT   (8U)

◆ ENET_DMA_OP_MODE_FEF_GET

#define ENET_DMA_OP_MODE_FEF_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_FEF_MASK) >> ENET_DMA_OP_MODE_FEF_SHIFT)

◆ ENET_DMA_OP_MODE_FEF_MASK

#define ENET_DMA_OP_MODE_FEF_MASK   (0x80U)

◆ ENET_DMA_OP_MODE_FEF_SET

#define ENET_DMA_OP_MODE_FEF_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_FEF_SHIFT) & ENET_DMA_OP_MODE_FEF_MASK)

◆ ENET_DMA_OP_MODE_FEF_SHIFT

#define ENET_DMA_OP_MODE_FEF_SHIFT   (7U)

◆ ENET_DMA_OP_MODE_FTF_GET

#define ENET_DMA_OP_MODE_FTF_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_FTF_MASK) >> ENET_DMA_OP_MODE_FTF_SHIFT)

◆ ENET_DMA_OP_MODE_FTF_MASK

#define ENET_DMA_OP_MODE_FTF_MASK   (0x100000UL)

◆ ENET_DMA_OP_MODE_FTF_SET

#define ENET_DMA_OP_MODE_FTF_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_FTF_SHIFT) & ENET_DMA_OP_MODE_FTF_MASK)

◆ ENET_DMA_OP_MODE_FTF_SHIFT

#define ENET_DMA_OP_MODE_FTF_SHIFT   (20U)

◆ ENET_DMA_OP_MODE_FUF_GET

#define ENET_DMA_OP_MODE_FUF_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_FUF_MASK) >> ENET_DMA_OP_MODE_FUF_SHIFT)

◆ ENET_DMA_OP_MODE_FUF_MASK

#define ENET_DMA_OP_MODE_FUF_MASK   (0x40U)

◆ ENET_DMA_OP_MODE_FUF_SET

#define ENET_DMA_OP_MODE_FUF_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_FUF_SHIFT) & ENET_DMA_OP_MODE_FUF_MASK)

◆ ENET_DMA_OP_MODE_FUF_SHIFT

#define ENET_DMA_OP_MODE_FUF_SHIFT   (6U)

◆ ENET_DMA_OP_MODE_OSF_GET

#define ENET_DMA_OP_MODE_OSF_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_OSF_MASK) >> ENET_DMA_OP_MODE_OSF_SHIFT)

◆ ENET_DMA_OP_MODE_OSF_MASK

#define ENET_DMA_OP_MODE_OSF_MASK   (0x4U)

◆ ENET_DMA_OP_MODE_OSF_SET

#define ENET_DMA_OP_MODE_OSF_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_OSF_SHIFT) & ENET_DMA_OP_MODE_OSF_MASK)

◆ ENET_DMA_OP_MODE_OSF_SHIFT

#define ENET_DMA_OP_MODE_OSF_SHIFT   (2U)

◆ ENET_DMA_OP_MODE_RFA_2_GET

#define ENET_DMA_OP_MODE_RFA_2_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_RFA_2_MASK) >> ENET_DMA_OP_MODE_RFA_2_SHIFT)

◆ ENET_DMA_OP_MODE_RFA_2_MASK

#define ENET_DMA_OP_MODE_RFA_2_MASK   (0x800000UL)

◆ ENET_DMA_OP_MODE_RFA_2_SET

#define ENET_DMA_OP_MODE_RFA_2_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_RFA_2_SHIFT) & ENET_DMA_OP_MODE_RFA_2_MASK)

◆ ENET_DMA_OP_MODE_RFA_2_SHIFT

#define ENET_DMA_OP_MODE_RFA_2_SHIFT   (23U)

◆ ENET_DMA_OP_MODE_RFA_GET

#define ENET_DMA_OP_MODE_RFA_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_RFA_MASK) >> ENET_DMA_OP_MODE_RFA_SHIFT)

◆ ENET_DMA_OP_MODE_RFA_MASK

#define ENET_DMA_OP_MODE_RFA_MASK   (0x600U)

◆ ENET_DMA_OP_MODE_RFA_SET

#define ENET_DMA_OP_MODE_RFA_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_RFA_SHIFT) & ENET_DMA_OP_MODE_RFA_MASK)

◆ ENET_DMA_OP_MODE_RFA_SHIFT

#define ENET_DMA_OP_MODE_RFA_SHIFT   (9U)

◆ ENET_DMA_OP_MODE_RFD_2_GET

#define ENET_DMA_OP_MODE_RFD_2_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_RFD_2_MASK) >> ENET_DMA_OP_MODE_RFD_2_SHIFT)

◆ ENET_DMA_OP_MODE_RFD_2_MASK

#define ENET_DMA_OP_MODE_RFD_2_MASK   (0x400000UL)

◆ ENET_DMA_OP_MODE_RFD_2_SET

#define ENET_DMA_OP_MODE_RFD_2_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_RFD_2_SHIFT) & ENET_DMA_OP_MODE_RFD_2_MASK)

◆ ENET_DMA_OP_MODE_RFD_2_SHIFT

#define ENET_DMA_OP_MODE_RFD_2_SHIFT   (22U)

◆ ENET_DMA_OP_MODE_RFD_GET

#define ENET_DMA_OP_MODE_RFD_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_RFD_MASK) >> ENET_DMA_OP_MODE_RFD_SHIFT)

◆ ENET_DMA_OP_MODE_RFD_MASK

#define ENET_DMA_OP_MODE_RFD_MASK   (0x1800U)

◆ ENET_DMA_OP_MODE_RFD_SET

#define ENET_DMA_OP_MODE_RFD_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_RFD_SHIFT) & ENET_DMA_OP_MODE_RFD_MASK)

◆ ENET_DMA_OP_MODE_RFD_SHIFT

#define ENET_DMA_OP_MODE_RFD_SHIFT   (11U)

◆ ENET_DMA_OP_MODE_RSF_GET

#define ENET_DMA_OP_MODE_RSF_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_RSF_MASK) >> ENET_DMA_OP_MODE_RSF_SHIFT)

◆ ENET_DMA_OP_MODE_RSF_MASK

#define ENET_DMA_OP_MODE_RSF_MASK   (0x2000000UL)

◆ ENET_DMA_OP_MODE_RSF_SET

#define ENET_DMA_OP_MODE_RSF_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_RSF_SHIFT) & ENET_DMA_OP_MODE_RSF_MASK)

◆ ENET_DMA_OP_MODE_RSF_SHIFT

#define ENET_DMA_OP_MODE_RSF_SHIFT   (25U)

◆ ENET_DMA_OP_MODE_RTC_GET

#define ENET_DMA_OP_MODE_RTC_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_RTC_MASK) >> ENET_DMA_OP_MODE_RTC_SHIFT)

◆ ENET_DMA_OP_MODE_RTC_MASK

#define ENET_DMA_OP_MODE_RTC_MASK   (0x18U)

◆ ENET_DMA_OP_MODE_RTC_SET

#define ENET_DMA_OP_MODE_RTC_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_RTC_SHIFT) & ENET_DMA_OP_MODE_RTC_MASK)

◆ ENET_DMA_OP_MODE_RTC_SHIFT

#define ENET_DMA_OP_MODE_RTC_SHIFT   (3U)

◆ ENET_DMA_OP_MODE_SR_GET

#define ENET_DMA_OP_MODE_SR_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_SR_MASK) >> ENET_DMA_OP_MODE_SR_SHIFT)

◆ ENET_DMA_OP_MODE_SR_MASK

#define ENET_DMA_OP_MODE_SR_MASK   (0x2U)

◆ ENET_DMA_OP_MODE_SR_SET

#define ENET_DMA_OP_MODE_SR_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_SR_SHIFT) & ENET_DMA_OP_MODE_SR_MASK)

◆ ENET_DMA_OP_MODE_SR_SHIFT

#define ENET_DMA_OP_MODE_SR_SHIFT   (1U)

◆ ENET_DMA_OP_MODE_ST_GET

#define ENET_DMA_OP_MODE_ST_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_ST_MASK) >> ENET_DMA_OP_MODE_ST_SHIFT)

◆ ENET_DMA_OP_MODE_ST_MASK

#define ENET_DMA_OP_MODE_ST_MASK   (0x2000U)

◆ ENET_DMA_OP_MODE_ST_SET

#define ENET_DMA_OP_MODE_ST_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_ST_SHIFT) & ENET_DMA_OP_MODE_ST_MASK)

◆ ENET_DMA_OP_MODE_ST_SHIFT

#define ENET_DMA_OP_MODE_ST_SHIFT   (13U)

◆ ENET_DMA_OP_MODE_TSF_GET

#define ENET_DMA_OP_MODE_TSF_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_TSF_MASK) >> ENET_DMA_OP_MODE_TSF_SHIFT)

◆ ENET_DMA_OP_MODE_TSF_MASK

#define ENET_DMA_OP_MODE_TSF_MASK   (0x200000UL)

◆ ENET_DMA_OP_MODE_TSF_SET

#define ENET_DMA_OP_MODE_TSF_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_TSF_SHIFT) & ENET_DMA_OP_MODE_TSF_MASK)

◆ ENET_DMA_OP_MODE_TSF_SHIFT

#define ENET_DMA_OP_MODE_TSF_SHIFT   (21U)

◆ ENET_DMA_OP_MODE_TTC_GET

#define ENET_DMA_OP_MODE_TTC_GET (   x)    (((uint32_t)(x) & ENET_DMA_OP_MODE_TTC_MASK) >> ENET_DMA_OP_MODE_TTC_SHIFT)

◆ ENET_DMA_OP_MODE_TTC_MASK

#define ENET_DMA_OP_MODE_TTC_MASK   (0x1C000UL)

◆ ENET_DMA_OP_MODE_TTC_SET

#define ENET_DMA_OP_MODE_TTC_SET (   x)    (((uint32_t)(x) << ENET_DMA_OP_MODE_TTC_SHIFT) & ENET_DMA_OP_MODE_TTC_MASK)

◆ ENET_DMA_OP_MODE_TTC_SHIFT

#define ENET_DMA_OP_MODE_TTC_SHIFT   (14U)

◆ ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_GET

#define ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_GET (   x)    (((uint32_t)(x) & ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_MASK) >> ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SHIFT)

◆ ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_MASK

#define ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_MASK   (0xFFFFFFFFUL)

◆ ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SET

#define ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SET (   x)    (((uint32_t)(x) << ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SHIFT) & ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_MASK)

◆ ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SHIFT

#define ENET_DMA_RX_DESC_LIST_ADDR_RDESLA_SHIFT   (0U)

◆ ENET_DMA_RX_INTR_WDOG_RIWT_GET

#define ENET_DMA_RX_INTR_WDOG_RIWT_GET (   x)    (((uint32_t)(x) & ENET_DMA_RX_INTR_WDOG_RIWT_MASK) >> ENET_DMA_RX_INTR_WDOG_RIWT_SHIFT)

◆ ENET_DMA_RX_INTR_WDOG_RIWT_MASK

#define ENET_DMA_RX_INTR_WDOG_RIWT_MASK   (0xFFU)

◆ ENET_DMA_RX_INTR_WDOG_RIWT_SET

#define ENET_DMA_RX_INTR_WDOG_RIWT_SET (   x)    (((uint32_t)(x) << ENET_DMA_RX_INTR_WDOG_RIWT_SHIFT) & ENET_DMA_RX_INTR_WDOG_RIWT_MASK)

◆ ENET_DMA_RX_INTR_WDOG_RIWT_SHIFT

#define ENET_DMA_RX_INTR_WDOG_RIWT_SHIFT   (0U)

◆ ENET_DMA_RX_POLL_DEMAND_RPD_GET

#define ENET_DMA_RX_POLL_DEMAND_RPD_GET (   x)    (((uint32_t)(x) & ENET_DMA_RX_POLL_DEMAND_RPD_MASK) >> ENET_DMA_RX_POLL_DEMAND_RPD_SHIFT)

◆ ENET_DMA_RX_POLL_DEMAND_RPD_MASK

#define ENET_DMA_RX_POLL_DEMAND_RPD_MASK   (0xFFFFFFFFUL)

◆ ENET_DMA_RX_POLL_DEMAND_RPD_SET

#define ENET_DMA_RX_POLL_DEMAND_RPD_SET (   x)    (((uint32_t)(x) << ENET_DMA_RX_POLL_DEMAND_RPD_SHIFT) & ENET_DMA_RX_POLL_DEMAND_RPD_MASK)

◆ ENET_DMA_RX_POLL_DEMAND_RPD_SHIFT

#define ENET_DMA_RX_POLL_DEMAND_RPD_SHIFT   (0U)

◆ ENET_DMA_STATUS_AIS_GET

#define ENET_DMA_STATUS_AIS_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_AIS_MASK) >> ENET_DMA_STATUS_AIS_SHIFT)

◆ ENET_DMA_STATUS_AIS_MASK

#define ENET_DMA_STATUS_AIS_MASK   (0x8000U)

◆ ENET_DMA_STATUS_AIS_SET

#define ENET_DMA_STATUS_AIS_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_AIS_SHIFT) & ENET_DMA_STATUS_AIS_MASK)

◆ ENET_DMA_STATUS_AIS_SHIFT

#define ENET_DMA_STATUS_AIS_SHIFT   (15U)

◆ ENET_DMA_STATUS_EB_GET

#define ENET_DMA_STATUS_EB_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_EB_MASK) >> ENET_DMA_STATUS_EB_SHIFT)

◆ ENET_DMA_STATUS_EB_MASK

#define ENET_DMA_STATUS_EB_MASK   (0x3800000UL)

◆ ENET_DMA_STATUS_EB_SET

#define ENET_DMA_STATUS_EB_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_EB_SHIFT) & ENET_DMA_STATUS_EB_MASK)

◆ ENET_DMA_STATUS_EB_SHIFT

#define ENET_DMA_STATUS_EB_SHIFT   (23U)

◆ ENET_DMA_STATUS_ERI_GET

#define ENET_DMA_STATUS_ERI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_ERI_MASK) >> ENET_DMA_STATUS_ERI_SHIFT)

◆ ENET_DMA_STATUS_ERI_MASK

#define ENET_DMA_STATUS_ERI_MASK   (0x4000U)

◆ ENET_DMA_STATUS_ERI_SET

#define ENET_DMA_STATUS_ERI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_ERI_SHIFT) & ENET_DMA_STATUS_ERI_MASK)

◆ ENET_DMA_STATUS_ERI_SHIFT

#define ENET_DMA_STATUS_ERI_SHIFT   (14U)

◆ ENET_DMA_STATUS_ETI_GET

#define ENET_DMA_STATUS_ETI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_ETI_MASK) >> ENET_DMA_STATUS_ETI_SHIFT)

◆ ENET_DMA_STATUS_ETI_MASK

#define ENET_DMA_STATUS_ETI_MASK   (0x400U)

◆ ENET_DMA_STATUS_ETI_SET

#define ENET_DMA_STATUS_ETI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_ETI_SHIFT) & ENET_DMA_STATUS_ETI_MASK)

◆ ENET_DMA_STATUS_ETI_SHIFT

#define ENET_DMA_STATUS_ETI_SHIFT   (10U)

◆ ENET_DMA_STATUS_FBI_GET

#define ENET_DMA_STATUS_FBI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_FBI_MASK) >> ENET_DMA_STATUS_FBI_SHIFT)

◆ ENET_DMA_STATUS_FBI_MASK

#define ENET_DMA_STATUS_FBI_MASK   (0x2000U)

◆ ENET_DMA_STATUS_FBI_SET

#define ENET_DMA_STATUS_FBI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_FBI_SHIFT) & ENET_DMA_STATUS_FBI_MASK)

◆ ENET_DMA_STATUS_FBI_SHIFT

#define ENET_DMA_STATUS_FBI_SHIFT   (13U)

◆ ENET_DMA_STATUS_GLI_GET

#define ENET_DMA_STATUS_GLI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_GLI_MASK) >> ENET_DMA_STATUS_GLI_SHIFT)

◆ ENET_DMA_STATUS_GLI_MASK

#define ENET_DMA_STATUS_GLI_MASK   (0x4000000UL)

◆ ENET_DMA_STATUS_GLI_SET

#define ENET_DMA_STATUS_GLI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_GLI_SHIFT) & ENET_DMA_STATUS_GLI_MASK)

◆ ENET_DMA_STATUS_GLI_SHIFT

#define ENET_DMA_STATUS_GLI_SHIFT   (26U)

◆ ENET_DMA_STATUS_GLPII_GET

#define ENET_DMA_STATUS_GLPII_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_GLPII_MASK) >> ENET_DMA_STATUS_GLPII_SHIFT)

◆ ENET_DMA_STATUS_GLPII_MASK

#define ENET_DMA_STATUS_GLPII_MASK   (0x40000000UL)

◆ ENET_DMA_STATUS_GLPII_SET

#define ENET_DMA_STATUS_GLPII_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_GLPII_SHIFT) & ENET_DMA_STATUS_GLPII_MASK)

◆ ENET_DMA_STATUS_GLPII_SHIFT

#define ENET_DMA_STATUS_GLPII_SHIFT   (30U)

◆ ENET_DMA_STATUS_GMI_GET

#define ENET_DMA_STATUS_GMI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_GMI_MASK) >> ENET_DMA_STATUS_GMI_SHIFT)

◆ ENET_DMA_STATUS_GMI_MASK

#define ENET_DMA_STATUS_GMI_MASK   (0x8000000UL)

◆ ENET_DMA_STATUS_GMI_SET

#define ENET_DMA_STATUS_GMI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_GMI_SHIFT) & ENET_DMA_STATUS_GMI_MASK)

◆ ENET_DMA_STATUS_GMI_SHIFT

#define ENET_DMA_STATUS_GMI_SHIFT   (27U)

◆ ENET_DMA_STATUS_GPI_GET

#define ENET_DMA_STATUS_GPI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_GPI_MASK) >> ENET_DMA_STATUS_GPI_SHIFT)

◆ ENET_DMA_STATUS_GPI_MASK

#define ENET_DMA_STATUS_GPI_MASK   (0x10000000UL)

◆ ENET_DMA_STATUS_GPI_SET

#define ENET_DMA_STATUS_GPI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_GPI_SHIFT) & ENET_DMA_STATUS_GPI_MASK)

◆ ENET_DMA_STATUS_GPI_SHIFT

#define ENET_DMA_STATUS_GPI_SHIFT   (28U)

◆ ENET_DMA_STATUS_NIS_GET

#define ENET_DMA_STATUS_NIS_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_NIS_MASK) >> ENET_DMA_STATUS_NIS_SHIFT)

◆ ENET_DMA_STATUS_NIS_MASK

#define ENET_DMA_STATUS_NIS_MASK   (0x10000UL)

◆ ENET_DMA_STATUS_NIS_SET

#define ENET_DMA_STATUS_NIS_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_NIS_SHIFT) & ENET_DMA_STATUS_NIS_MASK)

◆ ENET_DMA_STATUS_NIS_SHIFT

#define ENET_DMA_STATUS_NIS_SHIFT   (16U)

◆ ENET_DMA_STATUS_OVF_GET

#define ENET_DMA_STATUS_OVF_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_OVF_MASK) >> ENET_DMA_STATUS_OVF_SHIFT)

◆ ENET_DMA_STATUS_OVF_MASK

#define ENET_DMA_STATUS_OVF_MASK   (0x10U)

◆ ENET_DMA_STATUS_OVF_SET

#define ENET_DMA_STATUS_OVF_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_OVF_SHIFT) & ENET_DMA_STATUS_OVF_MASK)

◆ ENET_DMA_STATUS_OVF_SHIFT

#define ENET_DMA_STATUS_OVF_SHIFT   (4U)

◆ ENET_DMA_STATUS_RI_GET

#define ENET_DMA_STATUS_RI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_RI_MASK) >> ENET_DMA_STATUS_RI_SHIFT)

◆ ENET_DMA_STATUS_RI_MASK

#define ENET_DMA_STATUS_RI_MASK   (0x40U)

◆ ENET_DMA_STATUS_RI_SET

#define ENET_DMA_STATUS_RI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_RI_SHIFT) & ENET_DMA_STATUS_RI_MASK)

◆ ENET_DMA_STATUS_RI_SHIFT

#define ENET_DMA_STATUS_RI_SHIFT   (6U)

◆ ENET_DMA_STATUS_RPS_GET

#define ENET_DMA_STATUS_RPS_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_RPS_MASK) >> ENET_DMA_STATUS_RPS_SHIFT)

◆ ENET_DMA_STATUS_RPS_MASK

#define ENET_DMA_STATUS_RPS_MASK   (0x100U)

◆ ENET_DMA_STATUS_RPS_SET

#define ENET_DMA_STATUS_RPS_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_RPS_SHIFT) & ENET_DMA_STATUS_RPS_MASK)

◆ ENET_DMA_STATUS_RPS_SHIFT

#define ENET_DMA_STATUS_RPS_SHIFT   (8U)

◆ ENET_DMA_STATUS_RS_GET

#define ENET_DMA_STATUS_RS_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_RS_MASK) >> ENET_DMA_STATUS_RS_SHIFT)

◆ ENET_DMA_STATUS_RS_MASK

#define ENET_DMA_STATUS_RS_MASK   (0xE0000UL)

◆ ENET_DMA_STATUS_RS_SET

#define ENET_DMA_STATUS_RS_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_RS_SHIFT) & ENET_DMA_STATUS_RS_MASK)

◆ ENET_DMA_STATUS_RS_SHIFT

#define ENET_DMA_STATUS_RS_SHIFT   (17U)

◆ ENET_DMA_STATUS_RU_GET

#define ENET_DMA_STATUS_RU_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_RU_MASK) >> ENET_DMA_STATUS_RU_SHIFT)

◆ ENET_DMA_STATUS_RU_MASK

#define ENET_DMA_STATUS_RU_MASK   (0x80U)

◆ ENET_DMA_STATUS_RU_SET

#define ENET_DMA_STATUS_RU_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_RU_SHIFT) & ENET_DMA_STATUS_RU_MASK)

◆ ENET_DMA_STATUS_RU_SHIFT

#define ENET_DMA_STATUS_RU_SHIFT   (7U)

◆ ENET_DMA_STATUS_RWT_GET

#define ENET_DMA_STATUS_RWT_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_RWT_MASK) >> ENET_DMA_STATUS_RWT_SHIFT)

◆ ENET_DMA_STATUS_RWT_MASK

#define ENET_DMA_STATUS_RWT_MASK   (0x200U)

◆ ENET_DMA_STATUS_RWT_SET

#define ENET_DMA_STATUS_RWT_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_RWT_SHIFT) & ENET_DMA_STATUS_RWT_MASK)

◆ ENET_DMA_STATUS_RWT_SHIFT

#define ENET_DMA_STATUS_RWT_SHIFT   (9U)

◆ ENET_DMA_STATUS_TI_GET

#define ENET_DMA_STATUS_TI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_TI_MASK) >> ENET_DMA_STATUS_TI_SHIFT)

◆ ENET_DMA_STATUS_TI_MASK

#define ENET_DMA_STATUS_TI_MASK   (0x1U)

◆ ENET_DMA_STATUS_TI_SET

#define ENET_DMA_STATUS_TI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_TI_SHIFT) & ENET_DMA_STATUS_TI_MASK)

◆ ENET_DMA_STATUS_TI_SHIFT

#define ENET_DMA_STATUS_TI_SHIFT   (0U)

◆ ENET_DMA_STATUS_TJT_GET

#define ENET_DMA_STATUS_TJT_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_TJT_MASK) >> ENET_DMA_STATUS_TJT_SHIFT)

◆ ENET_DMA_STATUS_TJT_MASK

#define ENET_DMA_STATUS_TJT_MASK   (0x8U)

◆ ENET_DMA_STATUS_TJT_SET

#define ENET_DMA_STATUS_TJT_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_TJT_SHIFT) & ENET_DMA_STATUS_TJT_MASK)

◆ ENET_DMA_STATUS_TJT_SHIFT

#define ENET_DMA_STATUS_TJT_SHIFT   (3U)

◆ ENET_DMA_STATUS_TPS_GET

#define ENET_DMA_STATUS_TPS_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_TPS_MASK) >> ENET_DMA_STATUS_TPS_SHIFT)

◆ ENET_DMA_STATUS_TPS_MASK

#define ENET_DMA_STATUS_TPS_MASK   (0x2U)

◆ ENET_DMA_STATUS_TPS_SET

#define ENET_DMA_STATUS_TPS_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_TPS_SHIFT) & ENET_DMA_STATUS_TPS_MASK)

◆ ENET_DMA_STATUS_TPS_SHIFT

#define ENET_DMA_STATUS_TPS_SHIFT   (1U)

◆ ENET_DMA_STATUS_TS_GET

#define ENET_DMA_STATUS_TS_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_TS_MASK) >> ENET_DMA_STATUS_TS_SHIFT)

◆ ENET_DMA_STATUS_TS_MASK

#define ENET_DMA_STATUS_TS_MASK   (0x700000UL)

◆ ENET_DMA_STATUS_TS_SET

#define ENET_DMA_STATUS_TS_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_TS_SHIFT) & ENET_DMA_STATUS_TS_MASK)

◆ ENET_DMA_STATUS_TS_SHIFT

#define ENET_DMA_STATUS_TS_SHIFT   (20U)

◆ ENET_DMA_STATUS_TTI_GET

#define ENET_DMA_STATUS_TTI_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_TTI_MASK) >> ENET_DMA_STATUS_TTI_SHIFT)

◆ ENET_DMA_STATUS_TTI_MASK

#define ENET_DMA_STATUS_TTI_MASK   (0x20000000UL)

◆ ENET_DMA_STATUS_TTI_SET

#define ENET_DMA_STATUS_TTI_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_TTI_SHIFT) & ENET_DMA_STATUS_TTI_MASK)

◆ ENET_DMA_STATUS_TTI_SHIFT

#define ENET_DMA_STATUS_TTI_SHIFT   (29U)

◆ ENET_DMA_STATUS_TU_GET

#define ENET_DMA_STATUS_TU_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_TU_MASK) >> ENET_DMA_STATUS_TU_SHIFT)

◆ ENET_DMA_STATUS_TU_MASK

#define ENET_DMA_STATUS_TU_MASK   (0x4U)

◆ ENET_DMA_STATUS_TU_SET

#define ENET_DMA_STATUS_TU_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_TU_SHIFT) & ENET_DMA_STATUS_TU_MASK)

◆ ENET_DMA_STATUS_TU_SHIFT

#define ENET_DMA_STATUS_TU_SHIFT   (2U)

◆ ENET_DMA_STATUS_UNF_GET

#define ENET_DMA_STATUS_UNF_GET (   x)    (((uint32_t)(x) & ENET_DMA_STATUS_UNF_MASK) >> ENET_DMA_STATUS_UNF_SHIFT)

◆ ENET_DMA_STATUS_UNF_MASK

#define ENET_DMA_STATUS_UNF_MASK   (0x20U)

◆ ENET_DMA_STATUS_UNF_SET

#define ENET_DMA_STATUS_UNF_SET (   x)    (((uint32_t)(x) << ENET_DMA_STATUS_UNF_SHIFT) & ENET_DMA_STATUS_UNF_MASK)

◆ ENET_DMA_STATUS_UNF_SHIFT

#define ENET_DMA_STATUS_UNF_SHIFT   (5U)

◆ ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_GET

#define ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_GET (   x)    (((uint32_t)(x) & ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_MASK) >> ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SHIFT)

◆ ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_MASK

#define ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_MASK   (0xFFFFFFFFUL)

◆ ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SET

#define ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SET (   x)    (((uint32_t)(x) << ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SHIFT) & ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_MASK)

◆ ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SHIFT

#define ENET_DMA_TX_DESC_LIST_ADDR_TDESLA_SHIFT   (0U)

◆ ENET_DMA_TX_POLL_DEMAND_TPD_GET

#define ENET_DMA_TX_POLL_DEMAND_TPD_GET (   x)    (((uint32_t)(x) & ENET_DMA_TX_POLL_DEMAND_TPD_MASK) >> ENET_DMA_TX_POLL_DEMAND_TPD_SHIFT)

◆ ENET_DMA_TX_POLL_DEMAND_TPD_MASK

#define ENET_DMA_TX_POLL_DEMAND_TPD_MASK   (0xFFFFFFFFUL)

◆ ENET_DMA_TX_POLL_DEMAND_TPD_SET

#define ENET_DMA_TX_POLL_DEMAND_TPD_SET (   x)    (((uint32_t)(x) << ENET_DMA_TX_POLL_DEMAND_TPD_SHIFT) & ENET_DMA_TX_POLL_DEMAND_TPD_MASK)

◆ ENET_DMA_TX_POLL_DEMAND_TPD_SHIFT

#define ENET_DMA_TX_POLL_DEMAND_TPD_SHIFT   (0U)

◆ ENET_FLOWCTRL_DZPQ_GET

#define ENET_FLOWCTRL_DZPQ_GET (   x)    (((uint32_t)(x) & ENET_FLOWCTRL_DZPQ_MASK) >> ENET_FLOWCTRL_DZPQ_SHIFT)

◆ ENET_FLOWCTRL_DZPQ_MASK

#define ENET_FLOWCTRL_DZPQ_MASK   (0x80U)

◆ ENET_FLOWCTRL_DZPQ_SET

#define ENET_FLOWCTRL_DZPQ_SET (   x)    (((uint32_t)(x) << ENET_FLOWCTRL_DZPQ_SHIFT) & ENET_FLOWCTRL_DZPQ_MASK)

◆ ENET_FLOWCTRL_DZPQ_SHIFT

#define ENET_FLOWCTRL_DZPQ_SHIFT   (7U)

◆ ENET_FLOWCTRL_FCB_BPA_GET

#define ENET_FLOWCTRL_FCB_BPA_GET (   x)    (((uint32_t)(x) & ENET_FLOWCTRL_FCB_BPA_MASK) >> ENET_FLOWCTRL_FCB_BPA_SHIFT)

◆ ENET_FLOWCTRL_FCB_BPA_MASK

#define ENET_FLOWCTRL_FCB_BPA_MASK   (0x1U)

◆ ENET_FLOWCTRL_FCB_BPA_SET

#define ENET_FLOWCTRL_FCB_BPA_SET (   x)    (((uint32_t)(x) << ENET_FLOWCTRL_FCB_BPA_SHIFT) & ENET_FLOWCTRL_FCB_BPA_MASK)

◆ ENET_FLOWCTRL_FCB_BPA_SHIFT

#define ENET_FLOWCTRL_FCB_BPA_SHIFT   (0U)

◆ ENET_FLOWCTRL_PLT_GET

#define ENET_FLOWCTRL_PLT_GET (   x)    (((uint32_t)(x) & ENET_FLOWCTRL_PLT_MASK) >> ENET_FLOWCTRL_PLT_SHIFT)

◆ ENET_FLOWCTRL_PLT_MASK

#define ENET_FLOWCTRL_PLT_MASK   (0x30U)

◆ ENET_FLOWCTRL_PLT_SET

#define ENET_FLOWCTRL_PLT_SET (   x)    (((uint32_t)(x) << ENET_FLOWCTRL_PLT_SHIFT) & ENET_FLOWCTRL_PLT_MASK)

◆ ENET_FLOWCTRL_PLT_SHIFT

#define ENET_FLOWCTRL_PLT_SHIFT   (4U)

◆ ENET_FLOWCTRL_PT_GET

#define ENET_FLOWCTRL_PT_GET (   x)    (((uint32_t)(x) & ENET_FLOWCTRL_PT_MASK) >> ENET_FLOWCTRL_PT_SHIFT)

◆ ENET_FLOWCTRL_PT_MASK

#define ENET_FLOWCTRL_PT_MASK   (0xFFFF0000UL)

◆ ENET_FLOWCTRL_PT_SET

#define ENET_FLOWCTRL_PT_SET (   x)    (((uint32_t)(x) << ENET_FLOWCTRL_PT_SHIFT) & ENET_FLOWCTRL_PT_MASK)

◆ ENET_FLOWCTRL_PT_SHIFT

#define ENET_FLOWCTRL_PT_SHIFT   (16U)

◆ ENET_FLOWCTRL_RFE_GET

#define ENET_FLOWCTRL_RFE_GET (   x)    (((uint32_t)(x) & ENET_FLOWCTRL_RFE_MASK) >> ENET_FLOWCTRL_RFE_SHIFT)

◆ ENET_FLOWCTRL_RFE_MASK

#define ENET_FLOWCTRL_RFE_MASK   (0x4U)

◆ ENET_FLOWCTRL_RFE_SET

#define ENET_FLOWCTRL_RFE_SET (   x)    (((uint32_t)(x) << ENET_FLOWCTRL_RFE_SHIFT) & ENET_FLOWCTRL_RFE_MASK)

◆ ENET_FLOWCTRL_RFE_SHIFT

#define ENET_FLOWCTRL_RFE_SHIFT   (2U)

◆ ENET_FLOWCTRL_TFE_GET

#define ENET_FLOWCTRL_TFE_GET (   x)    (((uint32_t)(x) & ENET_FLOWCTRL_TFE_MASK) >> ENET_FLOWCTRL_TFE_SHIFT)

◆ ENET_FLOWCTRL_TFE_MASK

#define ENET_FLOWCTRL_TFE_MASK   (0x2U)

◆ ENET_FLOWCTRL_TFE_SET

#define ENET_FLOWCTRL_TFE_SET (   x)    (((uint32_t)(x) << ENET_FLOWCTRL_TFE_SHIFT) & ENET_FLOWCTRL_TFE_MASK)

◆ ENET_FLOWCTRL_TFE_SHIFT

#define ENET_FLOWCTRL_TFE_SHIFT   (1U)

◆ ENET_FLOWCTRL_UP_GET

#define ENET_FLOWCTRL_UP_GET (   x)    (((uint32_t)(x) & ENET_FLOWCTRL_UP_MASK) >> ENET_FLOWCTRL_UP_SHIFT)

◆ ENET_FLOWCTRL_UP_MASK

#define ENET_FLOWCTRL_UP_MASK   (0x8U)

◆ ENET_FLOWCTRL_UP_SET

#define ENET_FLOWCTRL_UP_SET (   x)    (((uint32_t)(x) << ENET_FLOWCTRL_UP_SHIFT) & ENET_FLOWCTRL_UP_MASK)

◆ ENET_FLOWCTRL_UP_SHIFT

#define ENET_FLOWCTRL_UP_SHIFT   (3U)

◆ ENET_GMII_ADDR_CR_GET

#define ENET_GMII_ADDR_CR_GET (   x)    (((uint32_t)(x) & ENET_GMII_ADDR_CR_MASK) >> ENET_GMII_ADDR_CR_SHIFT)

◆ ENET_GMII_ADDR_CR_MASK

#define ENET_GMII_ADDR_CR_MASK   (0x3CU)

◆ ENET_GMII_ADDR_CR_SET

#define ENET_GMII_ADDR_CR_SET (   x)    (((uint32_t)(x) << ENET_GMII_ADDR_CR_SHIFT) & ENET_GMII_ADDR_CR_MASK)

◆ ENET_GMII_ADDR_CR_SHIFT

#define ENET_GMII_ADDR_CR_SHIFT   (2U)

◆ ENET_GMII_ADDR_GB_GET

#define ENET_GMII_ADDR_GB_GET (   x)    (((uint32_t)(x) & ENET_GMII_ADDR_GB_MASK) >> ENET_GMII_ADDR_GB_SHIFT)

◆ ENET_GMII_ADDR_GB_MASK

#define ENET_GMII_ADDR_GB_MASK   (0x1U)

◆ ENET_GMII_ADDR_GB_SET

#define ENET_GMII_ADDR_GB_SET (   x)    (((uint32_t)(x) << ENET_GMII_ADDR_GB_SHIFT) & ENET_GMII_ADDR_GB_MASK)

◆ ENET_GMII_ADDR_GB_SHIFT

#define ENET_GMII_ADDR_GB_SHIFT   (0U)

◆ ENET_GMII_ADDR_GR_GET

#define ENET_GMII_ADDR_GR_GET (   x)    (((uint32_t)(x) & ENET_GMII_ADDR_GR_MASK) >> ENET_GMII_ADDR_GR_SHIFT)

◆ ENET_GMII_ADDR_GR_MASK

#define ENET_GMII_ADDR_GR_MASK   (0x7C0U)

◆ ENET_GMII_ADDR_GR_SET

#define ENET_GMII_ADDR_GR_SET (   x)    (((uint32_t)(x) << ENET_GMII_ADDR_GR_SHIFT) & ENET_GMII_ADDR_GR_MASK)

◆ ENET_GMII_ADDR_GR_SHIFT

#define ENET_GMII_ADDR_GR_SHIFT   (6U)

◆ ENET_GMII_ADDR_GW_GET

#define ENET_GMII_ADDR_GW_GET (   x)    (((uint32_t)(x) & ENET_GMII_ADDR_GW_MASK) >> ENET_GMII_ADDR_GW_SHIFT)

◆ ENET_GMII_ADDR_GW_MASK

#define ENET_GMII_ADDR_GW_MASK   (0x2U)

◆ ENET_GMII_ADDR_GW_SET

#define ENET_GMII_ADDR_GW_SET (   x)    (((uint32_t)(x) << ENET_GMII_ADDR_GW_SHIFT) & ENET_GMII_ADDR_GW_MASK)

◆ ENET_GMII_ADDR_GW_SHIFT

#define ENET_GMII_ADDR_GW_SHIFT   (1U)

◆ ENET_GMII_ADDR_PA_GET

#define ENET_GMII_ADDR_PA_GET (   x)    (((uint32_t)(x) & ENET_GMII_ADDR_PA_MASK) >> ENET_GMII_ADDR_PA_SHIFT)

◆ ENET_GMII_ADDR_PA_MASK

#define ENET_GMII_ADDR_PA_MASK   (0xF800U)

◆ ENET_GMII_ADDR_PA_SET

#define ENET_GMII_ADDR_PA_SET (   x)    (((uint32_t)(x) << ENET_GMII_ADDR_PA_SHIFT) & ENET_GMII_ADDR_PA_MASK)

◆ ENET_GMII_ADDR_PA_SHIFT

#define ENET_GMII_ADDR_PA_SHIFT   (11U)

◆ ENET_GMII_DATA_GD_GET

#define ENET_GMII_DATA_GD_GET (   x)    (((uint32_t)(x) & ENET_GMII_DATA_GD_MASK) >> ENET_GMII_DATA_GD_SHIFT)

◆ ENET_GMII_DATA_GD_MASK

#define ENET_GMII_DATA_GD_MASK   (0xFFFFU)

◆ ENET_GMII_DATA_GD_SET

#define ENET_GMII_DATA_GD_SET (   x)    (((uint32_t)(x) << ENET_GMII_DATA_GD_SHIFT) & ENET_GMII_DATA_GD_MASK)

◆ ENET_GMII_DATA_GD_SHIFT

#define ENET_GMII_DATA_GD_SHIFT   (0U)

◆ ENET_HASH_H_HTH_GET

#define ENET_HASH_H_HTH_GET (   x)    (((uint32_t)(x) & ENET_HASH_H_HTH_MASK) >> ENET_HASH_H_HTH_SHIFT)

◆ ENET_HASH_H_HTH_MASK

#define ENET_HASH_H_HTH_MASK   (0xFFFFFFFFUL)

◆ ENET_HASH_H_HTH_SET

#define ENET_HASH_H_HTH_SET (   x)    (((uint32_t)(x) << ENET_HASH_H_HTH_SHIFT) & ENET_HASH_H_HTH_MASK)

◆ ENET_HASH_H_HTH_SHIFT

#define ENET_HASH_H_HTH_SHIFT   (0U)

◆ ENET_HASH_L_HTL_GET

#define ENET_HASH_L_HTL_GET (   x)    (((uint32_t)(x) & ENET_HASH_L_HTL_MASK) >> ENET_HASH_L_HTL_SHIFT)

◆ ENET_HASH_L_HTL_MASK

#define ENET_HASH_L_HTL_MASK   (0xFFFFFFFFUL)

◆ ENET_HASH_L_HTL_SET

#define ENET_HASH_L_HTL_SET (   x)    (((uint32_t)(x) << ENET_HASH_L_HTL_SHIFT) & ENET_HASH_L_HTL_MASK)

◆ ENET_HASH_L_HTL_SHIFT

#define ENET_HASH_L_HTL_SHIFT   (0U)

◆ ENET_INTR_MASK_LPIIM_GET

#define ENET_INTR_MASK_LPIIM_GET (   x)    (((uint32_t)(x) & ENET_INTR_MASK_LPIIM_MASK) >> ENET_INTR_MASK_LPIIM_SHIFT)

◆ ENET_INTR_MASK_LPIIM_MASK

#define ENET_INTR_MASK_LPIIM_MASK   (0x400U)

◆ ENET_INTR_MASK_LPIIM_SET

#define ENET_INTR_MASK_LPIIM_SET (   x)    (((uint32_t)(x) << ENET_INTR_MASK_LPIIM_SHIFT) & ENET_INTR_MASK_LPIIM_MASK)

◆ ENET_INTR_MASK_LPIIM_SHIFT

#define ENET_INTR_MASK_LPIIM_SHIFT   (10U)

◆ ENET_INTR_MASK_PCSANCIM_GET

#define ENET_INTR_MASK_PCSANCIM_GET (   x)    (((uint32_t)(x) & ENET_INTR_MASK_PCSANCIM_MASK) >> ENET_INTR_MASK_PCSANCIM_SHIFT)

◆ ENET_INTR_MASK_PCSANCIM_MASK

#define ENET_INTR_MASK_PCSANCIM_MASK   (0x4U)

◆ ENET_INTR_MASK_PCSANCIM_SET

#define ENET_INTR_MASK_PCSANCIM_SET (   x)    (((uint32_t)(x) << ENET_INTR_MASK_PCSANCIM_SHIFT) & ENET_INTR_MASK_PCSANCIM_MASK)

◆ ENET_INTR_MASK_PCSANCIM_SHIFT

#define ENET_INTR_MASK_PCSANCIM_SHIFT   (2U)

◆ ENET_INTR_MASK_PCSLCHGIM_GET

#define ENET_INTR_MASK_PCSLCHGIM_GET (   x)    (((uint32_t)(x) & ENET_INTR_MASK_PCSLCHGIM_MASK) >> ENET_INTR_MASK_PCSLCHGIM_SHIFT)

◆ ENET_INTR_MASK_PCSLCHGIM_MASK

#define ENET_INTR_MASK_PCSLCHGIM_MASK   (0x2U)

◆ ENET_INTR_MASK_PCSLCHGIM_SET

#define ENET_INTR_MASK_PCSLCHGIM_SET (   x)    (((uint32_t)(x) << ENET_INTR_MASK_PCSLCHGIM_SHIFT) & ENET_INTR_MASK_PCSLCHGIM_MASK)

◆ ENET_INTR_MASK_PCSLCHGIM_SHIFT

#define ENET_INTR_MASK_PCSLCHGIM_SHIFT   (1U)

◆ ENET_INTR_MASK_PMTIM_GET

#define ENET_INTR_MASK_PMTIM_GET (   x)    (((uint32_t)(x) & ENET_INTR_MASK_PMTIM_MASK) >> ENET_INTR_MASK_PMTIM_SHIFT)

◆ ENET_INTR_MASK_PMTIM_MASK

#define ENET_INTR_MASK_PMTIM_MASK   (0x8U)

◆ ENET_INTR_MASK_PMTIM_SET

#define ENET_INTR_MASK_PMTIM_SET (   x)    (((uint32_t)(x) << ENET_INTR_MASK_PMTIM_SHIFT) & ENET_INTR_MASK_PMTIM_MASK)

◆ ENET_INTR_MASK_PMTIM_SHIFT

#define ENET_INTR_MASK_PMTIM_SHIFT   (3U)

◆ ENET_INTR_MASK_RGSMIIIM_GET

#define ENET_INTR_MASK_RGSMIIIM_GET (   x)    (((uint32_t)(x) & ENET_INTR_MASK_RGSMIIIM_MASK) >> ENET_INTR_MASK_RGSMIIIM_SHIFT)

◆ ENET_INTR_MASK_RGSMIIIM_MASK

#define ENET_INTR_MASK_RGSMIIIM_MASK   (0x1U)

◆ ENET_INTR_MASK_RGSMIIIM_SET

#define ENET_INTR_MASK_RGSMIIIM_SET (   x)    (((uint32_t)(x) << ENET_INTR_MASK_RGSMIIIM_SHIFT) & ENET_INTR_MASK_RGSMIIIM_MASK)

◆ ENET_INTR_MASK_RGSMIIIM_SHIFT

#define ENET_INTR_MASK_RGSMIIIM_SHIFT   (0U)

◆ ENET_INTR_MASK_TSIM_GET

#define ENET_INTR_MASK_TSIM_GET (   x)    (((uint32_t)(x) & ENET_INTR_MASK_TSIM_MASK) >> ENET_INTR_MASK_TSIM_SHIFT)

◆ ENET_INTR_MASK_TSIM_MASK

#define ENET_INTR_MASK_TSIM_MASK   (0x200U)

◆ ENET_INTR_MASK_TSIM_SET

#define ENET_INTR_MASK_TSIM_SET (   x)    (((uint32_t)(x) << ENET_INTR_MASK_TSIM_SHIFT) & ENET_INTR_MASK_TSIM_MASK)

◆ ENET_INTR_MASK_TSIM_SHIFT

#define ENET_INTR_MASK_TSIM_SHIFT   (9U)

◆ ENET_INTR_STATUS_GPIIS_GET

#define ENET_INTR_STATUS_GPIIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_GPIIS_MASK) >> ENET_INTR_STATUS_GPIIS_SHIFT)

◆ ENET_INTR_STATUS_GPIIS_MASK

#define ENET_INTR_STATUS_GPIIS_MASK   (0x800U)

◆ ENET_INTR_STATUS_GPIIS_SHIFT

#define ENET_INTR_STATUS_GPIIS_SHIFT   (11U)

◆ ENET_INTR_STATUS_LPIIS_GET

#define ENET_INTR_STATUS_LPIIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_LPIIS_MASK) >> ENET_INTR_STATUS_LPIIS_SHIFT)

◆ ENET_INTR_STATUS_LPIIS_MASK

#define ENET_INTR_STATUS_LPIIS_MASK   (0x400U)

◆ ENET_INTR_STATUS_LPIIS_SHIFT

#define ENET_INTR_STATUS_LPIIS_SHIFT   (10U)

◆ ENET_INTR_STATUS_MMCIS_GET

#define ENET_INTR_STATUS_MMCIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_MMCIS_MASK) >> ENET_INTR_STATUS_MMCIS_SHIFT)

◆ ENET_INTR_STATUS_MMCIS_MASK

#define ENET_INTR_STATUS_MMCIS_MASK   (0x10U)

◆ ENET_INTR_STATUS_MMCIS_SHIFT

#define ENET_INTR_STATUS_MMCIS_SHIFT   (4U)

◆ ENET_INTR_STATUS_MMCRXIPIS_GET

#define ENET_INTR_STATUS_MMCRXIPIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_MMCRXIPIS_MASK) >> ENET_INTR_STATUS_MMCRXIPIS_SHIFT)

◆ ENET_INTR_STATUS_MMCRXIPIS_MASK

#define ENET_INTR_STATUS_MMCRXIPIS_MASK   (0x80U)

◆ ENET_INTR_STATUS_MMCRXIPIS_SHIFT

#define ENET_INTR_STATUS_MMCRXIPIS_SHIFT   (7U)

◆ ENET_INTR_STATUS_MMCRXIS_GET

#define ENET_INTR_STATUS_MMCRXIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_MMCRXIS_MASK) >> ENET_INTR_STATUS_MMCRXIS_SHIFT)

◆ ENET_INTR_STATUS_MMCRXIS_MASK

#define ENET_INTR_STATUS_MMCRXIS_MASK   (0x20U)

◆ ENET_INTR_STATUS_MMCRXIS_SHIFT

#define ENET_INTR_STATUS_MMCRXIS_SHIFT   (5U)

◆ ENET_INTR_STATUS_MMCTXIS_GET

#define ENET_INTR_STATUS_MMCTXIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_MMCTXIS_MASK) >> ENET_INTR_STATUS_MMCTXIS_SHIFT)

◆ ENET_INTR_STATUS_MMCTXIS_MASK

#define ENET_INTR_STATUS_MMCTXIS_MASK   (0x40U)

◆ ENET_INTR_STATUS_MMCTXIS_SHIFT

#define ENET_INTR_STATUS_MMCTXIS_SHIFT   (6U)

◆ ENET_INTR_STATUS_PCSANCIS_GET

#define ENET_INTR_STATUS_PCSANCIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_PCSANCIS_MASK) >> ENET_INTR_STATUS_PCSANCIS_SHIFT)

◆ ENET_INTR_STATUS_PCSANCIS_MASK

#define ENET_INTR_STATUS_PCSANCIS_MASK   (0x4U)

◆ ENET_INTR_STATUS_PCSANCIS_SHIFT

#define ENET_INTR_STATUS_PCSANCIS_SHIFT   (2U)

◆ ENET_INTR_STATUS_PCSLCHGIS_GET

#define ENET_INTR_STATUS_PCSLCHGIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_PCSLCHGIS_MASK) >> ENET_INTR_STATUS_PCSLCHGIS_SHIFT)

◆ ENET_INTR_STATUS_PCSLCHGIS_MASK

#define ENET_INTR_STATUS_PCSLCHGIS_MASK   (0x2U)

◆ ENET_INTR_STATUS_PCSLCHGIS_SHIFT

#define ENET_INTR_STATUS_PCSLCHGIS_SHIFT   (1U)

◆ ENET_INTR_STATUS_PMTIS_GET

#define ENET_INTR_STATUS_PMTIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_PMTIS_MASK) >> ENET_INTR_STATUS_PMTIS_SHIFT)

◆ ENET_INTR_STATUS_PMTIS_MASK

#define ENET_INTR_STATUS_PMTIS_MASK   (0x8U)

◆ ENET_INTR_STATUS_PMTIS_SHIFT

#define ENET_INTR_STATUS_PMTIS_SHIFT   (3U)

◆ ENET_INTR_STATUS_RGSMIIIS_GET

#define ENET_INTR_STATUS_RGSMIIIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_RGSMIIIS_MASK) >> ENET_INTR_STATUS_RGSMIIIS_SHIFT)

◆ ENET_INTR_STATUS_RGSMIIIS_MASK

#define ENET_INTR_STATUS_RGSMIIIS_MASK   (0x1U)

◆ ENET_INTR_STATUS_RGSMIIIS_SHIFT

#define ENET_INTR_STATUS_RGSMIIIS_SHIFT   (0U)

◆ ENET_INTR_STATUS_TSIS_GET

#define ENET_INTR_STATUS_TSIS_GET (   x)    (((uint32_t)(x) & ENET_INTR_STATUS_TSIS_MASK) >> ENET_INTR_STATUS_TSIS_SHIFT)

◆ ENET_INTR_STATUS_TSIS_MASK

#define ENET_INTR_STATUS_TSIS_MASK   (0x200U)

◆ ENET_INTR_STATUS_TSIS_SHIFT

#define ENET_INTR_STATUS_TSIS_SHIFT   (9U)

◆ ENET_L3_L4_CFG_0

#define ENET_L3_L4_CFG_0   (0UL)

◆ ENET_L3_L4_CFG_L3_ADDR_0_L3A00_GET

#define ENET_L3_L4_CFG_L3_ADDR_0_L3A00_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_ADDR_0_L3A00_MASK) >> ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SHIFT)

◆ ENET_L3_L4_CFG_L3_ADDR_0_L3A00_MASK

#define ENET_L3_L4_CFG_L3_ADDR_0_L3A00_MASK   (0xFFFFFFFFUL)

◆ ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SET

#define ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SHIFT) & ENET_L3_L4_CFG_L3_ADDR_0_L3A00_MASK)

◆ ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SHIFT

#define ENET_L3_L4_CFG_L3_ADDR_0_L3A00_SHIFT   (0U)

◆ ENET_L3_L4_CFG_L3_ADDR_1_L3A10_GET

#define ENET_L3_L4_CFG_L3_ADDR_1_L3A10_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_ADDR_1_L3A10_MASK) >> ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SHIFT)

◆ ENET_L3_L4_CFG_L3_ADDR_1_L3A10_MASK

#define ENET_L3_L4_CFG_L3_ADDR_1_L3A10_MASK   (0xFFFFFFFFUL)

◆ ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SET

#define ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SHIFT) & ENET_L3_L4_CFG_L3_ADDR_1_L3A10_MASK)

◆ ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SHIFT

#define ENET_L3_L4_CFG_L3_ADDR_1_L3A10_SHIFT   (0U)

◆ ENET_L3_L4_CFG_L3_ADDR_2_L3A20_GET

#define ENET_L3_L4_CFG_L3_ADDR_2_L3A20_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_ADDR_2_L3A20_MASK) >> ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SHIFT)

◆ ENET_L3_L4_CFG_L3_ADDR_2_L3A20_MASK

#define ENET_L3_L4_CFG_L3_ADDR_2_L3A20_MASK   (0xFFFFFFFFUL)

◆ ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SET

#define ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SHIFT) & ENET_L3_L4_CFG_L3_ADDR_2_L3A20_MASK)

◆ ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SHIFT

#define ENET_L3_L4_CFG_L3_ADDR_2_L3A20_SHIFT   (0U)

◆ ENET_L3_L4_CFG_L3_ADDR_3_L3A30_GET

#define ENET_L3_L4_CFG_L3_ADDR_3_L3A30_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_ADDR_3_L3A30_MASK) >> ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SHIFT)

◆ ENET_L3_L4_CFG_L3_ADDR_3_L3A30_MASK

#define ENET_L3_L4_CFG_L3_ADDR_3_L3A30_MASK   (0xFFFFFFFFUL)

◆ ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SET

#define ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SHIFT) & ENET_L3_L4_CFG_L3_ADDR_3_L3A30_MASK)

◆ ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SHIFT

#define ENET_L3_L4_CFG_L3_ADDR_3_L3A30_SHIFT   (0U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_MASK   (0x20U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAIM0_SHIFT   (5U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_MASK   (0x10U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3DAM0_SHIFT   (4U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_MASK   (0xF800U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HDBM0_SHIFT   (11U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_MASK   (0x7C0U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3HSBM0_SHIFT   (6U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_MASK   (0x1U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3PEN0_SHIFT   (0U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_MASK   (0x8U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAIM0_SHIFT   (3U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_MASK   (0x4U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L3SAM0_SHIFT   (2U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_MASK   (0x200000UL)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPIM0_SHIFT   (21U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_MASK   (0x100000UL)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4DPM0_SHIFT   (20U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_MASK   (0x10000UL)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4PEN0_SHIFT   (16U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_MASK   (0x80000UL)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPIM0_SHIFT   (19U)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_GET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_MASK) >> ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SHIFT)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_MASK

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_MASK   (0x40000UL)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SET

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SHIFT) & ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_MASK)

◆ ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SHIFT

#define ENET_L3_L4_CFG_L3_L4_CTRL_L4SPM0_SHIFT   (18U)

◆ ENET_L3_L4_CFG_L4_ADDR_L4DP0_GET

#define ENET_L3_L4_CFG_L4_ADDR_L4DP0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L4_ADDR_L4DP0_MASK) >> ENET_L3_L4_CFG_L4_ADDR_L4DP0_SHIFT)

◆ ENET_L3_L4_CFG_L4_ADDR_L4DP0_MASK

#define ENET_L3_L4_CFG_L4_ADDR_L4DP0_MASK   (0xFFFF0000UL)

◆ ENET_L3_L4_CFG_L4_ADDR_L4DP0_SET

#define ENET_L3_L4_CFG_L4_ADDR_L4DP0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L4_ADDR_L4DP0_SHIFT) & ENET_L3_L4_CFG_L4_ADDR_L4DP0_MASK)

◆ ENET_L3_L4_CFG_L4_ADDR_L4DP0_SHIFT

#define ENET_L3_L4_CFG_L4_ADDR_L4DP0_SHIFT   (16U)

◆ ENET_L3_L4_CFG_L4_ADDR_L4SP0_GET

#define ENET_L3_L4_CFG_L4_ADDR_L4SP0_GET (   x)    (((uint32_t)(x) & ENET_L3_L4_CFG_L4_ADDR_L4SP0_MASK) >> ENET_L3_L4_CFG_L4_ADDR_L4SP0_SHIFT)

◆ ENET_L3_L4_CFG_L4_ADDR_L4SP0_MASK

#define ENET_L3_L4_CFG_L4_ADDR_L4SP0_MASK   (0xFFFFU)

◆ ENET_L3_L4_CFG_L4_ADDR_L4SP0_SET

#define ENET_L3_L4_CFG_L4_ADDR_L4SP0_SET (   x)    (((uint32_t)(x) << ENET_L3_L4_CFG_L4_ADDR_L4SP0_SHIFT) & ENET_L3_L4_CFG_L4_ADDR_L4SP0_MASK)

◆ ENET_L3_L4_CFG_L4_ADDR_L4SP0_SHIFT

#define ENET_L3_L4_CFG_L4_ADDR_L4SP0_SHIFT   (0U)

◆ ENET_LPI_CSR_LPIEN_GET

#define ENET_LPI_CSR_LPIEN_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_LPIEN_MASK) >> ENET_LPI_CSR_LPIEN_SHIFT)

◆ ENET_LPI_CSR_LPIEN_MASK

#define ENET_LPI_CSR_LPIEN_MASK   (0x10000UL)

◆ ENET_LPI_CSR_LPIEN_SET

#define ENET_LPI_CSR_LPIEN_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_LPIEN_SHIFT) & ENET_LPI_CSR_LPIEN_MASK)

◆ ENET_LPI_CSR_LPIEN_SHIFT

#define ENET_LPI_CSR_LPIEN_SHIFT   (16U)

◆ ENET_LPI_CSR_LPITXA_GET

#define ENET_LPI_CSR_LPITXA_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_LPITXA_MASK) >> ENET_LPI_CSR_LPITXA_SHIFT)

◆ ENET_LPI_CSR_LPITXA_MASK

#define ENET_LPI_CSR_LPITXA_MASK   (0x80000UL)

◆ ENET_LPI_CSR_LPITXA_SET

#define ENET_LPI_CSR_LPITXA_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_LPITXA_SHIFT) & ENET_LPI_CSR_LPITXA_MASK)

◆ ENET_LPI_CSR_LPITXA_SHIFT

#define ENET_LPI_CSR_LPITXA_SHIFT   (19U)

◆ ENET_LPI_CSR_PLS_GET

#define ENET_LPI_CSR_PLS_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_PLS_MASK) >> ENET_LPI_CSR_PLS_SHIFT)

◆ ENET_LPI_CSR_PLS_MASK

#define ENET_LPI_CSR_PLS_MASK   (0x20000UL)

◆ ENET_LPI_CSR_PLS_SET

#define ENET_LPI_CSR_PLS_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_PLS_SHIFT) & ENET_LPI_CSR_PLS_MASK)

◆ ENET_LPI_CSR_PLS_SHIFT

#define ENET_LPI_CSR_PLS_SHIFT   (17U)

◆ ENET_LPI_CSR_PLSEN_GET

#define ENET_LPI_CSR_PLSEN_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_PLSEN_MASK) >> ENET_LPI_CSR_PLSEN_SHIFT)

◆ ENET_LPI_CSR_PLSEN_MASK

#define ENET_LPI_CSR_PLSEN_MASK   (0x40000UL)

◆ ENET_LPI_CSR_PLSEN_SET

#define ENET_LPI_CSR_PLSEN_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_PLSEN_SHIFT) & ENET_LPI_CSR_PLSEN_MASK)

◆ ENET_LPI_CSR_PLSEN_SHIFT

#define ENET_LPI_CSR_PLSEN_SHIFT   (18U)

◆ ENET_LPI_CSR_RLPIEN_GET

#define ENET_LPI_CSR_RLPIEN_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_RLPIEN_MASK) >> ENET_LPI_CSR_RLPIEN_SHIFT)

◆ ENET_LPI_CSR_RLPIEN_MASK

#define ENET_LPI_CSR_RLPIEN_MASK   (0x4U)

◆ ENET_LPI_CSR_RLPIEN_SET

#define ENET_LPI_CSR_RLPIEN_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_RLPIEN_SHIFT) & ENET_LPI_CSR_RLPIEN_MASK)

◆ ENET_LPI_CSR_RLPIEN_SHIFT

#define ENET_LPI_CSR_RLPIEN_SHIFT   (2U)

◆ ENET_LPI_CSR_RLPIEX_GET

#define ENET_LPI_CSR_RLPIEX_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_RLPIEX_MASK) >> ENET_LPI_CSR_RLPIEX_SHIFT)

◆ ENET_LPI_CSR_RLPIEX_MASK

#define ENET_LPI_CSR_RLPIEX_MASK   (0x8U)

◆ ENET_LPI_CSR_RLPIEX_SET

#define ENET_LPI_CSR_RLPIEX_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_RLPIEX_SHIFT) & ENET_LPI_CSR_RLPIEX_MASK)

◆ ENET_LPI_CSR_RLPIEX_SHIFT

#define ENET_LPI_CSR_RLPIEX_SHIFT   (3U)

◆ ENET_LPI_CSR_RLPIST_GET

#define ENET_LPI_CSR_RLPIST_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_RLPIST_MASK) >> ENET_LPI_CSR_RLPIST_SHIFT)

◆ ENET_LPI_CSR_RLPIST_MASK

#define ENET_LPI_CSR_RLPIST_MASK   (0x200U)

◆ ENET_LPI_CSR_RLPIST_SET

#define ENET_LPI_CSR_RLPIST_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_RLPIST_SHIFT) & ENET_LPI_CSR_RLPIST_MASK)

◆ ENET_LPI_CSR_RLPIST_SHIFT

#define ENET_LPI_CSR_RLPIST_SHIFT   (9U)

◆ ENET_LPI_CSR_TLPIEN_GET

#define ENET_LPI_CSR_TLPIEN_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_TLPIEN_MASK) >> ENET_LPI_CSR_TLPIEN_SHIFT)

◆ ENET_LPI_CSR_TLPIEN_MASK

#define ENET_LPI_CSR_TLPIEN_MASK   (0x1U)

◆ ENET_LPI_CSR_TLPIEN_SET

#define ENET_LPI_CSR_TLPIEN_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_TLPIEN_SHIFT) & ENET_LPI_CSR_TLPIEN_MASK)

◆ ENET_LPI_CSR_TLPIEN_SHIFT

#define ENET_LPI_CSR_TLPIEN_SHIFT   (0U)

◆ ENET_LPI_CSR_TLPIEX_GET

#define ENET_LPI_CSR_TLPIEX_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_TLPIEX_MASK) >> ENET_LPI_CSR_TLPIEX_SHIFT)

◆ ENET_LPI_CSR_TLPIEX_MASK

#define ENET_LPI_CSR_TLPIEX_MASK   (0x2U)

◆ ENET_LPI_CSR_TLPIEX_SET

#define ENET_LPI_CSR_TLPIEX_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_TLPIEX_SHIFT) & ENET_LPI_CSR_TLPIEX_MASK)

◆ ENET_LPI_CSR_TLPIEX_SHIFT

#define ENET_LPI_CSR_TLPIEX_SHIFT   (1U)

◆ ENET_LPI_CSR_TLPIST_GET

#define ENET_LPI_CSR_TLPIST_GET (   x)    (((uint32_t)(x) & ENET_LPI_CSR_TLPIST_MASK) >> ENET_LPI_CSR_TLPIST_SHIFT)

◆ ENET_LPI_CSR_TLPIST_MASK

#define ENET_LPI_CSR_TLPIST_MASK   (0x100U)

◆ ENET_LPI_CSR_TLPIST_SET

#define ENET_LPI_CSR_TLPIST_SET (   x)    (((uint32_t)(x) << ENET_LPI_CSR_TLPIST_SHIFT) & ENET_LPI_CSR_TLPIST_MASK)

◆ ENET_LPI_CSR_TLPIST_SHIFT

#define ENET_LPI_CSR_TLPIST_SHIFT   (8U)

◆ ENET_LPI_TCR_LST_GET

#define ENET_LPI_TCR_LST_GET (   x)    (((uint32_t)(x) & ENET_LPI_TCR_LST_MASK) >> ENET_LPI_TCR_LST_SHIFT)

◆ ENET_LPI_TCR_LST_MASK

#define ENET_LPI_TCR_LST_MASK   (0x3FF0000UL)

◆ ENET_LPI_TCR_LST_SET

#define ENET_LPI_TCR_LST_SET (   x)    (((uint32_t)(x) << ENET_LPI_TCR_LST_SHIFT) & ENET_LPI_TCR_LST_MASK)

◆ ENET_LPI_TCR_LST_SHIFT

#define ENET_LPI_TCR_LST_SHIFT   (16U)

◆ ENET_LPI_TCR_TWT_GET

#define ENET_LPI_TCR_TWT_GET (   x)    (((uint32_t)(x) & ENET_LPI_TCR_TWT_MASK) >> ENET_LPI_TCR_TWT_SHIFT)

◆ ENET_LPI_TCR_TWT_MASK

#define ENET_LPI_TCR_TWT_MASK   (0xFFFFU)

◆ ENET_LPI_TCR_TWT_SET

#define ENET_LPI_TCR_TWT_SET (   x)    (((uint32_t)(x) << ENET_LPI_TCR_TWT_SHIFT) & ENET_LPI_TCR_TWT_MASK)

◆ ENET_LPI_TCR_TWT_SHIFT

#define ENET_LPI_TCR_TWT_SHIFT   (0U)

◆ ENET_MAC_ADDR_0_HIGH_ADDRHI_GET

#define ENET_MAC_ADDR_0_HIGH_ADDRHI_GET (   x)    (((uint32_t)(x) & ENET_MAC_ADDR_0_HIGH_ADDRHI_MASK) >> ENET_MAC_ADDR_0_HIGH_ADDRHI_SHIFT)

◆ ENET_MAC_ADDR_0_HIGH_ADDRHI_MASK

#define ENET_MAC_ADDR_0_HIGH_ADDRHI_MASK   (0xFFFFU)

◆ ENET_MAC_ADDR_0_HIGH_ADDRHI_SET

#define ENET_MAC_ADDR_0_HIGH_ADDRHI_SET (   x)    (((uint32_t)(x) << ENET_MAC_ADDR_0_HIGH_ADDRHI_SHIFT) & ENET_MAC_ADDR_0_HIGH_ADDRHI_MASK)

◆ ENET_MAC_ADDR_0_HIGH_ADDRHI_SHIFT

#define ENET_MAC_ADDR_0_HIGH_ADDRHI_SHIFT   (0U)

◆ ENET_MAC_ADDR_0_HIGH_AE_GET

#define ENET_MAC_ADDR_0_HIGH_AE_GET (   x)    (((uint32_t)(x) & ENET_MAC_ADDR_0_HIGH_AE_MASK) >> ENET_MAC_ADDR_0_HIGH_AE_SHIFT)

◆ ENET_MAC_ADDR_0_HIGH_AE_MASK

#define ENET_MAC_ADDR_0_HIGH_AE_MASK   (0x80000000UL)

◆ ENET_MAC_ADDR_0_HIGH_AE_SHIFT

#define ENET_MAC_ADDR_0_HIGH_AE_SHIFT   (31U)

◆ ENET_MAC_ADDR_0_LOW_ADDRLO_GET

#define ENET_MAC_ADDR_0_LOW_ADDRLO_GET (   x)    (((uint32_t)(x) & ENET_MAC_ADDR_0_LOW_ADDRLO_MASK) >> ENET_MAC_ADDR_0_LOW_ADDRLO_SHIFT)

◆ ENET_MAC_ADDR_0_LOW_ADDRLO_MASK

#define ENET_MAC_ADDR_0_LOW_ADDRLO_MASK   (0xFFFFFFFFUL)

◆ ENET_MAC_ADDR_0_LOW_ADDRLO_SET

#define ENET_MAC_ADDR_0_LOW_ADDRLO_SET (   x)    (((uint32_t)(x) << ENET_MAC_ADDR_0_LOW_ADDRLO_SHIFT) & ENET_MAC_ADDR_0_LOW_ADDRLO_MASK)

◆ ENET_MAC_ADDR_0_LOW_ADDRLO_SHIFT

#define ENET_MAC_ADDR_0_LOW_ADDRLO_SHIFT   (0U)

◆ ENET_MAC_ADDR_1

#define ENET_MAC_ADDR_1   (0UL)

◆ ENET_MAC_ADDR_2

#define ENET_MAC_ADDR_2   (1UL)

◆ ENET_MAC_ADDR_3

#define ENET_MAC_ADDR_3   (2UL)

◆ ENET_MAC_ADDR_4

#define ENET_MAC_ADDR_4   (3UL)

◆ ENET_MAC_ADDR_HIGH_ADDRHI_GET

#define ENET_MAC_ADDR_HIGH_ADDRHI_GET (   x)    (((uint32_t)(x) & ENET_MAC_ADDR_HIGH_ADDRHI_MASK) >> ENET_MAC_ADDR_HIGH_ADDRHI_SHIFT)

◆ ENET_MAC_ADDR_HIGH_ADDRHI_MASK

#define ENET_MAC_ADDR_HIGH_ADDRHI_MASK   (0xFFFFU)

◆ ENET_MAC_ADDR_HIGH_ADDRHI_SET

#define ENET_MAC_ADDR_HIGH_ADDRHI_SET (   x)    (((uint32_t)(x) << ENET_MAC_ADDR_HIGH_ADDRHI_SHIFT) & ENET_MAC_ADDR_HIGH_ADDRHI_MASK)

◆ ENET_MAC_ADDR_HIGH_ADDRHI_SHIFT

#define ENET_MAC_ADDR_HIGH_ADDRHI_SHIFT   (0U)

◆ ENET_MAC_ADDR_HIGH_AE_GET

#define ENET_MAC_ADDR_HIGH_AE_GET (   x)    (((uint32_t)(x) & ENET_MAC_ADDR_HIGH_AE_MASK) >> ENET_MAC_ADDR_HIGH_AE_SHIFT)

◆ ENET_MAC_ADDR_HIGH_AE_MASK

#define ENET_MAC_ADDR_HIGH_AE_MASK   (0x80000000UL)

◆ ENET_MAC_ADDR_HIGH_AE_SET

#define ENET_MAC_ADDR_HIGH_AE_SET (   x)    (((uint32_t)(x) << ENET_MAC_ADDR_HIGH_AE_SHIFT) & ENET_MAC_ADDR_HIGH_AE_MASK)

◆ ENET_MAC_ADDR_HIGH_AE_SHIFT

#define ENET_MAC_ADDR_HIGH_AE_SHIFT   (31U)

◆ ENET_MAC_ADDR_HIGH_MBC_GET

#define ENET_MAC_ADDR_HIGH_MBC_GET (   x)    (((uint32_t)(x) & ENET_MAC_ADDR_HIGH_MBC_MASK) >> ENET_MAC_ADDR_HIGH_MBC_SHIFT)

◆ ENET_MAC_ADDR_HIGH_MBC_MASK

#define ENET_MAC_ADDR_HIGH_MBC_MASK   (0x3F000000UL)

◆ ENET_MAC_ADDR_HIGH_MBC_SET

#define ENET_MAC_ADDR_HIGH_MBC_SET (   x)    (((uint32_t)(x) << ENET_MAC_ADDR_HIGH_MBC_SHIFT) & ENET_MAC_ADDR_HIGH_MBC_MASK)

◆ ENET_MAC_ADDR_HIGH_MBC_SHIFT

#define ENET_MAC_ADDR_HIGH_MBC_SHIFT   (24U)

◆ ENET_MAC_ADDR_HIGH_SA_GET

#define ENET_MAC_ADDR_HIGH_SA_GET (   x)    (((uint32_t)(x) & ENET_MAC_ADDR_HIGH_SA_MASK) >> ENET_MAC_ADDR_HIGH_SA_SHIFT)

◆ ENET_MAC_ADDR_HIGH_SA_MASK

#define ENET_MAC_ADDR_HIGH_SA_MASK   (0x40000000UL)

◆ ENET_MAC_ADDR_HIGH_SA_SET

#define ENET_MAC_ADDR_HIGH_SA_SET (   x)    (((uint32_t)(x) << ENET_MAC_ADDR_HIGH_SA_SHIFT) & ENET_MAC_ADDR_HIGH_SA_MASK)

◆ ENET_MAC_ADDR_HIGH_SA_SHIFT

#define ENET_MAC_ADDR_HIGH_SA_SHIFT   (30U)

◆ ENET_MAC_ADDR_LOW_ADDRLO_GET

#define ENET_MAC_ADDR_LOW_ADDRLO_GET (   x)    (((uint32_t)(x) & ENET_MAC_ADDR_LOW_ADDRLO_MASK) >> ENET_MAC_ADDR_LOW_ADDRLO_SHIFT)

◆ ENET_MAC_ADDR_LOW_ADDRLO_MASK

#define ENET_MAC_ADDR_LOW_ADDRLO_MASK   (0xFFFFFFFFUL)

◆ ENET_MAC_ADDR_LOW_ADDRLO_SET

#define ENET_MAC_ADDR_LOW_ADDRLO_SET (   x)    (((uint32_t)(x) << ENET_MAC_ADDR_LOW_ADDRLO_SHIFT) & ENET_MAC_ADDR_LOW_ADDRLO_MASK)

◆ ENET_MAC_ADDR_LOW_ADDRLO_SHIFT

#define ENET_MAC_ADDR_LOW_ADDRLO_SHIFT   (0U)

◆ ENET_MACCFG_ACS_GET

#define ENET_MACCFG_ACS_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_ACS_MASK) >> ENET_MACCFG_ACS_SHIFT)

◆ ENET_MACCFG_ACS_MASK

#define ENET_MACCFG_ACS_MASK   (0x80U)

◆ ENET_MACCFG_ACS_SET

#define ENET_MACCFG_ACS_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_ACS_SHIFT) & ENET_MACCFG_ACS_MASK)

◆ ENET_MACCFG_ACS_SHIFT

#define ENET_MACCFG_ACS_SHIFT   (7U)

◆ ENET_MACCFG_BE_GET

#define ENET_MACCFG_BE_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_BE_MASK) >> ENET_MACCFG_BE_SHIFT)

◆ ENET_MACCFG_BE_MASK

#define ENET_MACCFG_BE_MASK   (0x200000UL)

◆ ENET_MACCFG_BE_SET

#define ENET_MACCFG_BE_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_BE_SHIFT) & ENET_MACCFG_BE_MASK)

◆ ENET_MACCFG_BE_SHIFT

#define ENET_MACCFG_BE_SHIFT   (21U)

◆ ENET_MACCFG_BL_GET

#define ENET_MACCFG_BL_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_BL_MASK) >> ENET_MACCFG_BL_SHIFT)

◆ ENET_MACCFG_BL_MASK

#define ENET_MACCFG_BL_MASK   (0x60U)

◆ ENET_MACCFG_BL_SET

#define ENET_MACCFG_BL_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_BL_SHIFT) & ENET_MACCFG_BL_MASK)

◆ ENET_MACCFG_BL_SHIFT

#define ENET_MACCFG_BL_SHIFT   (5U)

◆ ENET_MACCFG_CST_GET

#define ENET_MACCFG_CST_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_CST_MASK) >> ENET_MACCFG_CST_SHIFT)

◆ ENET_MACCFG_CST_MASK

#define ENET_MACCFG_CST_MASK   (0x2000000UL)

◆ ENET_MACCFG_CST_SET

#define ENET_MACCFG_CST_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_CST_SHIFT) & ENET_MACCFG_CST_MASK)

◆ ENET_MACCFG_CST_SHIFT

#define ENET_MACCFG_CST_SHIFT   (25U)

◆ ENET_MACCFG_DC_GET

#define ENET_MACCFG_DC_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_DC_MASK) >> ENET_MACCFG_DC_SHIFT)

◆ ENET_MACCFG_DC_MASK

#define ENET_MACCFG_DC_MASK   (0x10U)

◆ ENET_MACCFG_DC_SET

#define ENET_MACCFG_DC_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_DC_SHIFT) & ENET_MACCFG_DC_MASK)

◆ ENET_MACCFG_DC_SHIFT

#define ENET_MACCFG_DC_SHIFT   (4U)

◆ ENET_MACCFG_DCRS_GET

#define ENET_MACCFG_DCRS_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_DCRS_MASK) >> ENET_MACCFG_DCRS_SHIFT)

◆ ENET_MACCFG_DCRS_MASK

#define ENET_MACCFG_DCRS_MASK   (0x10000UL)

◆ ENET_MACCFG_DCRS_SET

#define ENET_MACCFG_DCRS_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_DCRS_SHIFT) & ENET_MACCFG_DCRS_MASK)

◆ ENET_MACCFG_DCRS_SHIFT

#define ENET_MACCFG_DCRS_SHIFT   (16U)

◆ ENET_MACCFG_DM_GET

#define ENET_MACCFG_DM_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_DM_MASK) >> ENET_MACCFG_DM_SHIFT)

◆ ENET_MACCFG_DM_MASK

#define ENET_MACCFG_DM_MASK   (0x800U)

◆ ENET_MACCFG_DM_SET

#define ENET_MACCFG_DM_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_DM_SHIFT) & ENET_MACCFG_DM_MASK)

◆ ENET_MACCFG_DM_SHIFT

#define ENET_MACCFG_DM_SHIFT   (11U)

◆ ENET_MACCFG_DO_GET

#define ENET_MACCFG_DO_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_DO_MASK) >> ENET_MACCFG_DO_SHIFT)

◆ ENET_MACCFG_DO_MASK

#define ENET_MACCFG_DO_MASK   (0x2000U)

◆ ENET_MACCFG_DO_SET

#define ENET_MACCFG_DO_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_DO_SHIFT) & ENET_MACCFG_DO_MASK)

◆ ENET_MACCFG_DO_SHIFT

#define ENET_MACCFG_DO_SHIFT   (13U)

◆ ENET_MACCFG_DR_GET

#define ENET_MACCFG_DR_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_DR_MASK) >> ENET_MACCFG_DR_SHIFT)

◆ ENET_MACCFG_DR_MASK

#define ENET_MACCFG_DR_MASK   (0x200U)

◆ ENET_MACCFG_DR_SET

#define ENET_MACCFG_DR_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_DR_SHIFT) & ENET_MACCFG_DR_MASK)

◆ ENET_MACCFG_DR_SHIFT

#define ENET_MACCFG_DR_SHIFT   (9U)

◆ ENET_MACCFG_FES_GET

#define ENET_MACCFG_FES_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_FES_MASK) >> ENET_MACCFG_FES_SHIFT)

◆ ENET_MACCFG_FES_MASK

#define ENET_MACCFG_FES_MASK   (0x4000U)

◆ ENET_MACCFG_FES_SET

#define ENET_MACCFG_FES_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_FES_SHIFT) & ENET_MACCFG_FES_MASK)

◆ ENET_MACCFG_FES_SHIFT

#define ENET_MACCFG_FES_SHIFT   (14U)

◆ ENET_MACCFG_IFG_GET

#define ENET_MACCFG_IFG_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_IFG_MASK) >> ENET_MACCFG_IFG_SHIFT)

◆ ENET_MACCFG_IFG_MASK

#define ENET_MACCFG_IFG_MASK   (0xE0000UL)

◆ ENET_MACCFG_IFG_SET

#define ENET_MACCFG_IFG_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_IFG_SHIFT) & ENET_MACCFG_IFG_MASK)

◆ ENET_MACCFG_IFG_SHIFT

#define ENET_MACCFG_IFG_SHIFT   (17U)

◆ ENET_MACCFG_IPC_GET

#define ENET_MACCFG_IPC_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_IPC_MASK) >> ENET_MACCFG_IPC_SHIFT)

◆ ENET_MACCFG_IPC_MASK

#define ENET_MACCFG_IPC_MASK   (0x400U)

◆ ENET_MACCFG_IPC_SET

#define ENET_MACCFG_IPC_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_IPC_SHIFT) & ENET_MACCFG_IPC_MASK)

◆ ENET_MACCFG_IPC_SHIFT

#define ENET_MACCFG_IPC_SHIFT   (10U)

◆ ENET_MACCFG_JD_GET

#define ENET_MACCFG_JD_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_JD_MASK) >> ENET_MACCFG_JD_SHIFT)

◆ ENET_MACCFG_JD_MASK

#define ENET_MACCFG_JD_MASK   (0x400000UL)

◆ ENET_MACCFG_JD_SET

#define ENET_MACCFG_JD_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_JD_SHIFT) & ENET_MACCFG_JD_MASK)

◆ ENET_MACCFG_JD_SHIFT

#define ENET_MACCFG_JD_SHIFT   (22U)

◆ ENET_MACCFG_JE_GET

#define ENET_MACCFG_JE_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_JE_MASK) >> ENET_MACCFG_JE_SHIFT)

◆ ENET_MACCFG_JE_MASK

#define ENET_MACCFG_JE_MASK   (0x100000UL)

◆ ENET_MACCFG_JE_SET

#define ENET_MACCFG_JE_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_JE_SHIFT) & ENET_MACCFG_JE_MASK)

◆ ENET_MACCFG_JE_SHIFT

#define ENET_MACCFG_JE_SHIFT   (20U)

◆ ENET_MACCFG_LM_GET

#define ENET_MACCFG_LM_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_LM_MASK) >> ENET_MACCFG_LM_SHIFT)

◆ ENET_MACCFG_LM_MASK

#define ENET_MACCFG_LM_MASK   (0x1000U)

◆ ENET_MACCFG_LM_SET

#define ENET_MACCFG_LM_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_LM_SHIFT) & ENET_MACCFG_LM_MASK)

◆ ENET_MACCFG_LM_SHIFT

#define ENET_MACCFG_LM_SHIFT   (12U)

◆ ENET_MACCFG_LUD_GET

#define ENET_MACCFG_LUD_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_LUD_MASK) >> ENET_MACCFG_LUD_SHIFT)

◆ ENET_MACCFG_LUD_MASK

#define ENET_MACCFG_LUD_MASK   (0x100U)

◆ ENET_MACCFG_LUD_SET

#define ENET_MACCFG_LUD_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_LUD_SHIFT) & ENET_MACCFG_LUD_MASK)

◆ ENET_MACCFG_LUD_SHIFT

#define ENET_MACCFG_LUD_SHIFT   (8U)

◆ ENET_MACCFG_PRELEN_GET

#define ENET_MACCFG_PRELEN_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_PRELEN_MASK) >> ENET_MACCFG_PRELEN_SHIFT)

◆ ENET_MACCFG_PRELEN_MASK

#define ENET_MACCFG_PRELEN_MASK   (0x3U)

◆ ENET_MACCFG_PRELEN_SET

#define ENET_MACCFG_PRELEN_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_PRELEN_SHIFT) & ENET_MACCFG_PRELEN_MASK)

◆ ENET_MACCFG_PRELEN_SHIFT

#define ENET_MACCFG_PRELEN_SHIFT   (0U)

◆ ENET_MACCFG_PS_GET

#define ENET_MACCFG_PS_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_PS_MASK) >> ENET_MACCFG_PS_SHIFT)

◆ ENET_MACCFG_PS_MASK

#define ENET_MACCFG_PS_MASK   (0x8000U)

◆ ENET_MACCFG_PS_SET

#define ENET_MACCFG_PS_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_PS_SHIFT) & ENET_MACCFG_PS_MASK)

◆ ENET_MACCFG_PS_SHIFT

#define ENET_MACCFG_PS_SHIFT   (15U)

◆ ENET_MACCFG_RE_GET

#define ENET_MACCFG_RE_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_RE_MASK) >> ENET_MACCFG_RE_SHIFT)

◆ ENET_MACCFG_RE_MASK

#define ENET_MACCFG_RE_MASK   (0x4U)

◆ ENET_MACCFG_RE_SET

#define ENET_MACCFG_RE_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_RE_SHIFT) & ENET_MACCFG_RE_MASK)

◆ ENET_MACCFG_RE_SHIFT

#define ENET_MACCFG_RE_SHIFT   (2U)

◆ ENET_MACCFG_SARC_GET

#define ENET_MACCFG_SARC_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_SARC_MASK) >> ENET_MACCFG_SARC_SHIFT)

◆ ENET_MACCFG_SARC_MASK

#define ENET_MACCFG_SARC_MASK   (0x70000000UL)

◆ ENET_MACCFG_SARC_SET

#define ENET_MACCFG_SARC_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_SARC_SHIFT) & ENET_MACCFG_SARC_MASK)

◆ ENET_MACCFG_SARC_SHIFT

#define ENET_MACCFG_SARC_SHIFT   (28U)

◆ ENET_MACCFG_SFTERR_GET

#define ENET_MACCFG_SFTERR_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_SFTERR_MASK) >> ENET_MACCFG_SFTERR_SHIFT)

◆ ENET_MACCFG_SFTERR_MASK

#define ENET_MACCFG_SFTERR_MASK   (0x4000000UL)

◆ ENET_MACCFG_SFTERR_SET

#define ENET_MACCFG_SFTERR_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_SFTERR_SHIFT) & ENET_MACCFG_SFTERR_MASK)

◆ ENET_MACCFG_SFTERR_SHIFT

#define ENET_MACCFG_SFTERR_SHIFT   (26U)

◆ ENET_MACCFG_TC_GET

#define ENET_MACCFG_TC_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_TC_MASK) >> ENET_MACCFG_TC_SHIFT)

◆ ENET_MACCFG_TC_MASK

#define ENET_MACCFG_TC_MASK   (0x1000000UL)

◆ ENET_MACCFG_TC_SET

#define ENET_MACCFG_TC_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_TC_SHIFT) & ENET_MACCFG_TC_MASK)

◆ ENET_MACCFG_TC_SHIFT

#define ENET_MACCFG_TC_SHIFT   (24U)

◆ ENET_MACCFG_TE_GET

#define ENET_MACCFG_TE_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_TE_MASK) >> ENET_MACCFG_TE_SHIFT)

◆ ENET_MACCFG_TE_MASK

#define ENET_MACCFG_TE_MASK   (0x8U)

◆ ENET_MACCFG_TE_SET

#define ENET_MACCFG_TE_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_TE_SHIFT) & ENET_MACCFG_TE_MASK)

◆ ENET_MACCFG_TE_SHIFT

#define ENET_MACCFG_TE_SHIFT   (3U)

◆ ENET_MACCFG_TWOKPE_GET

#define ENET_MACCFG_TWOKPE_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_TWOKPE_MASK) >> ENET_MACCFG_TWOKPE_SHIFT)

◆ ENET_MACCFG_TWOKPE_MASK

#define ENET_MACCFG_TWOKPE_MASK   (0x8000000UL)

◆ ENET_MACCFG_TWOKPE_SET

#define ENET_MACCFG_TWOKPE_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_TWOKPE_SHIFT) & ENET_MACCFG_TWOKPE_MASK)

◆ ENET_MACCFG_TWOKPE_SHIFT

#define ENET_MACCFG_TWOKPE_SHIFT   (27U)

◆ ENET_MACCFG_WD_GET

#define ENET_MACCFG_WD_GET (   x)    (((uint32_t)(x) & ENET_MACCFG_WD_MASK) >> ENET_MACCFG_WD_SHIFT)

◆ ENET_MACCFG_WD_MASK

#define ENET_MACCFG_WD_MASK   (0x800000UL)

◆ ENET_MACCFG_WD_SET

#define ENET_MACCFG_WD_SET (   x)    (((uint32_t)(x) << ENET_MACCFG_WD_SHIFT) & ENET_MACCFG_WD_MASK)

◆ ENET_MACCFG_WD_SHIFT

#define ENET_MACCFG_WD_SHIFT   (23U)

◆ ENET_MACFF_DAIF_GET

#define ENET_MACFF_DAIF_GET (   x)    (((uint32_t)(x) & ENET_MACFF_DAIF_MASK) >> ENET_MACFF_DAIF_SHIFT)

◆ ENET_MACFF_DAIF_MASK

#define ENET_MACFF_DAIF_MASK   (0x8U)

◆ ENET_MACFF_DAIF_SET

#define ENET_MACFF_DAIF_SET (   x)    (((uint32_t)(x) << ENET_MACFF_DAIF_SHIFT) & ENET_MACFF_DAIF_MASK)

◆ ENET_MACFF_DAIF_SHIFT

#define ENET_MACFF_DAIF_SHIFT   (3U)

◆ ENET_MACFF_DBF_GET

#define ENET_MACFF_DBF_GET (   x)    (((uint32_t)(x) & ENET_MACFF_DBF_MASK) >> ENET_MACFF_DBF_SHIFT)

◆ ENET_MACFF_DBF_MASK

#define ENET_MACFF_DBF_MASK   (0x20U)

◆ ENET_MACFF_DBF_SET

#define ENET_MACFF_DBF_SET (   x)    (((uint32_t)(x) << ENET_MACFF_DBF_SHIFT) & ENET_MACFF_DBF_MASK)

◆ ENET_MACFF_DBF_SHIFT

#define ENET_MACFF_DBF_SHIFT   (5U)

◆ ENET_MACFF_DNTU_GET

#define ENET_MACFF_DNTU_GET (   x)    (((uint32_t)(x) & ENET_MACFF_DNTU_MASK) >> ENET_MACFF_DNTU_SHIFT)

◆ ENET_MACFF_DNTU_MASK

#define ENET_MACFF_DNTU_MASK   (0x200000UL)

◆ ENET_MACFF_DNTU_SET

#define ENET_MACFF_DNTU_SET (   x)    (((uint32_t)(x) << ENET_MACFF_DNTU_SHIFT) & ENET_MACFF_DNTU_MASK)

◆ ENET_MACFF_DNTU_SHIFT

#define ENET_MACFF_DNTU_SHIFT   (21U)

◆ ENET_MACFF_HMC_GET

#define ENET_MACFF_HMC_GET (   x)    (((uint32_t)(x) & ENET_MACFF_HMC_MASK) >> ENET_MACFF_HMC_SHIFT)

◆ ENET_MACFF_HMC_MASK

#define ENET_MACFF_HMC_MASK   (0x4U)

◆ ENET_MACFF_HMC_SET

#define ENET_MACFF_HMC_SET (   x)    (((uint32_t)(x) << ENET_MACFF_HMC_SHIFT) & ENET_MACFF_HMC_MASK)

◆ ENET_MACFF_HMC_SHIFT

#define ENET_MACFF_HMC_SHIFT   (2U)

◆ ENET_MACFF_HPF_GET

#define ENET_MACFF_HPF_GET (   x)    (((uint32_t)(x) & ENET_MACFF_HPF_MASK) >> ENET_MACFF_HPF_SHIFT)

◆ ENET_MACFF_HPF_MASK

#define ENET_MACFF_HPF_MASK   (0x400U)

◆ ENET_MACFF_HPF_SET

#define ENET_MACFF_HPF_SET (   x)    (((uint32_t)(x) << ENET_MACFF_HPF_SHIFT) & ENET_MACFF_HPF_MASK)

◆ ENET_MACFF_HPF_SHIFT

#define ENET_MACFF_HPF_SHIFT   (10U)

◆ ENET_MACFF_HUC_GET

#define ENET_MACFF_HUC_GET (   x)    (((uint32_t)(x) & ENET_MACFF_HUC_MASK) >> ENET_MACFF_HUC_SHIFT)

◆ ENET_MACFF_HUC_MASK

#define ENET_MACFF_HUC_MASK   (0x2U)

◆ ENET_MACFF_HUC_SET

#define ENET_MACFF_HUC_SET (   x)    (((uint32_t)(x) << ENET_MACFF_HUC_SHIFT) & ENET_MACFF_HUC_MASK)

◆ ENET_MACFF_HUC_SHIFT

#define ENET_MACFF_HUC_SHIFT   (1U)

◆ ENET_MACFF_IPFE_GET

#define ENET_MACFF_IPFE_GET (   x)    (((uint32_t)(x) & ENET_MACFF_IPFE_MASK) >> ENET_MACFF_IPFE_SHIFT)

◆ ENET_MACFF_IPFE_MASK

#define ENET_MACFF_IPFE_MASK   (0x100000UL)

◆ ENET_MACFF_IPFE_SET

#define ENET_MACFF_IPFE_SET (   x)    (((uint32_t)(x) << ENET_MACFF_IPFE_SHIFT) & ENET_MACFF_IPFE_MASK)

◆ ENET_MACFF_IPFE_SHIFT

#define ENET_MACFF_IPFE_SHIFT   (20U)

◆ ENET_MACFF_PCF_GET

#define ENET_MACFF_PCF_GET (   x)    (((uint32_t)(x) & ENET_MACFF_PCF_MASK) >> ENET_MACFF_PCF_SHIFT)

◆ ENET_MACFF_PCF_MASK

#define ENET_MACFF_PCF_MASK   (0xC0U)

◆ ENET_MACFF_PCF_SET

#define ENET_MACFF_PCF_SET (   x)    (((uint32_t)(x) << ENET_MACFF_PCF_SHIFT) & ENET_MACFF_PCF_MASK)

◆ ENET_MACFF_PCF_SHIFT

#define ENET_MACFF_PCF_SHIFT   (6U)

◆ ENET_MACFF_PM_GET

#define ENET_MACFF_PM_GET (   x)    (((uint32_t)(x) & ENET_MACFF_PM_MASK) >> ENET_MACFF_PM_SHIFT)

◆ ENET_MACFF_PM_MASK

#define ENET_MACFF_PM_MASK   (0x10U)

◆ ENET_MACFF_PM_SET

#define ENET_MACFF_PM_SET (   x)    (((uint32_t)(x) << ENET_MACFF_PM_SHIFT) & ENET_MACFF_PM_MASK)

◆ ENET_MACFF_PM_SHIFT

#define ENET_MACFF_PM_SHIFT   (4U)

◆ ENET_MACFF_PR_GET

#define ENET_MACFF_PR_GET (   x)    (((uint32_t)(x) & ENET_MACFF_PR_MASK) >> ENET_MACFF_PR_SHIFT)

◆ ENET_MACFF_PR_MASK

#define ENET_MACFF_PR_MASK   (0x1U)

◆ ENET_MACFF_PR_SET

#define ENET_MACFF_PR_SET (   x)    (((uint32_t)(x) << ENET_MACFF_PR_SHIFT) & ENET_MACFF_PR_MASK)

◆ ENET_MACFF_PR_SHIFT

#define ENET_MACFF_PR_SHIFT   (0U)

◆ ENET_MACFF_RA_GET

#define ENET_MACFF_RA_GET (   x)    (((uint32_t)(x) & ENET_MACFF_RA_MASK) >> ENET_MACFF_RA_SHIFT)

◆ ENET_MACFF_RA_MASK

#define ENET_MACFF_RA_MASK   (0x80000000UL)

◆ ENET_MACFF_RA_SET

#define ENET_MACFF_RA_SET (   x)    (((uint32_t)(x) << ENET_MACFF_RA_SHIFT) & ENET_MACFF_RA_MASK)

◆ ENET_MACFF_RA_SHIFT

#define ENET_MACFF_RA_SHIFT   (31U)

◆ ENET_MACFF_SAF_GET

#define ENET_MACFF_SAF_GET (   x)    (((uint32_t)(x) & ENET_MACFF_SAF_MASK) >> ENET_MACFF_SAF_SHIFT)

◆ ENET_MACFF_SAF_MASK

#define ENET_MACFF_SAF_MASK   (0x200U)

◆ ENET_MACFF_SAF_SET

#define ENET_MACFF_SAF_SET (   x)    (((uint32_t)(x) << ENET_MACFF_SAF_SHIFT) & ENET_MACFF_SAF_MASK)

◆ ENET_MACFF_SAF_SHIFT

#define ENET_MACFF_SAF_SHIFT   (9U)

◆ ENET_MACFF_SAIF_GET

#define ENET_MACFF_SAIF_GET (   x)    (((uint32_t)(x) & ENET_MACFF_SAIF_MASK) >> ENET_MACFF_SAIF_SHIFT)

◆ ENET_MACFF_SAIF_MASK

#define ENET_MACFF_SAIF_MASK   (0x100U)

◆ ENET_MACFF_SAIF_SET

#define ENET_MACFF_SAIF_SET (   x)    (((uint32_t)(x) << ENET_MACFF_SAIF_SHIFT) & ENET_MACFF_SAIF_MASK)

◆ ENET_MACFF_SAIF_SHIFT

#define ENET_MACFF_SAIF_SHIFT   (8U)

◆ ENET_MACFF_VTFE_GET

#define ENET_MACFF_VTFE_GET (   x)    (((uint32_t)(x) & ENET_MACFF_VTFE_MASK) >> ENET_MACFF_VTFE_SHIFT)

◆ ENET_MACFF_VTFE_MASK

#define ENET_MACFF_VTFE_MASK   (0x8000U)

◆ ENET_MACFF_VTFE_SET

#define ENET_MACFF_VTFE_SET (   x)    (((uint32_t)(x) << ENET_MACFF_VTFE_SHIFT) & ENET_MACFF_VTFE_MASK)

◆ ENET_MACFF_VTFE_SHIFT

#define ENET_MACFF_VTFE_SHIFT   (15U)

◆ ENET_MMC_CNTRL_CNTFREEZ_GET

#define ENET_MMC_CNTRL_CNTFREEZ_GET (   x)    (((uint32_t)(x) & ENET_MMC_CNTRL_CNTFREEZ_MASK) >> ENET_MMC_CNTRL_CNTFREEZ_SHIFT)

◆ ENET_MMC_CNTRL_CNTFREEZ_MASK

#define ENET_MMC_CNTRL_CNTFREEZ_MASK   (0x8U)

◆ ENET_MMC_CNTRL_CNTFREEZ_SET

#define ENET_MMC_CNTRL_CNTFREEZ_SET (   x)    (((uint32_t)(x) << ENET_MMC_CNTRL_CNTFREEZ_SHIFT) & ENET_MMC_CNTRL_CNTFREEZ_MASK)

◆ ENET_MMC_CNTRL_CNTFREEZ_SHIFT

#define ENET_MMC_CNTRL_CNTFREEZ_SHIFT   (3U)

◆ ENET_MMC_CNTRL_CNTPRST_GET

#define ENET_MMC_CNTRL_CNTPRST_GET (   x)    (((uint32_t)(x) & ENET_MMC_CNTRL_CNTPRST_MASK) >> ENET_MMC_CNTRL_CNTPRST_SHIFT)

◆ ENET_MMC_CNTRL_CNTPRST_MASK

#define ENET_MMC_CNTRL_CNTPRST_MASK   (0x10U)

◆ ENET_MMC_CNTRL_CNTPRST_SET

#define ENET_MMC_CNTRL_CNTPRST_SET (   x)    (((uint32_t)(x) << ENET_MMC_CNTRL_CNTPRST_SHIFT) & ENET_MMC_CNTRL_CNTPRST_MASK)

◆ ENET_MMC_CNTRL_CNTPRST_SHIFT

#define ENET_MMC_CNTRL_CNTPRST_SHIFT   (4U)

◆ ENET_MMC_CNTRL_CNTPRSTLVL_GET

#define ENET_MMC_CNTRL_CNTPRSTLVL_GET (   x)    (((uint32_t)(x) & ENET_MMC_CNTRL_CNTPRSTLVL_MASK) >> ENET_MMC_CNTRL_CNTPRSTLVL_SHIFT)

◆ ENET_MMC_CNTRL_CNTPRSTLVL_MASK

#define ENET_MMC_CNTRL_CNTPRSTLVL_MASK   (0x20U)

◆ ENET_MMC_CNTRL_CNTPRSTLVL_SET

#define ENET_MMC_CNTRL_CNTPRSTLVL_SET (   x)    (((uint32_t)(x) << ENET_MMC_CNTRL_CNTPRSTLVL_SHIFT) & ENET_MMC_CNTRL_CNTPRSTLVL_MASK)

◆ ENET_MMC_CNTRL_CNTPRSTLVL_SHIFT

#define ENET_MMC_CNTRL_CNTPRSTLVL_SHIFT   (5U)

◆ ENET_MMC_CNTRL_CNTRST_GET

#define ENET_MMC_CNTRL_CNTRST_GET (   x)    (((uint32_t)(x) & ENET_MMC_CNTRL_CNTRST_MASK) >> ENET_MMC_CNTRL_CNTRST_SHIFT)

◆ ENET_MMC_CNTRL_CNTRST_MASK

#define ENET_MMC_CNTRL_CNTRST_MASK   (0x1U)

◆ ENET_MMC_CNTRL_CNTRST_SET

#define ENET_MMC_CNTRL_CNTRST_SET (   x)    (((uint32_t)(x) << ENET_MMC_CNTRL_CNTRST_SHIFT) & ENET_MMC_CNTRL_CNTRST_MASK)

◆ ENET_MMC_CNTRL_CNTRST_SHIFT

#define ENET_MMC_CNTRL_CNTRST_SHIFT   (0U)

◆ ENET_MMC_CNTRL_CNTSTOPRO_GET

#define ENET_MMC_CNTRL_CNTSTOPRO_GET (   x)    (((uint32_t)(x) & ENET_MMC_CNTRL_CNTSTOPRO_MASK) >> ENET_MMC_CNTRL_CNTSTOPRO_SHIFT)

◆ ENET_MMC_CNTRL_CNTSTOPRO_MASK

#define ENET_MMC_CNTRL_CNTSTOPRO_MASK   (0x2U)

◆ ENET_MMC_CNTRL_CNTSTOPRO_SET

#define ENET_MMC_CNTRL_CNTSTOPRO_SET (   x)    (((uint32_t)(x) << ENET_MMC_CNTRL_CNTSTOPRO_SHIFT) & ENET_MMC_CNTRL_CNTSTOPRO_MASK)

◆ ENET_MMC_CNTRL_CNTSTOPRO_SHIFT

#define ENET_MMC_CNTRL_CNTSTOPRO_SHIFT   (1U)

◆ ENET_MMC_CNTRL_RSTONRD_GET

#define ENET_MMC_CNTRL_RSTONRD_GET (   x)    (((uint32_t)(x) & ENET_MMC_CNTRL_RSTONRD_MASK) >> ENET_MMC_CNTRL_RSTONRD_SHIFT)

◆ ENET_MMC_CNTRL_RSTONRD_MASK

#define ENET_MMC_CNTRL_RSTONRD_MASK   (0x4U)

◆ ENET_MMC_CNTRL_RSTONRD_SET

#define ENET_MMC_CNTRL_RSTONRD_SET (   x)    (((uint32_t)(x) << ENET_MMC_CNTRL_RSTONRD_SHIFT) & ENET_MMC_CNTRL_RSTONRD_MASK)

◆ ENET_MMC_CNTRL_RSTONRD_SHIFT

#define ENET_MMC_CNTRL_RSTONRD_SHIFT   (2U)

◆ ENET_MMC_CNTRL_UCDBC_GET

#define ENET_MMC_CNTRL_UCDBC_GET (   x)    (((uint32_t)(x) & ENET_MMC_CNTRL_UCDBC_MASK) >> ENET_MMC_CNTRL_UCDBC_SHIFT)

◆ ENET_MMC_CNTRL_UCDBC_MASK

#define ENET_MMC_CNTRL_UCDBC_MASK   (0x100U)

◆ ENET_MMC_CNTRL_UCDBC_SET

#define ENET_MMC_CNTRL_UCDBC_SET (   x)    (((uint32_t)(x) << ENET_MMC_CNTRL_UCDBC_SHIFT) & ENET_MMC_CNTRL_UCDBC_MASK)

◆ ENET_MMC_CNTRL_UCDBC_SHIFT

#define ENET_MMC_CNTRL_UCDBC_SHIFT   (8U)

◆ ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_GET

#define ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_MASK   (0x10000UL)

◆ ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SET

#define ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RX1024TMAXOCTGBFIM_SHIFT   (16U)

◆ ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_MASK   (0x2000U)

◆ ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RX128T255OCTGBFIM_SHIFT   (13U)

◆ ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_MASK   (0x4000U)

◆ ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RX256T511OCTGBFIM_SHIFT   (14U)

◆ ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_MASK   (0x8000U)

◆ ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RX512T1023OCTGBFIM_SHIFT   (15U)

◆ ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_MASK   (0x800U)

◆ ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RX64OCTGBFIM_SHIFT   (11U)

◆ ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_MASK   (0x1000U)

◆ ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RX65T127OCTGBFIM_SHIFT   (12U)

◆ ENET_MMC_INTR_MASK_RX_RXALGNERFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXALGNERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXALGNERFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXALGNERFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXALGNERFIM_MASK   (0x40U)

◆ ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXALGNERFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXALGNERFIM_SHIFT   (6U)

◆ ENET_MMC_INTR_MASK_RX_RXBCGFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXBCGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXBCGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXBCGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXBCGFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXBCGFIM_MASK   (0x8U)

◆ ENET_MMC_INTR_MASK_RX_RXBCGFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXBCGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXBCGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXBCGFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXBCGFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXBCGFIM_SHIFT   (3U)

◆ ENET_MMC_INTR_MASK_RX_RXCRCERFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXCRCERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXCRCERFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXCRCERFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXCRCERFIM_MASK   (0x20U)

◆ ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXCRCERFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXCRCERFIM_SHIFT   (5U)

◆ ENET_MMC_INTR_MASK_RX_RXCTRLFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXCTRLFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXCTRLFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXCTRLFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXCTRLFIM_MASK   (0x2000000UL)

◆ ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXCTRLFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXCTRLFIM_SHIFT   (25U)

◆ ENET_MMC_INTR_MASK_RX_RXFOVFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXFOVFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXFOVFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXFOVFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXFOVFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXFOVFIM_MASK   (0x200000UL)

◆ ENET_MMC_INTR_MASK_RX_RXFOVFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXFOVFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXFOVFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXFOVFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXFOVFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXFOVFIM_SHIFT   (21U)

◆ ENET_MMC_INTR_MASK_RX_RXGBOCTIM_GET

#define ENET_MMC_INTR_MASK_RX_RXGBOCTIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXGBOCTIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXGBOCTIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXGBOCTIM_MASK   (0x2U)

◆ ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SET

#define ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXGBOCTIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXGBOCTIM_SHIFT   (1U)

◆ ENET_MMC_INTR_MASK_RX_RXGOCTIM_GET

#define ENET_MMC_INTR_MASK_RX_RXGOCTIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXGOCTIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXGOCTIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXGOCTIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXGOCTIM_MASK   (0x4U)

◆ ENET_MMC_INTR_MASK_RX_RXGOCTIM_SET

#define ENET_MMC_INTR_MASK_RX_RXGOCTIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXGOCTIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXGOCTIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXGOCTIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXGOCTIM_SHIFT   (2U)

◆ ENET_MMC_INTR_MASK_RX_RXJABERFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXJABERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXJABERFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXJABERFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXJABERFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXJABERFIM_MASK   (0x100U)

◆ ENET_MMC_INTR_MASK_RX_RXJABERFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXJABERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXJABERFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXJABERFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXJABERFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXJABERFIM_SHIFT   (8U)

◆ ENET_MMC_INTR_MASK_RX_RXLENERFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXLENERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXLENERFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXLENERFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXLENERFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXLENERFIM_MASK   (0x40000UL)

◆ ENET_MMC_INTR_MASK_RX_RXLENERFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXLENERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXLENERFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXLENERFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXLENERFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXLENERFIM_SHIFT   (18U)

◆ ENET_MMC_INTR_MASK_RX_RXMCGFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXMCGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXMCGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXMCGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXMCGFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXMCGFIM_MASK   (0x10U)

◆ ENET_MMC_INTR_MASK_RX_RXMCGFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXMCGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXMCGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXMCGFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXMCGFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXMCGFIM_SHIFT   (4U)

◆ ENET_MMC_INTR_MASK_RX_RXORANGEFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXORANGEFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXORANGEFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXORANGEFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXORANGEFIM_MASK   (0x80000UL)

◆ ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXORANGEFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXORANGEFIM_SHIFT   (19U)

◆ ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_MASK   (0x400U)

◆ ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXOSIZEGFIM_SHIFT   (10U)

◆ ENET_MMC_INTR_MASK_RX_RXPAUSFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXPAUSFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXPAUSFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXPAUSFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXPAUSFIM_MASK   (0x100000UL)

◆ ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXPAUSFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXPAUSFIM_SHIFT   (20U)

◆ ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_MASK   (0x1000000UL)

◆ ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXRCVERRFIM_SHIFT   (24U)

◆ ENET_MMC_INTR_MASK_RX_RXRUNTFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXRUNTFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXRUNTFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXRUNTFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXRUNTFIM_MASK   (0x80U)

◆ ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXRUNTFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXRUNTFIM_SHIFT   (7U)

◆ ENET_MMC_INTR_MASK_RX_RXUCGFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXUCGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXUCGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXUCGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXUCGFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXUCGFIM_MASK   (0x20000UL)

◆ ENET_MMC_INTR_MASK_RX_RXUCGFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXUCGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXUCGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXUCGFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXUCGFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXUCGFIM_SHIFT   (17U)

◆ ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_MASK   (0x200U)

◆ ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXUSIZEGFIM_SHIFT   (9U)

◆ ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_MASK   (0x400000UL)

◆ ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXVLANGBFIM_SHIFT   (22U)

◆ ENET_MMC_INTR_MASK_RX_RXWDOGFIM_GET

#define ENET_MMC_INTR_MASK_RX_RXWDOGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_RX_RXWDOGFIM_MASK) >> ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_RX_RXWDOGFIM_MASK

#define ENET_MMC_INTR_MASK_RX_RXWDOGFIM_MASK   (0x800000UL)

◆ ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SET

#define ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SHIFT) & ENET_MMC_INTR_MASK_RX_RXWDOGFIM_MASK)

◆ ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SHIFT

#define ENET_MMC_INTR_MASK_RX_RXWDOGFIM_SHIFT   (23U)

◆ ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_MASK   (0x200U)

◆ ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TX1024TMAXOCTGBFIM_SHIFT   (9U)

◆ ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_MASK   (0x40U)

◆ ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TX128T255OCTGBFIM_SHIFT   (6U)

◆ ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_MASK   (0x80U)

◆ ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TX256T511OCTGBFIM_SHIFT   (7U)

◆ ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_MASK   (0x100U)

◆ ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TX512T1023OCTGBFIM_SHIFT   (8U)

◆ ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_MASK   (0x10U)

◆ ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TX64OCTGBFIM_SHIFT   (4U)

◆ ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_MASK   (0x20U)

◆ ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TX65T127OCTGBFIM_SHIFT   (5U)

◆ ENET_MMC_INTR_MASK_TX_TXBCGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXBCGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXBCGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXBCGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXBCGBFIM_MASK   (0x1000U)

◆ ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXBCGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXBCGBFIM_SHIFT   (12U)

◆ ENET_MMC_INTR_MASK_TX_TXBCGFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXBCGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXBCGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXBCGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXBCGFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXBCGFIM_MASK   (0x4U)

◆ ENET_MMC_INTR_MASK_TX_TXBCGFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXBCGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXBCGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXBCGFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXBCGFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXBCGFIM_SHIFT   (2U)

◆ ENET_MMC_INTR_MASK_TX_TXCARERFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXCARERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXCARERFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXCARERFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXCARERFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXCARERFIM_MASK   (0x80000UL)

◆ ENET_MMC_INTR_MASK_TX_TXCARERFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXCARERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXCARERFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXCARERFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXCARERFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXCARERFIM_SHIFT   (19U)

◆ ENET_MMC_INTR_MASK_TX_TXDEFFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXDEFFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXDEFFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXDEFFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXDEFFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXDEFFIM_MASK   (0x10000UL)

◆ ENET_MMC_INTR_MASK_TX_TXDEFFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXDEFFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXDEFFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXDEFFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXDEFFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXDEFFIM_SHIFT   (16U)

◆ ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_MASK   (0x40000UL)

◆ ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXEXCOLFIM_SHIFT   (18U)

◆ ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_MASK   (0x400000UL)

◆ ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXEXDEFFIM_SHIFT   (22U)

◆ ENET_MMC_INTR_MASK_TX_TXGBFRMIM_GET

#define ENET_MMC_INTR_MASK_TX_TXGBFRMIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXGBFRMIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXGBFRMIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXGBFRMIM_MASK   (0x2U)

◆ ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SET

#define ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXGBFRMIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXGBFRMIM_SHIFT   (1U)

◆ ENET_MMC_INTR_MASK_TX_TXGBOCTIM_GET

#define ENET_MMC_INTR_MASK_TX_TXGBOCTIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXGBOCTIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXGBOCTIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXGBOCTIM_MASK   (0x1U)

◆ ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SET

#define ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXGBOCTIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXGBOCTIM_SHIFT   (0U)

◆ ENET_MMC_INTR_MASK_TX_TXGFRMIM_GET

#define ENET_MMC_INTR_MASK_TX_TXGFRMIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXGFRMIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXGFRMIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXGFRMIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXGFRMIM_MASK   (0x200000UL)

◆ ENET_MMC_INTR_MASK_TX_TXGFRMIM_SET

#define ENET_MMC_INTR_MASK_TX_TXGFRMIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXGFRMIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXGFRMIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXGFRMIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXGFRMIM_SHIFT   (21U)

◆ ENET_MMC_INTR_MASK_TX_TXGOCTIM_GET

#define ENET_MMC_INTR_MASK_TX_TXGOCTIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXGOCTIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXGOCTIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXGOCTIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXGOCTIM_MASK   (0x100000UL)

◆ ENET_MMC_INTR_MASK_TX_TXGOCTIM_SET

#define ENET_MMC_INTR_MASK_TX_TXGOCTIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXGOCTIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXGOCTIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXGOCTIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXGOCTIM_SHIFT   (20U)

◆ ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_MASK   (0x20000UL)

◆ ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXLATCOLFIM_SHIFT   (17U)

◆ ENET_MMC_INTR_MASK_TX_TXMCGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXMCGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXMCGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXMCGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXMCGBFIM_MASK   (0x800U)

◆ ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXMCGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXMCGBFIM_SHIFT   (11U)

◆ ENET_MMC_INTR_MASK_TX_TXMCGFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXMCGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXMCGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXMCGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXMCGFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXMCGFIM_MASK   (0x8U)

◆ ENET_MMC_INTR_MASK_TX_TXMCGFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXMCGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXMCGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXMCGFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXMCGFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXMCGFIM_SHIFT   (3U)

◆ ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_MASK   (0x8000U)

◆ ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXMCOLGFIM_SHIFT   (15U)

◆ ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_MASK   (0x2000000UL)

◆ ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXOSIZEGFIM_SHIFT   (25U)

◆ ENET_MMC_INTR_MASK_TX_TXPAUSFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXPAUSFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXPAUSFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXPAUSFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXPAUSFIM_MASK   (0x800000UL)

◆ ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXPAUSFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXPAUSFIM_SHIFT   (23U)

◆ ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_MASK   (0x4000U)

◆ ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXSCOLGFIM_SHIFT   (14U)

◆ ENET_MMC_INTR_MASK_TX_TXUCGBFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXUCGBFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXUCGBFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXUCGBFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXUCGBFIM_MASK   (0x400U)

◆ ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXUCGBFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXUCGBFIM_SHIFT   (10U)

◆ ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_MASK   (0x2000U)

◆ ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXUFLOWERFIM_SHIFT   (13U)

◆ ENET_MMC_INTR_MASK_TX_TXVLANGFIM_GET

#define ENET_MMC_INTR_MASK_TX_TXVLANGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_MASK_TX_TXVLANGFIM_MASK) >> ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SHIFT)

◆ ENET_MMC_INTR_MASK_TX_TXVLANGFIM_MASK

#define ENET_MMC_INTR_MASK_TX_TXVLANGFIM_MASK   (0x1000000UL)

◆ ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SET

#define ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SHIFT) & ENET_MMC_INTR_MASK_TX_TXVLANGFIM_MASK)

◆ ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SHIFT

#define ENET_MMC_INTR_MASK_TX_TXVLANGFIM_SHIFT   (24U)

◆ ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_GET

#define ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_MASK

#define ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_MASK   (0x10000UL)

◆ ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SET

#define ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_MASK)

◆ ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SHIFT

#define ENET_MMC_INTR_RX_RX1024TMAXOCTGBFIS_SHIFT   (16U)

◆ ENET_MMC_INTR_RX_RX128T255OCTGBFIS_GET

#define ENET_MMC_INTR_RX_RX128T255OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RX128T255OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RX128T255OCTGBFIS_MASK

#define ENET_MMC_INTR_RX_RX128T255OCTGBFIS_MASK   (0x2000U)

◆ ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SET

#define ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX128T255OCTGBFIS_MASK)

◆ ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SHIFT

#define ENET_MMC_INTR_RX_RX128T255OCTGBFIS_SHIFT   (13U)

◆ ENET_MMC_INTR_RX_RX256T511OCTGBFIS_GET

#define ENET_MMC_INTR_RX_RX256T511OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RX256T511OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RX256T511OCTGBFIS_MASK

#define ENET_MMC_INTR_RX_RX256T511OCTGBFIS_MASK   (0x4000U)

◆ ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SET

#define ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX256T511OCTGBFIS_MASK)

◆ ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SHIFT

#define ENET_MMC_INTR_RX_RX256T511OCTGBFIS_SHIFT   (14U)

◆ ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_GET

#define ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_MASK

#define ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_MASK   (0x8000U)

◆ ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SET

#define ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_MASK)

◆ ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SHIFT

#define ENET_MMC_INTR_RX_RX512T1023OCTGBFIS_SHIFT   (15U)

◆ ENET_MMC_INTR_RX_RX64OCTGBFIS_GET

#define ENET_MMC_INTR_RX_RX64OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RX64OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX64OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RX64OCTGBFIS_MASK

#define ENET_MMC_INTR_RX_RX64OCTGBFIS_MASK   (0x800U)

◆ ENET_MMC_INTR_RX_RX64OCTGBFIS_SET

#define ENET_MMC_INTR_RX_RX64OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RX64OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX64OCTGBFIS_MASK)

◆ ENET_MMC_INTR_RX_RX64OCTGBFIS_SHIFT

#define ENET_MMC_INTR_RX_RX64OCTGBFIS_SHIFT   (11U)

◆ ENET_MMC_INTR_RX_RX65T127OCTGBFIS_GET

#define ENET_MMC_INTR_RX_RX65T127OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RX65T127OCTGBFIS_MASK) >> ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RX65T127OCTGBFIS_MASK

#define ENET_MMC_INTR_RX_RX65T127OCTGBFIS_MASK   (0x1000U)

◆ ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SET

#define ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SHIFT) & ENET_MMC_INTR_RX_RX65T127OCTGBFIS_MASK)

◆ ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SHIFT

#define ENET_MMC_INTR_RX_RX65T127OCTGBFIS_SHIFT   (12U)

◆ ENET_MMC_INTR_RX_RXALGNERFIS_GET

#define ENET_MMC_INTR_RX_RXALGNERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXALGNERFIS_MASK) >> ENET_MMC_INTR_RX_RXALGNERFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXALGNERFIS_MASK

#define ENET_MMC_INTR_RX_RXALGNERFIS_MASK   (0x40U)

◆ ENET_MMC_INTR_RX_RXALGNERFIS_SET

#define ENET_MMC_INTR_RX_RXALGNERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXALGNERFIS_SHIFT) & ENET_MMC_INTR_RX_RXALGNERFIS_MASK)

◆ ENET_MMC_INTR_RX_RXALGNERFIS_SHIFT

#define ENET_MMC_INTR_RX_RXALGNERFIS_SHIFT   (6U)

◆ ENET_MMC_INTR_RX_RXBCGFIS_GET

#define ENET_MMC_INTR_RX_RXBCGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXBCGFIS_MASK) >> ENET_MMC_INTR_RX_RXBCGFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXBCGFIS_MASK

#define ENET_MMC_INTR_RX_RXBCGFIS_MASK   (0x8U)

◆ ENET_MMC_INTR_RX_RXBCGFIS_SET

#define ENET_MMC_INTR_RX_RXBCGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXBCGFIS_SHIFT) & ENET_MMC_INTR_RX_RXBCGFIS_MASK)

◆ ENET_MMC_INTR_RX_RXBCGFIS_SHIFT

#define ENET_MMC_INTR_RX_RXBCGFIS_SHIFT   (3U)

◆ ENET_MMC_INTR_RX_RXCRCERFIS_GET

#define ENET_MMC_INTR_RX_RXCRCERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXCRCERFIS_MASK) >> ENET_MMC_INTR_RX_RXCRCERFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXCRCERFIS_MASK

#define ENET_MMC_INTR_RX_RXCRCERFIS_MASK   (0x20U)

◆ ENET_MMC_INTR_RX_RXCRCERFIS_SET

#define ENET_MMC_INTR_RX_RXCRCERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXCRCERFIS_SHIFT) & ENET_MMC_INTR_RX_RXCRCERFIS_MASK)

◆ ENET_MMC_INTR_RX_RXCRCERFIS_SHIFT

#define ENET_MMC_INTR_RX_RXCRCERFIS_SHIFT   (5U)

◆ ENET_MMC_INTR_RX_RXCTRLFIS_GET

#define ENET_MMC_INTR_RX_RXCTRLFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXCTRLFIS_MASK) >> ENET_MMC_INTR_RX_RXCTRLFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXCTRLFIS_MASK

#define ENET_MMC_INTR_RX_RXCTRLFIS_MASK   (0x2000000UL)

◆ ENET_MMC_INTR_RX_RXCTRLFIS_SET

#define ENET_MMC_INTR_RX_RXCTRLFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXCTRLFIS_SHIFT) & ENET_MMC_INTR_RX_RXCTRLFIS_MASK)

◆ ENET_MMC_INTR_RX_RXCTRLFIS_SHIFT

#define ENET_MMC_INTR_RX_RXCTRLFIS_SHIFT   (25U)

◆ ENET_MMC_INTR_RX_RXFOVFIS_GET

#define ENET_MMC_INTR_RX_RXFOVFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXFOVFIS_MASK) >> ENET_MMC_INTR_RX_RXFOVFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXFOVFIS_MASK

#define ENET_MMC_INTR_RX_RXFOVFIS_MASK   (0x200000UL)

◆ ENET_MMC_INTR_RX_RXFOVFIS_SET

#define ENET_MMC_INTR_RX_RXFOVFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXFOVFIS_SHIFT) & ENET_MMC_INTR_RX_RXFOVFIS_MASK)

◆ ENET_MMC_INTR_RX_RXFOVFIS_SHIFT

#define ENET_MMC_INTR_RX_RXFOVFIS_SHIFT   (21U)

◆ ENET_MMC_INTR_RX_RXGBFRMIS_GET

#define ENET_MMC_INTR_RX_RXGBFRMIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXGBFRMIS_MASK) >> ENET_MMC_INTR_RX_RXGBFRMIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXGBFRMIS_MASK

#define ENET_MMC_INTR_RX_RXGBFRMIS_MASK   (0x1U)

◆ ENET_MMC_INTR_RX_RXGBFRMIS_SET

#define ENET_MMC_INTR_RX_RXGBFRMIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXGBFRMIS_SHIFT) & ENET_MMC_INTR_RX_RXGBFRMIS_MASK)

◆ ENET_MMC_INTR_RX_RXGBFRMIS_SHIFT

#define ENET_MMC_INTR_RX_RXGBFRMIS_SHIFT   (0U)

◆ ENET_MMC_INTR_RX_RXGBOCTIS_GET

#define ENET_MMC_INTR_RX_RXGBOCTIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXGBOCTIS_MASK) >> ENET_MMC_INTR_RX_RXGBOCTIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXGBOCTIS_MASK

#define ENET_MMC_INTR_RX_RXGBOCTIS_MASK   (0x2U)

◆ ENET_MMC_INTR_RX_RXGBOCTIS_SET

#define ENET_MMC_INTR_RX_RXGBOCTIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXGBOCTIS_SHIFT) & ENET_MMC_INTR_RX_RXGBOCTIS_MASK)

◆ ENET_MMC_INTR_RX_RXGBOCTIS_SHIFT

#define ENET_MMC_INTR_RX_RXGBOCTIS_SHIFT   (1U)

◆ ENET_MMC_INTR_RX_RXGOCTIS_GET

#define ENET_MMC_INTR_RX_RXGOCTIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXGOCTIS_MASK) >> ENET_MMC_INTR_RX_RXGOCTIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXGOCTIS_MASK

#define ENET_MMC_INTR_RX_RXGOCTIS_MASK   (0x4U)

◆ ENET_MMC_INTR_RX_RXGOCTIS_SET

#define ENET_MMC_INTR_RX_RXGOCTIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXGOCTIS_SHIFT) & ENET_MMC_INTR_RX_RXGOCTIS_MASK)

◆ ENET_MMC_INTR_RX_RXGOCTIS_SHIFT

#define ENET_MMC_INTR_RX_RXGOCTIS_SHIFT   (2U)

◆ ENET_MMC_INTR_RX_RXJABERFIS_GET

#define ENET_MMC_INTR_RX_RXJABERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXJABERFIS_MASK) >> ENET_MMC_INTR_RX_RXJABERFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXJABERFIS_MASK

#define ENET_MMC_INTR_RX_RXJABERFIS_MASK   (0x100U)

◆ ENET_MMC_INTR_RX_RXJABERFIS_SET

#define ENET_MMC_INTR_RX_RXJABERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXJABERFIS_SHIFT) & ENET_MMC_INTR_RX_RXJABERFIS_MASK)

◆ ENET_MMC_INTR_RX_RXJABERFIS_SHIFT

#define ENET_MMC_INTR_RX_RXJABERFIS_SHIFT   (8U)

◆ ENET_MMC_INTR_RX_RXLENERFIS_GET

#define ENET_MMC_INTR_RX_RXLENERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXLENERFIS_MASK) >> ENET_MMC_INTR_RX_RXLENERFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXLENERFIS_MASK

#define ENET_MMC_INTR_RX_RXLENERFIS_MASK   (0x40000UL)

◆ ENET_MMC_INTR_RX_RXLENERFIS_SET

#define ENET_MMC_INTR_RX_RXLENERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXLENERFIS_SHIFT) & ENET_MMC_INTR_RX_RXLENERFIS_MASK)

◆ ENET_MMC_INTR_RX_RXLENERFIS_SHIFT

#define ENET_MMC_INTR_RX_RXLENERFIS_SHIFT   (18U)

◆ ENET_MMC_INTR_RX_RXMCGFIS_GET

#define ENET_MMC_INTR_RX_RXMCGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXMCGFIS_MASK) >> ENET_MMC_INTR_RX_RXMCGFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXMCGFIS_MASK

#define ENET_MMC_INTR_RX_RXMCGFIS_MASK   (0x10U)

◆ ENET_MMC_INTR_RX_RXMCGFIS_SET

#define ENET_MMC_INTR_RX_RXMCGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXMCGFIS_SHIFT) & ENET_MMC_INTR_RX_RXMCGFIS_MASK)

◆ ENET_MMC_INTR_RX_RXMCGFIS_SHIFT

#define ENET_MMC_INTR_RX_RXMCGFIS_SHIFT   (4U)

◆ ENET_MMC_INTR_RX_RXORANGEFIS_GET

#define ENET_MMC_INTR_RX_RXORANGEFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXORANGEFIS_MASK) >> ENET_MMC_INTR_RX_RXORANGEFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXORANGEFIS_MASK

#define ENET_MMC_INTR_RX_RXORANGEFIS_MASK   (0x80000UL)

◆ ENET_MMC_INTR_RX_RXORANGEFIS_SET

#define ENET_MMC_INTR_RX_RXORANGEFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXORANGEFIS_SHIFT) & ENET_MMC_INTR_RX_RXORANGEFIS_MASK)

◆ ENET_MMC_INTR_RX_RXORANGEFIS_SHIFT

#define ENET_MMC_INTR_RX_RXORANGEFIS_SHIFT   (19U)

◆ ENET_MMC_INTR_RX_RXOSIZEGFIS_GET

#define ENET_MMC_INTR_RX_RXOSIZEGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXOSIZEGFIS_MASK) >> ENET_MMC_INTR_RX_RXOSIZEGFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXOSIZEGFIS_MASK

#define ENET_MMC_INTR_RX_RXOSIZEGFIS_MASK   (0x400U)

◆ ENET_MMC_INTR_RX_RXOSIZEGFIS_SET

#define ENET_MMC_INTR_RX_RXOSIZEGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXOSIZEGFIS_SHIFT) & ENET_MMC_INTR_RX_RXOSIZEGFIS_MASK)

◆ ENET_MMC_INTR_RX_RXOSIZEGFIS_SHIFT

#define ENET_MMC_INTR_RX_RXOSIZEGFIS_SHIFT   (10U)

◆ ENET_MMC_INTR_RX_RXPAUSFIS_GET

#define ENET_MMC_INTR_RX_RXPAUSFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXPAUSFIS_MASK) >> ENET_MMC_INTR_RX_RXPAUSFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXPAUSFIS_MASK

#define ENET_MMC_INTR_RX_RXPAUSFIS_MASK   (0x100000UL)

◆ ENET_MMC_INTR_RX_RXPAUSFIS_SET

#define ENET_MMC_INTR_RX_RXPAUSFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXPAUSFIS_SHIFT) & ENET_MMC_INTR_RX_RXPAUSFIS_MASK)

◆ ENET_MMC_INTR_RX_RXPAUSFIS_SHIFT

#define ENET_MMC_INTR_RX_RXPAUSFIS_SHIFT   (20U)

◆ ENET_MMC_INTR_RX_RXRCVERRFIS_GET

#define ENET_MMC_INTR_RX_RXRCVERRFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXRCVERRFIS_MASK) >> ENET_MMC_INTR_RX_RXRCVERRFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXRCVERRFIS_MASK

#define ENET_MMC_INTR_RX_RXRCVERRFIS_MASK   (0x1000000UL)

◆ ENET_MMC_INTR_RX_RXRCVERRFIS_SET

#define ENET_MMC_INTR_RX_RXRCVERRFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXRCVERRFIS_SHIFT) & ENET_MMC_INTR_RX_RXRCVERRFIS_MASK)

◆ ENET_MMC_INTR_RX_RXRCVERRFIS_SHIFT

#define ENET_MMC_INTR_RX_RXRCVERRFIS_SHIFT   (24U)

◆ ENET_MMC_INTR_RX_RXRUNTFIS_GET

#define ENET_MMC_INTR_RX_RXRUNTFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXRUNTFIS_MASK) >> ENET_MMC_INTR_RX_RXRUNTFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXRUNTFIS_MASK

#define ENET_MMC_INTR_RX_RXRUNTFIS_MASK   (0x80U)

◆ ENET_MMC_INTR_RX_RXRUNTFIS_SET

#define ENET_MMC_INTR_RX_RXRUNTFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXRUNTFIS_SHIFT) & ENET_MMC_INTR_RX_RXRUNTFIS_MASK)

◆ ENET_MMC_INTR_RX_RXRUNTFIS_SHIFT

#define ENET_MMC_INTR_RX_RXRUNTFIS_SHIFT   (7U)

◆ ENET_MMC_INTR_RX_RXUCGFIS_GET

#define ENET_MMC_INTR_RX_RXUCGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXUCGFIS_MASK) >> ENET_MMC_INTR_RX_RXUCGFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXUCGFIS_MASK

#define ENET_MMC_INTR_RX_RXUCGFIS_MASK   (0x20000UL)

◆ ENET_MMC_INTR_RX_RXUCGFIS_SET

#define ENET_MMC_INTR_RX_RXUCGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXUCGFIS_SHIFT) & ENET_MMC_INTR_RX_RXUCGFIS_MASK)

◆ ENET_MMC_INTR_RX_RXUCGFIS_SHIFT

#define ENET_MMC_INTR_RX_RXUCGFIS_SHIFT   (17U)

◆ ENET_MMC_INTR_RX_RXUSIZEGFIS_GET

#define ENET_MMC_INTR_RX_RXUSIZEGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXUSIZEGFIS_MASK) >> ENET_MMC_INTR_RX_RXUSIZEGFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXUSIZEGFIS_MASK

#define ENET_MMC_INTR_RX_RXUSIZEGFIS_MASK   (0x200U)

◆ ENET_MMC_INTR_RX_RXUSIZEGFIS_SET

#define ENET_MMC_INTR_RX_RXUSIZEGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXUSIZEGFIS_SHIFT) & ENET_MMC_INTR_RX_RXUSIZEGFIS_MASK)

◆ ENET_MMC_INTR_RX_RXUSIZEGFIS_SHIFT

#define ENET_MMC_INTR_RX_RXUSIZEGFIS_SHIFT   (9U)

◆ ENET_MMC_INTR_RX_RXVLANGBFIS_GET

#define ENET_MMC_INTR_RX_RXVLANGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXVLANGBFIS_MASK) >> ENET_MMC_INTR_RX_RXVLANGBFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXVLANGBFIS_MASK

#define ENET_MMC_INTR_RX_RXVLANGBFIS_MASK   (0x400000UL)

◆ ENET_MMC_INTR_RX_RXVLANGBFIS_SET

#define ENET_MMC_INTR_RX_RXVLANGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXVLANGBFIS_SHIFT) & ENET_MMC_INTR_RX_RXVLANGBFIS_MASK)

◆ ENET_MMC_INTR_RX_RXVLANGBFIS_SHIFT

#define ENET_MMC_INTR_RX_RXVLANGBFIS_SHIFT   (22U)

◆ ENET_MMC_INTR_RX_RXWDOGFIS_GET

#define ENET_MMC_INTR_RX_RXWDOGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_RX_RXWDOGFIS_MASK) >> ENET_MMC_INTR_RX_RXWDOGFIS_SHIFT)

◆ ENET_MMC_INTR_RX_RXWDOGFIS_MASK

#define ENET_MMC_INTR_RX_RXWDOGFIS_MASK   (0x800000UL)

◆ ENET_MMC_INTR_RX_RXWDOGFIS_SET

#define ENET_MMC_INTR_RX_RXWDOGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_RX_RXWDOGFIS_SHIFT) & ENET_MMC_INTR_RX_RXWDOGFIS_MASK)

◆ ENET_MMC_INTR_RX_RXWDOGFIS_SHIFT

#define ENET_MMC_INTR_RX_RXWDOGFIS_SHIFT   (23U)

◆ ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_GET

#define ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_MASK

#define ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_MASK   (0x200U)

◆ ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SET

#define ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TX1024TMAXOCTGBFIS_SHIFT   (9U)

◆ ENET_MMC_INTR_TX_TX128T255OCTGBFIS_GET

#define ENET_MMC_INTR_TX_TX128T255OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TX128T255OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TX128T255OCTGBFIS_MASK

#define ENET_MMC_INTR_TX_TX128T255OCTGBFIS_MASK   (0x40U)

◆ ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SET

#define ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX128T255OCTGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TX128T255OCTGBFIS_SHIFT   (6U)

◆ ENET_MMC_INTR_TX_TX256T511OCTGBFIS_GET

#define ENET_MMC_INTR_TX_TX256T511OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TX256T511OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TX256T511OCTGBFIS_MASK

#define ENET_MMC_INTR_TX_TX256T511OCTGBFIS_MASK   (0x80U)

◆ ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SET

#define ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX256T511OCTGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TX256T511OCTGBFIS_SHIFT   (7U)

◆ ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_GET

#define ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_MASK

#define ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_MASK   (0x100U)

◆ ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SET

#define ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TX512T1023OCTGBFIS_SHIFT   (8U)

◆ ENET_MMC_INTR_TX_TX64OCTGBFIS_GET

#define ENET_MMC_INTR_TX_TX64OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TX64OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX64OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TX64OCTGBFIS_MASK

#define ENET_MMC_INTR_TX_TX64OCTGBFIS_MASK   (0x10U)

◆ ENET_MMC_INTR_TX_TX64OCTGBFIS_SET

#define ENET_MMC_INTR_TX_TX64OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TX64OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX64OCTGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TX64OCTGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TX64OCTGBFIS_SHIFT   (4U)

◆ ENET_MMC_INTR_TX_TX65T127OCTGBFIS_GET

#define ENET_MMC_INTR_TX_TX65T127OCTGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TX65T127OCTGBFIS_MASK) >> ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TX65T127OCTGBFIS_MASK

#define ENET_MMC_INTR_TX_TX65T127OCTGBFIS_MASK   (0x20U)

◆ ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SET

#define ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SHIFT) & ENET_MMC_INTR_TX_TX65T127OCTGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TX65T127OCTGBFIS_SHIFT   (5U)

◆ ENET_MMC_INTR_TX_TXBCGBFIS_GET

#define ENET_MMC_INTR_TX_TXBCGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXBCGBFIS_MASK) >> ENET_MMC_INTR_TX_TXBCGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXBCGBFIS_MASK

#define ENET_MMC_INTR_TX_TXBCGBFIS_MASK   (0x1000U)

◆ ENET_MMC_INTR_TX_TXBCGBFIS_SET

#define ENET_MMC_INTR_TX_TXBCGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXBCGBFIS_SHIFT) & ENET_MMC_INTR_TX_TXBCGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TXBCGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TXBCGBFIS_SHIFT   (12U)

◆ ENET_MMC_INTR_TX_TXBCGFIS_GET

#define ENET_MMC_INTR_TX_TXBCGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXBCGFIS_MASK) >> ENET_MMC_INTR_TX_TXBCGFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXBCGFIS_MASK

#define ENET_MMC_INTR_TX_TXBCGFIS_MASK   (0x4U)

◆ ENET_MMC_INTR_TX_TXBCGFIS_SET

#define ENET_MMC_INTR_TX_TXBCGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXBCGFIS_SHIFT) & ENET_MMC_INTR_TX_TXBCGFIS_MASK)

◆ ENET_MMC_INTR_TX_TXBCGFIS_SHIFT

#define ENET_MMC_INTR_TX_TXBCGFIS_SHIFT   (2U)

◆ ENET_MMC_INTR_TX_TXCARERFIS_GET

#define ENET_MMC_INTR_TX_TXCARERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXCARERFIS_MASK) >> ENET_MMC_INTR_TX_TXCARERFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXCARERFIS_MASK

#define ENET_MMC_INTR_TX_TXCARERFIS_MASK   (0x80000UL)

◆ ENET_MMC_INTR_TX_TXCARERFIS_SET

#define ENET_MMC_INTR_TX_TXCARERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXCARERFIS_SHIFT) & ENET_MMC_INTR_TX_TXCARERFIS_MASK)

◆ ENET_MMC_INTR_TX_TXCARERFIS_SHIFT

#define ENET_MMC_INTR_TX_TXCARERFIS_SHIFT   (19U)

◆ ENET_MMC_INTR_TX_TXDEFFIS_GET

#define ENET_MMC_INTR_TX_TXDEFFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXDEFFIS_MASK) >> ENET_MMC_INTR_TX_TXDEFFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXDEFFIS_MASK

#define ENET_MMC_INTR_TX_TXDEFFIS_MASK   (0x10000UL)

◆ ENET_MMC_INTR_TX_TXDEFFIS_SET

#define ENET_MMC_INTR_TX_TXDEFFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXDEFFIS_SHIFT) & ENET_MMC_INTR_TX_TXDEFFIS_MASK)

◆ ENET_MMC_INTR_TX_TXDEFFIS_SHIFT

#define ENET_MMC_INTR_TX_TXDEFFIS_SHIFT   (16U)

◆ ENET_MMC_INTR_TX_TXEXCOLFIS_GET

#define ENET_MMC_INTR_TX_TXEXCOLFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXEXCOLFIS_MASK) >> ENET_MMC_INTR_TX_TXEXCOLFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXEXCOLFIS_MASK

#define ENET_MMC_INTR_TX_TXEXCOLFIS_MASK   (0x40000UL)

◆ ENET_MMC_INTR_TX_TXEXCOLFIS_SET

#define ENET_MMC_INTR_TX_TXEXCOLFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXEXCOLFIS_SHIFT) & ENET_MMC_INTR_TX_TXEXCOLFIS_MASK)

◆ ENET_MMC_INTR_TX_TXEXCOLFIS_SHIFT

#define ENET_MMC_INTR_TX_TXEXCOLFIS_SHIFT   (18U)

◆ ENET_MMC_INTR_TX_TXEXDEFFIS_GET

#define ENET_MMC_INTR_TX_TXEXDEFFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXEXDEFFIS_MASK) >> ENET_MMC_INTR_TX_TXEXDEFFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXEXDEFFIS_MASK

#define ENET_MMC_INTR_TX_TXEXDEFFIS_MASK   (0x400000UL)

◆ ENET_MMC_INTR_TX_TXEXDEFFIS_SET

#define ENET_MMC_INTR_TX_TXEXDEFFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXEXDEFFIS_SHIFT) & ENET_MMC_INTR_TX_TXEXDEFFIS_MASK)

◆ ENET_MMC_INTR_TX_TXEXDEFFIS_SHIFT

#define ENET_MMC_INTR_TX_TXEXDEFFIS_SHIFT   (22U)

◆ ENET_MMC_INTR_TX_TXGBFRMIS_GET

#define ENET_MMC_INTR_TX_TXGBFRMIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXGBFRMIS_MASK) >> ENET_MMC_INTR_TX_TXGBFRMIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXGBFRMIS_MASK

#define ENET_MMC_INTR_TX_TXGBFRMIS_MASK   (0x2U)

◆ ENET_MMC_INTR_TX_TXGBFRMIS_SET

#define ENET_MMC_INTR_TX_TXGBFRMIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXGBFRMIS_SHIFT) & ENET_MMC_INTR_TX_TXGBFRMIS_MASK)

◆ ENET_MMC_INTR_TX_TXGBFRMIS_SHIFT

#define ENET_MMC_INTR_TX_TXGBFRMIS_SHIFT   (1U)

◆ ENET_MMC_INTR_TX_TXGBOCTIS_GET

#define ENET_MMC_INTR_TX_TXGBOCTIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXGBOCTIS_MASK) >> ENET_MMC_INTR_TX_TXGBOCTIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXGBOCTIS_MASK

#define ENET_MMC_INTR_TX_TXGBOCTIS_MASK   (0x1U)

◆ ENET_MMC_INTR_TX_TXGBOCTIS_SET

#define ENET_MMC_INTR_TX_TXGBOCTIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXGBOCTIS_SHIFT) & ENET_MMC_INTR_TX_TXGBOCTIS_MASK)

◆ ENET_MMC_INTR_TX_TXGBOCTIS_SHIFT

#define ENET_MMC_INTR_TX_TXGBOCTIS_SHIFT   (0U)

◆ ENET_MMC_INTR_TX_TXGFRMIS_GET

#define ENET_MMC_INTR_TX_TXGFRMIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXGFRMIS_MASK) >> ENET_MMC_INTR_TX_TXGFRMIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXGFRMIS_MASK

#define ENET_MMC_INTR_TX_TXGFRMIS_MASK   (0x200000UL)

◆ ENET_MMC_INTR_TX_TXGFRMIS_SET

#define ENET_MMC_INTR_TX_TXGFRMIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXGFRMIS_SHIFT) & ENET_MMC_INTR_TX_TXGFRMIS_MASK)

◆ ENET_MMC_INTR_TX_TXGFRMIS_SHIFT

#define ENET_MMC_INTR_TX_TXGFRMIS_SHIFT   (21U)

◆ ENET_MMC_INTR_TX_TXGOCTIS_GET

#define ENET_MMC_INTR_TX_TXGOCTIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXGOCTIS_MASK) >> ENET_MMC_INTR_TX_TXGOCTIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXGOCTIS_MASK

#define ENET_MMC_INTR_TX_TXGOCTIS_MASK   (0x100000UL)

◆ ENET_MMC_INTR_TX_TXGOCTIS_SET

#define ENET_MMC_INTR_TX_TXGOCTIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXGOCTIS_SHIFT) & ENET_MMC_INTR_TX_TXGOCTIS_MASK)

◆ ENET_MMC_INTR_TX_TXGOCTIS_SHIFT

#define ENET_MMC_INTR_TX_TXGOCTIS_SHIFT   (20U)

◆ ENET_MMC_INTR_TX_TXLATCOLFIS_GET

#define ENET_MMC_INTR_TX_TXLATCOLFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXLATCOLFIS_MASK) >> ENET_MMC_INTR_TX_TXLATCOLFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXLATCOLFIS_MASK

#define ENET_MMC_INTR_TX_TXLATCOLFIS_MASK   (0x20000UL)

◆ ENET_MMC_INTR_TX_TXLATCOLFIS_SET

#define ENET_MMC_INTR_TX_TXLATCOLFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXLATCOLFIS_SHIFT) & ENET_MMC_INTR_TX_TXLATCOLFIS_MASK)

◆ ENET_MMC_INTR_TX_TXLATCOLFIS_SHIFT

#define ENET_MMC_INTR_TX_TXLATCOLFIS_SHIFT   (17U)

◆ ENET_MMC_INTR_TX_TXMCGBFIS_GET

#define ENET_MMC_INTR_TX_TXMCGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXMCGBFIS_MASK) >> ENET_MMC_INTR_TX_TXMCGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXMCGBFIS_MASK

#define ENET_MMC_INTR_TX_TXMCGBFIS_MASK   (0x800U)

◆ ENET_MMC_INTR_TX_TXMCGBFIS_SET

#define ENET_MMC_INTR_TX_TXMCGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXMCGBFIS_SHIFT) & ENET_MMC_INTR_TX_TXMCGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TXMCGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TXMCGBFIS_SHIFT   (11U)

◆ ENET_MMC_INTR_TX_TXMCGFIS_GET

#define ENET_MMC_INTR_TX_TXMCGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXMCGFIS_MASK) >> ENET_MMC_INTR_TX_TXMCGFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXMCGFIS_MASK

#define ENET_MMC_INTR_TX_TXMCGFIS_MASK   (0x8U)

◆ ENET_MMC_INTR_TX_TXMCGFIS_SET

#define ENET_MMC_INTR_TX_TXMCGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXMCGFIS_SHIFT) & ENET_MMC_INTR_TX_TXMCGFIS_MASK)

◆ ENET_MMC_INTR_TX_TXMCGFIS_SHIFT

#define ENET_MMC_INTR_TX_TXMCGFIS_SHIFT   (3U)

◆ ENET_MMC_INTR_TX_TXMCOLGFIS_GET

#define ENET_MMC_INTR_TX_TXMCOLGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXMCOLGFIS_MASK) >> ENET_MMC_INTR_TX_TXMCOLGFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXMCOLGFIS_MASK

#define ENET_MMC_INTR_TX_TXMCOLGFIS_MASK   (0x8000U)

◆ ENET_MMC_INTR_TX_TXMCOLGFIS_SET

#define ENET_MMC_INTR_TX_TXMCOLGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXMCOLGFIS_SHIFT) & ENET_MMC_INTR_TX_TXMCOLGFIS_MASK)

◆ ENET_MMC_INTR_TX_TXMCOLGFIS_SHIFT

#define ENET_MMC_INTR_TX_TXMCOLGFIS_SHIFT   (15U)

◆ ENET_MMC_INTR_TX_TXOSIZEGFIS_GET

#define ENET_MMC_INTR_TX_TXOSIZEGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXOSIZEGFIS_MASK) >> ENET_MMC_INTR_TX_TXOSIZEGFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXOSIZEGFIS_MASK

#define ENET_MMC_INTR_TX_TXOSIZEGFIS_MASK   (0x2000000UL)

◆ ENET_MMC_INTR_TX_TXOSIZEGFIS_SET

#define ENET_MMC_INTR_TX_TXOSIZEGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXOSIZEGFIS_SHIFT) & ENET_MMC_INTR_TX_TXOSIZEGFIS_MASK)

◆ ENET_MMC_INTR_TX_TXOSIZEGFIS_SHIFT

#define ENET_MMC_INTR_TX_TXOSIZEGFIS_SHIFT   (25U)

◆ ENET_MMC_INTR_TX_TXPAUSFIS_GET

#define ENET_MMC_INTR_TX_TXPAUSFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXPAUSFIS_MASK) >> ENET_MMC_INTR_TX_TXPAUSFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXPAUSFIS_MASK

#define ENET_MMC_INTR_TX_TXPAUSFIS_MASK   (0x800000UL)

◆ ENET_MMC_INTR_TX_TXPAUSFIS_SET

#define ENET_MMC_INTR_TX_TXPAUSFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXPAUSFIS_SHIFT) & ENET_MMC_INTR_TX_TXPAUSFIS_MASK)

◆ ENET_MMC_INTR_TX_TXPAUSFIS_SHIFT

#define ENET_MMC_INTR_TX_TXPAUSFIS_SHIFT   (23U)

◆ ENET_MMC_INTR_TX_TXSCOLGFIS_GET

#define ENET_MMC_INTR_TX_TXSCOLGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXSCOLGFIS_MASK) >> ENET_MMC_INTR_TX_TXSCOLGFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXSCOLGFIS_MASK

#define ENET_MMC_INTR_TX_TXSCOLGFIS_MASK   (0x4000U)

◆ ENET_MMC_INTR_TX_TXSCOLGFIS_SET

#define ENET_MMC_INTR_TX_TXSCOLGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXSCOLGFIS_SHIFT) & ENET_MMC_INTR_TX_TXSCOLGFIS_MASK)

◆ ENET_MMC_INTR_TX_TXSCOLGFIS_SHIFT

#define ENET_MMC_INTR_TX_TXSCOLGFIS_SHIFT   (14U)

◆ ENET_MMC_INTR_TX_TXUCGBFIS_GET

#define ENET_MMC_INTR_TX_TXUCGBFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXUCGBFIS_MASK) >> ENET_MMC_INTR_TX_TXUCGBFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXUCGBFIS_MASK

#define ENET_MMC_INTR_TX_TXUCGBFIS_MASK   (0x400U)

◆ ENET_MMC_INTR_TX_TXUCGBFIS_SET

#define ENET_MMC_INTR_TX_TXUCGBFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXUCGBFIS_SHIFT) & ENET_MMC_INTR_TX_TXUCGBFIS_MASK)

◆ ENET_MMC_INTR_TX_TXUCGBFIS_SHIFT

#define ENET_MMC_INTR_TX_TXUCGBFIS_SHIFT   (10U)

◆ ENET_MMC_INTR_TX_TXUFLOWERFIS_GET

#define ENET_MMC_INTR_TX_TXUFLOWERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXUFLOWERFIS_MASK) >> ENET_MMC_INTR_TX_TXUFLOWERFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXUFLOWERFIS_MASK

#define ENET_MMC_INTR_TX_TXUFLOWERFIS_MASK   (0x2000U)

◆ ENET_MMC_INTR_TX_TXUFLOWERFIS_SET

#define ENET_MMC_INTR_TX_TXUFLOWERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXUFLOWERFIS_SHIFT) & ENET_MMC_INTR_TX_TXUFLOWERFIS_MASK)

◆ ENET_MMC_INTR_TX_TXUFLOWERFIS_SHIFT

#define ENET_MMC_INTR_TX_TXUFLOWERFIS_SHIFT   (13U)

◆ ENET_MMC_INTR_TX_TXVLANGFIS_GET

#define ENET_MMC_INTR_TX_TXVLANGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_INTR_TX_TXVLANGFIS_MASK) >> ENET_MMC_INTR_TX_TXVLANGFIS_SHIFT)

◆ ENET_MMC_INTR_TX_TXVLANGFIS_MASK

#define ENET_MMC_INTR_TX_TXVLANGFIS_MASK   (0x1000000UL)

◆ ENET_MMC_INTR_TX_TXVLANGFIS_SET

#define ENET_MMC_INTR_TX_TXVLANGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_INTR_TX_TXVLANGFIS_SHIFT) & ENET_MMC_INTR_TX_TXVLANGFIS_MASK)

◆ ENET_MMC_INTR_TX_TXVLANGFIS_SHIFT

#define ENET_MMC_INTR_TX_TXVLANGFIS_SHIFT   (24U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_MASK   (0x2000U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPERFIM_SHIFT   (13U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_MASK   (0x20000000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPEROIM_SHIFT   (29U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_MASK   (0x1000U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGFIM_SHIFT   (12U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_MASK   (0x10000000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXICMPGOIM_SHIFT   (28U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_MASK   (0x8U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGFIM_SHIFT   (3U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_MASK   (0x80000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4FRAGOIM_SHIFT   (19U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_MASK   (0x1U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GFIM_SHIFT   (0U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_MASK   (0x10000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4GOIM_SHIFT   (16U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_MASK   (0x2U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HERFIM_SHIFT   (1U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_MASK   (0x20000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4HEROIM_SHIFT   (17U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_MASK   (0x4U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYFIM_SHIFT   (2U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_MASK   (0x40000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4NOPAYOIM_SHIFT   (18U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_MASK   (0x10U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLFIM_SHIFT   (4U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_MASK   (0x100000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV4UDSBLOIM_SHIFT   (20U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_MASK   (0x20U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GFIM_SHIFT   (5U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_MASK   (0x200000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6GOIM_SHIFT   (21U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_MASK   (0x40U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HERFIM_SHIFT   (6U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_MASK   (0x400000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6HEROIM_SHIFT   (22U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_MASK   (0x80U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYFIM_SHIFT   (7U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_MASK   (0x800000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXIPV6NOPAYOIM_SHIFT   (23U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_MASK   (0x800U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPERFIM_SHIFT   (11U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_MASK   (0x8000000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPEROIM_SHIFT   (27U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_MASK   (0x400U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGFIM_SHIFT   (10U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_MASK   (0x4000000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXTCPGOIM_SHIFT   (26U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_MASK   (0x200U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPERFIM_SHIFT   (9U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_MASK   (0x2000000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPEROIM_SHIFT   (25U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_MASK   (0x100U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGFIM_SHIFT   (8U)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_GET

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_MASK) >> ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SHIFT)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_MASK

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_MASK   (0x1000000UL)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SET

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SHIFT) & ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_MASK)

◆ ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SHIFT

#define ENET_MMC_IPC_INTR_MASK_RX_RXUDPGOIM_SHIFT   (24U)

◆ ENET_MMC_IPC_INTR_RX_RXICMPERFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXICMPERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXICMPERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXICMPERFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXICMPERFIS_MASK   (0x2000U)

◆ ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXICMPERFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXICMPERFIS_SHIFT   (13U)

◆ ENET_MMC_IPC_INTR_RX_RXICMPEROIS_GET

#define ENET_MMC_IPC_INTR_RX_RXICMPEROIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXICMPEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXICMPEROIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXICMPEROIS_MASK   (0x20000000UL)

◆ ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SET

#define ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXICMPEROIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXICMPEROIS_SHIFT   (29U)

◆ ENET_MMC_IPC_INTR_RX_RXICMPGFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXICMPGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXICMPGFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXICMPGFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXICMPGFIS_MASK   (0x1000U)

◆ ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXICMPGFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXICMPGFIS_SHIFT   (12U)

◆ ENET_MMC_IPC_INTR_RX_RXICMPGOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXICMPGOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXICMPGOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXICMPGOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXICMPGOIS_MASK   (0x10000000UL)

◆ ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXICMPGOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXICMPGOIS_SHIFT   (28U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_MASK   (0x8U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGFIS_SHIFT   (3U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_MASK   (0x80000UL)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4FRAGOIS_SHIFT   (19U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_MASK   (0x1U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4GFIS_SHIFT   (0U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_MASK   (0x10000UL)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4GOIS_SHIFT   (16U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_MASK   (0x2U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4HERFIS_SHIFT   (1U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_MASK   (0x20000UL)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4HEROIS_SHIFT   (17U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_MASK   (0x4U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYFIS_SHIFT   (2U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_MASK   (0x40000UL)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4NOPAYOIS_SHIFT   (18U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_MASK   (0x10U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLFIS_SHIFT   (4U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_MASK   (0x100000UL)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV4UDSBLOIS_SHIFT   (20U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_MASK   (0x20U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV6GFIS_SHIFT   (5U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_MASK   (0x200000UL)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV6GOIS_SHIFT   (21U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_MASK   (0x40U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV6HERFIS_SHIFT   (6U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_MASK   (0x400000UL)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV6HEROIS_SHIFT   (22U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_MASK   (0x80U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYFIS_SHIFT   (7U)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_MASK   (0x800000UL)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXIPV6NOPAYOIS_SHIFT   (23U)

◆ ENET_MMC_IPC_INTR_RX_RXTCPERFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXTCPERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXTCPERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXTCPERFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXTCPERFIS_MASK   (0x800U)

◆ ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXTCPERFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXTCPERFIS_SHIFT   (11U)

◆ ENET_MMC_IPC_INTR_RX_RXTCPEROIS_GET

#define ENET_MMC_IPC_INTR_RX_RXTCPEROIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXTCPEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXTCPEROIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXTCPEROIS_MASK   (0x8000000UL)

◆ ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SET

#define ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXTCPEROIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXTCPEROIS_SHIFT   (27U)

◆ ENET_MMC_IPC_INTR_RX_RXTCPGFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXTCPGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXTCPGFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXTCPGFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXTCPGFIS_MASK   (0x400U)

◆ ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXTCPGFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXTCPGFIS_SHIFT   (10U)

◆ ENET_MMC_IPC_INTR_RX_RXTCPGOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXTCPGOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXTCPGOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXTCPGOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXTCPGOIS_MASK   (0x4000000UL)

◆ ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXTCPGOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXTCPGOIS_SHIFT   (26U)

◆ ENET_MMC_IPC_INTR_RX_RXUDPERFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXUDPERFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXUDPERFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXUDPERFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXUDPERFIS_MASK   (0x200U)

◆ ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXUDPERFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXUDPERFIS_SHIFT   (9U)

◆ ENET_MMC_IPC_INTR_RX_RXUDPEROIS_GET

#define ENET_MMC_IPC_INTR_RX_RXUDPEROIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXUDPEROIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXUDPEROIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXUDPEROIS_MASK   (0x2000000UL)

◆ ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SET

#define ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXUDPEROIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXUDPEROIS_SHIFT   (25U)

◆ ENET_MMC_IPC_INTR_RX_RXUDPGFIS_GET

#define ENET_MMC_IPC_INTR_RX_RXUDPGFIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXUDPGFIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXUDPGFIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXUDPGFIS_MASK   (0x100U)

◆ ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SET

#define ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXUDPGFIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXUDPGFIS_SHIFT   (8U)

◆ ENET_MMC_IPC_INTR_RX_RXUDPGOIS_GET

#define ENET_MMC_IPC_INTR_RX_RXUDPGOIS_GET (   x)    (((uint32_t)(x) & ENET_MMC_IPC_INTR_RX_RXUDPGOIS_MASK) >> ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SHIFT)

◆ ENET_MMC_IPC_INTR_RX_RXUDPGOIS_MASK

#define ENET_MMC_IPC_INTR_RX_RXUDPGOIS_MASK   (0x1000000UL)

◆ ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SET

#define ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SET (   x)    (((uint32_t)(x) << ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SHIFT) & ENET_MMC_IPC_INTR_RX_RXUDPGOIS_MASK)

◆ ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SHIFT

#define ENET_MMC_IPC_INTR_RX_RXUDPGOIS_SHIFT   (24U)

◆ ENET_PMT_CSR_GLBLUCAST_GET

#define ENET_PMT_CSR_GLBLUCAST_GET (   x)    (((uint32_t)(x) & ENET_PMT_CSR_GLBLUCAST_MASK) >> ENET_PMT_CSR_GLBLUCAST_SHIFT)

◆ ENET_PMT_CSR_GLBLUCAST_MASK

#define ENET_PMT_CSR_GLBLUCAST_MASK   (0x200U)

◆ ENET_PMT_CSR_GLBLUCAST_SET

#define ENET_PMT_CSR_GLBLUCAST_SET (   x)    (((uint32_t)(x) << ENET_PMT_CSR_GLBLUCAST_SHIFT) & ENET_PMT_CSR_GLBLUCAST_MASK)

◆ ENET_PMT_CSR_GLBLUCAST_SHIFT

#define ENET_PMT_CSR_GLBLUCAST_SHIFT   (9U)

◆ ENET_PMT_CSR_MGKPKTEN_GET

#define ENET_PMT_CSR_MGKPKTEN_GET (   x)    (((uint32_t)(x) & ENET_PMT_CSR_MGKPKTEN_MASK) >> ENET_PMT_CSR_MGKPKTEN_SHIFT)

◆ ENET_PMT_CSR_MGKPKTEN_MASK

#define ENET_PMT_CSR_MGKPKTEN_MASK   (0x2U)

◆ ENET_PMT_CSR_MGKPKTEN_SET

#define ENET_PMT_CSR_MGKPKTEN_SET (   x)    (((uint32_t)(x) << ENET_PMT_CSR_MGKPKTEN_SHIFT) & ENET_PMT_CSR_MGKPKTEN_MASK)

◆ ENET_PMT_CSR_MGKPKTEN_SHIFT

#define ENET_PMT_CSR_MGKPKTEN_SHIFT   (1U)

◆ ENET_PMT_CSR_MGKPRCVD_GET

#define ENET_PMT_CSR_MGKPRCVD_GET (   x)    (((uint32_t)(x) & ENET_PMT_CSR_MGKPRCVD_MASK) >> ENET_PMT_CSR_MGKPRCVD_SHIFT)

◆ ENET_PMT_CSR_MGKPRCVD_MASK

#define ENET_PMT_CSR_MGKPRCVD_MASK   (0x20U)

◆ ENET_PMT_CSR_MGKPRCVD_SET

#define ENET_PMT_CSR_MGKPRCVD_SET (   x)    (((uint32_t)(x) << ENET_PMT_CSR_MGKPRCVD_SHIFT) & ENET_PMT_CSR_MGKPRCVD_MASK)

◆ ENET_PMT_CSR_MGKPRCVD_SHIFT

#define ENET_PMT_CSR_MGKPRCVD_SHIFT   (5U)

◆ ENET_PMT_CSR_PWRDWN_GET

#define ENET_PMT_CSR_PWRDWN_GET (   x)    (((uint32_t)(x) & ENET_PMT_CSR_PWRDWN_MASK) >> ENET_PMT_CSR_PWRDWN_SHIFT)

◆ ENET_PMT_CSR_PWRDWN_MASK

#define ENET_PMT_CSR_PWRDWN_MASK   (0x1U)

◆ ENET_PMT_CSR_PWRDWN_SET

#define ENET_PMT_CSR_PWRDWN_SET (   x)    (((uint32_t)(x) << ENET_PMT_CSR_PWRDWN_SHIFT) & ENET_PMT_CSR_PWRDWN_MASK)

◆ ENET_PMT_CSR_PWRDWN_SHIFT

#define ENET_PMT_CSR_PWRDWN_SHIFT   (0U)

◆ ENET_PMT_CSR_RWKFILTRST_GET

#define ENET_PMT_CSR_RWKFILTRST_GET (   x)    (((uint32_t)(x) & ENET_PMT_CSR_RWKFILTRST_MASK) >> ENET_PMT_CSR_RWKFILTRST_SHIFT)

◆ ENET_PMT_CSR_RWKFILTRST_MASK

#define ENET_PMT_CSR_RWKFILTRST_MASK   (0x80000000UL)

◆ ENET_PMT_CSR_RWKFILTRST_SET

#define ENET_PMT_CSR_RWKFILTRST_SET (   x)    (((uint32_t)(x) << ENET_PMT_CSR_RWKFILTRST_SHIFT) & ENET_PMT_CSR_RWKFILTRST_MASK)

◆ ENET_PMT_CSR_RWKFILTRST_SHIFT

#define ENET_PMT_CSR_RWKFILTRST_SHIFT   (31U)

◆ ENET_PMT_CSR_RWKPKTEN_GET

#define ENET_PMT_CSR_RWKPKTEN_GET (   x)    (((uint32_t)(x) & ENET_PMT_CSR_RWKPKTEN_MASK) >> ENET_PMT_CSR_RWKPKTEN_SHIFT)

◆ ENET_PMT_CSR_RWKPKTEN_MASK

#define ENET_PMT_CSR_RWKPKTEN_MASK   (0x4U)

◆ ENET_PMT_CSR_RWKPKTEN_SET

#define ENET_PMT_CSR_RWKPKTEN_SET (   x)    (((uint32_t)(x) << ENET_PMT_CSR_RWKPKTEN_SHIFT) & ENET_PMT_CSR_RWKPKTEN_MASK)

◆ ENET_PMT_CSR_RWKPKTEN_SHIFT

#define ENET_PMT_CSR_RWKPKTEN_SHIFT   (2U)

◆ ENET_PMT_CSR_RWKPRCVD_GET

#define ENET_PMT_CSR_RWKPRCVD_GET (   x)    (((uint32_t)(x) & ENET_PMT_CSR_RWKPRCVD_MASK) >> ENET_PMT_CSR_RWKPRCVD_SHIFT)

◆ ENET_PMT_CSR_RWKPRCVD_MASK

#define ENET_PMT_CSR_RWKPRCVD_MASK   (0x40U)

◆ ENET_PMT_CSR_RWKPRCVD_SET

#define ENET_PMT_CSR_RWKPRCVD_SET (   x)    (((uint32_t)(x) << ENET_PMT_CSR_RWKPRCVD_SHIFT) & ENET_PMT_CSR_RWKPRCVD_MASK)

◆ ENET_PMT_CSR_RWKPRCVD_SHIFT

#define ENET_PMT_CSR_RWKPRCVD_SHIFT   (6U)

◆ ENET_PMT_CSR_RWKPTR_GET

#define ENET_PMT_CSR_RWKPTR_GET (   x)    (((uint32_t)(x) & ENET_PMT_CSR_RWKPTR_MASK) >> ENET_PMT_CSR_RWKPTR_SHIFT)

◆ ENET_PMT_CSR_RWKPTR_MASK

#define ENET_PMT_CSR_RWKPTR_MASK   (0x1F000000UL)

◆ ENET_PMT_CSR_RWKPTR_SET

#define ENET_PMT_CSR_RWKPTR_SET (   x)    (((uint32_t)(x) << ENET_PMT_CSR_RWKPTR_SHIFT) & ENET_PMT_CSR_RWKPTR_MASK)

◆ ENET_PMT_CSR_RWKPTR_SHIFT

#define ENET_PMT_CSR_RWKPTR_SHIFT   (24U)

◆ ENET_PPS0_INTERVAL_PPSINT_GET

#define ENET_PPS0_INTERVAL_PPSINT_GET (   x)    (((uint32_t)(x) & ENET_PPS0_INTERVAL_PPSINT_MASK) >> ENET_PPS0_INTERVAL_PPSINT_SHIFT)

◆ ENET_PPS0_INTERVAL_PPSINT_MASK

#define ENET_PPS0_INTERVAL_PPSINT_MASK   (0xFFFFFFFFUL)

◆ ENET_PPS0_INTERVAL_PPSINT_SET

#define ENET_PPS0_INTERVAL_PPSINT_SET (   x)    (((uint32_t)(x) << ENET_PPS0_INTERVAL_PPSINT_SHIFT) & ENET_PPS0_INTERVAL_PPSINT_MASK)

◆ ENET_PPS0_INTERVAL_PPSINT_SHIFT

#define ENET_PPS0_INTERVAL_PPSINT_SHIFT   (0U)

◆ ENET_PPS0_WIDTH_PPSWIDTH_GET

#define ENET_PPS0_WIDTH_PPSWIDTH_GET (   x)    (((uint32_t)(x) & ENET_PPS0_WIDTH_PPSWIDTH_MASK) >> ENET_PPS0_WIDTH_PPSWIDTH_SHIFT)

◆ ENET_PPS0_WIDTH_PPSWIDTH_MASK

#define ENET_PPS0_WIDTH_PPSWIDTH_MASK   (0xFFFFFFFFUL)

◆ ENET_PPS0_WIDTH_PPSWIDTH_SET

#define ENET_PPS0_WIDTH_PPSWIDTH_SET (   x)    (((uint32_t)(x) << ENET_PPS0_WIDTH_PPSWIDTH_SHIFT) & ENET_PPS0_WIDTH_PPSWIDTH_MASK)

◆ ENET_PPS0_WIDTH_PPSWIDTH_SHIFT

#define ENET_PPS0_WIDTH_PPSWIDTH_SHIFT   (0U)

◆ ENET_PPS_1

#define ENET_PPS_1   (0UL)

◆ ENET_PPS_2

#define ENET_PPS_2   (1UL)

◆ ENET_PPS_3

#define ENET_PPS_3   (2UL)

◆ ENET_PPS_CTRL_PPSCMD1_GET

#define ENET_PPS_CTRL_PPSCMD1_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_PPSCMD1_MASK) >> ENET_PPS_CTRL_PPSCMD1_SHIFT)

◆ ENET_PPS_CTRL_PPSCMD1_MASK

#define ENET_PPS_CTRL_PPSCMD1_MASK   (0x700U)

◆ ENET_PPS_CTRL_PPSCMD1_SET

#define ENET_PPS_CTRL_PPSCMD1_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_PPSCMD1_SHIFT) & ENET_PPS_CTRL_PPSCMD1_MASK)

◆ ENET_PPS_CTRL_PPSCMD1_SHIFT

#define ENET_PPS_CTRL_PPSCMD1_SHIFT   (8U)

◆ ENET_PPS_CTRL_PPSCMD2_GET

#define ENET_PPS_CTRL_PPSCMD2_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_PPSCMD2_MASK) >> ENET_PPS_CTRL_PPSCMD2_SHIFT)

◆ ENET_PPS_CTRL_PPSCMD2_MASK

#define ENET_PPS_CTRL_PPSCMD2_MASK   (0x70000UL)

◆ ENET_PPS_CTRL_PPSCMD2_SET

#define ENET_PPS_CTRL_PPSCMD2_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_PPSCMD2_SHIFT) & ENET_PPS_CTRL_PPSCMD2_MASK)

◆ ENET_PPS_CTRL_PPSCMD2_SHIFT

#define ENET_PPS_CTRL_PPSCMD2_SHIFT   (16U)

◆ ENET_PPS_CTRL_PPSCMD3_GET

#define ENET_PPS_CTRL_PPSCMD3_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_PPSCMD3_MASK) >> ENET_PPS_CTRL_PPSCMD3_SHIFT)

◆ ENET_PPS_CTRL_PPSCMD3_MASK

#define ENET_PPS_CTRL_PPSCMD3_MASK   (0x7000000UL)

◆ ENET_PPS_CTRL_PPSCMD3_SET

#define ENET_PPS_CTRL_PPSCMD3_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_PPSCMD3_SHIFT) & ENET_PPS_CTRL_PPSCMD3_MASK)

◆ ENET_PPS_CTRL_PPSCMD3_SHIFT

#define ENET_PPS_CTRL_PPSCMD3_SHIFT   (24U)

◆ ENET_PPS_CTRL_PPSCTRLCMD0_GET

#define ENET_PPS_CTRL_PPSCTRLCMD0_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_PPSCTRLCMD0_MASK) >> ENET_PPS_CTRL_PPSCTRLCMD0_SHIFT)

◆ ENET_PPS_CTRL_PPSCTRLCMD0_MASK

#define ENET_PPS_CTRL_PPSCTRLCMD0_MASK   (0xFU)

◆ ENET_PPS_CTRL_PPSCTRLCMD0_SET

#define ENET_PPS_CTRL_PPSCTRLCMD0_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_PPSCTRLCMD0_SHIFT) & ENET_PPS_CTRL_PPSCTRLCMD0_MASK)

◆ ENET_PPS_CTRL_PPSCTRLCMD0_SHIFT

#define ENET_PPS_CTRL_PPSCTRLCMD0_SHIFT   (0U)

◆ ENET_PPS_CTRL_PPSEN0_GET

#define ENET_PPS_CTRL_PPSEN0_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_PPSEN0_MASK) >> ENET_PPS_CTRL_PPSEN0_SHIFT)

◆ ENET_PPS_CTRL_PPSEN0_MASK

#define ENET_PPS_CTRL_PPSEN0_MASK   (0x10U)

◆ ENET_PPS_CTRL_PPSEN0_SET

#define ENET_PPS_CTRL_PPSEN0_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_PPSEN0_SHIFT) & ENET_PPS_CTRL_PPSEN0_MASK)

◆ ENET_PPS_CTRL_PPSEN0_SHIFT

#define ENET_PPS_CTRL_PPSEN0_SHIFT   (4U)

◆ ENET_PPS_CTRL_TRGTMODSEL0_GET

#define ENET_PPS_CTRL_TRGTMODSEL0_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_TRGTMODSEL0_MASK) >> ENET_PPS_CTRL_TRGTMODSEL0_SHIFT)

◆ ENET_PPS_CTRL_TRGTMODSEL0_MASK

#define ENET_PPS_CTRL_TRGTMODSEL0_MASK   (0x60U)

◆ ENET_PPS_CTRL_TRGTMODSEL0_SET

#define ENET_PPS_CTRL_TRGTMODSEL0_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_TRGTMODSEL0_SHIFT) & ENET_PPS_CTRL_TRGTMODSEL0_MASK)

◆ ENET_PPS_CTRL_TRGTMODSEL0_SHIFT

#define ENET_PPS_CTRL_TRGTMODSEL0_SHIFT   (5U)

◆ ENET_PPS_CTRL_TRGTMODSEL1_GET

#define ENET_PPS_CTRL_TRGTMODSEL1_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_TRGTMODSEL1_MASK) >> ENET_PPS_CTRL_TRGTMODSEL1_SHIFT)

◆ ENET_PPS_CTRL_TRGTMODSEL1_MASK

#define ENET_PPS_CTRL_TRGTMODSEL1_MASK   (0x6000U)

◆ ENET_PPS_CTRL_TRGTMODSEL1_SET

#define ENET_PPS_CTRL_TRGTMODSEL1_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_TRGTMODSEL1_SHIFT) & ENET_PPS_CTRL_TRGTMODSEL1_MASK)

◆ ENET_PPS_CTRL_TRGTMODSEL1_SHIFT

#define ENET_PPS_CTRL_TRGTMODSEL1_SHIFT   (13U)

◆ ENET_PPS_CTRL_TRGTMODSEL2_GET

#define ENET_PPS_CTRL_TRGTMODSEL2_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_TRGTMODSEL2_MASK) >> ENET_PPS_CTRL_TRGTMODSEL2_SHIFT)

◆ ENET_PPS_CTRL_TRGTMODSEL2_MASK

#define ENET_PPS_CTRL_TRGTMODSEL2_MASK   (0x600000UL)

◆ ENET_PPS_CTRL_TRGTMODSEL2_SET

#define ENET_PPS_CTRL_TRGTMODSEL2_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_TRGTMODSEL2_SHIFT) & ENET_PPS_CTRL_TRGTMODSEL2_MASK)

◆ ENET_PPS_CTRL_TRGTMODSEL2_SHIFT

#define ENET_PPS_CTRL_TRGTMODSEL2_SHIFT   (21U)

◆ ENET_PPS_CTRL_TRGTMODSEL3_GET

#define ENET_PPS_CTRL_TRGTMODSEL3_GET (   x)    (((uint32_t)(x) & ENET_PPS_CTRL_TRGTMODSEL3_MASK) >> ENET_PPS_CTRL_TRGTMODSEL3_SHIFT)

◆ ENET_PPS_CTRL_TRGTMODSEL3_MASK

#define ENET_PPS_CTRL_TRGTMODSEL3_MASK   (0x60000000UL)

◆ ENET_PPS_CTRL_TRGTMODSEL3_SET

#define ENET_PPS_CTRL_TRGTMODSEL3_SET (   x)    (((uint32_t)(x) << ENET_PPS_CTRL_TRGTMODSEL3_SHIFT) & ENET_PPS_CTRL_TRGTMODSEL3_MASK)

◆ ENET_PPS_CTRL_TRGTMODSEL3_SHIFT

#define ENET_PPS_CTRL_TRGTMODSEL3_SHIFT   (29U)

◆ ENET_PPS_INTERVAL_PPSINT_GET

#define ENET_PPS_INTERVAL_PPSINT_GET (   x)    (((uint32_t)(x) & ENET_PPS_INTERVAL_PPSINT_MASK) >> ENET_PPS_INTERVAL_PPSINT_SHIFT)

◆ ENET_PPS_INTERVAL_PPSINT_MASK

#define ENET_PPS_INTERVAL_PPSINT_MASK   (0xFFFFFFFFUL)

◆ ENET_PPS_INTERVAL_PPSINT_SET

#define ENET_PPS_INTERVAL_PPSINT_SET (   x)    (((uint32_t)(x) << ENET_PPS_INTERVAL_PPSINT_SHIFT) & ENET_PPS_INTERVAL_PPSINT_MASK)

◆ ENET_PPS_INTERVAL_PPSINT_SHIFT

#define ENET_PPS_INTERVAL_PPSINT_SHIFT   (0U)

◆ ENET_PPS_TGTTM_NSEC_TRGTBUSY1_GET

#define ENET_PPS_TGTTM_NSEC_TRGTBUSY1_GET (   x)    (((uint32_t)(x) & ENET_PPS_TGTTM_NSEC_TRGTBUSY1_MASK) >> ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SHIFT)

◆ ENET_PPS_TGTTM_NSEC_TRGTBUSY1_MASK

#define ENET_PPS_TGTTM_NSEC_TRGTBUSY1_MASK   (0x80000000UL)

◆ ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SET

#define ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SET (   x)    (((uint32_t)(x) << ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SHIFT) & ENET_PPS_TGTTM_NSEC_TRGTBUSY1_MASK)

◆ ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SHIFT

#define ENET_PPS_TGTTM_NSEC_TRGTBUSY1_SHIFT   (31U)

◆ ENET_PPS_TGTTM_NSEC_TTSL1_GET

#define ENET_PPS_TGTTM_NSEC_TTSL1_GET (   x)    (((uint32_t)(x) & ENET_PPS_TGTTM_NSEC_TTSL1_MASK) >> ENET_PPS_TGTTM_NSEC_TTSL1_SHIFT)

◆ ENET_PPS_TGTTM_NSEC_TTSL1_MASK

#define ENET_PPS_TGTTM_NSEC_TTSL1_MASK   (0x7FFFFFFFUL)

◆ ENET_PPS_TGTTM_NSEC_TTSL1_SET

#define ENET_PPS_TGTTM_NSEC_TTSL1_SET (   x)    (((uint32_t)(x) << ENET_PPS_TGTTM_NSEC_TTSL1_SHIFT) & ENET_PPS_TGTTM_NSEC_TTSL1_MASK)

◆ ENET_PPS_TGTTM_NSEC_TTSL1_SHIFT

#define ENET_PPS_TGTTM_NSEC_TTSL1_SHIFT   (0U)

◆ ENET_PPS_TGTTM_SEC_TSTRH1_GET

#define ENET_PPS_TGTTM_SEC_TSTRH1_GET (   x)    (((uint32_t)(x) & ENET_PPS_TGTTM_SEC_TSTRH1_MASK) >> ENET_PPS_TGTTM_SEC_TSTRH1_SHIFT)

◆ ENET_PPS_TGTTM_SEC_TSTRH1_MASK

#define ENET_PPS_TGTTM_SEC_TSTRH1_MASK   (0xFFFFFFFFUL)

◆ ENET_PPS_TGTTM_SEC_TSTRH1_SET

#define ENET_PPS_TGTTM_SEC_TSTRH1_SET (   x)    (((uint32_t)(x) << ENET_PPS_TGTTM_SEC_TSTRH1_SHIFT) & ENET_PPS_TGTTM_SEC_TSTRH1_MASK)

◆ ENET_PPS_TGTTM_SEC_TSTRH1_SHIFT

#define ENET_PPS_TGTTM_SEC_TSTRH1_SHIFT   (0U)

◆ ENET_PPS_WIDTH_PPSWIDTH_GET

#define ENET_PPS_WIDTH_PPSWIDTH_GET (   x)    (((uint32_t)(x) & ENET_PPS_WIDTH_PPSWIDTH_MASK) >> ENET_PPS_WIDTH_PPSWIDTH_SHIFT)

◆ ENET_PPS_WIDTH_PPSWIDTH_MASK

#define ENET_PPS_WIDTH_PPSWIDTH_MASK   (0xFFFFFFFFUL)

◆ ENET_PPS_WIDTH_PPSWIDTH_SET

#define ENET_PPS_WIDTH_PPSWIDTH_SET (   x)    (((uint32_t)(x) << ENET_PPS_WIDTH_PPSWIDTH_SHIFT) & ENET_PPS_WIDTH_PPSWIDTH_MASK)

◆ ENET_PPS_WIDTH_PPSWIDTH_SHIFT

#define ENET_PPS_WIDTH_PPSWIDTH_SHIFT   (0U)

◆ ENET_RWKFRMFILT_WKUPFRMFILT_GET

#define ENET_RWKFRMFILT_WKUPFRMFILT_GET (   x)    (((uint32_t)(x) & ENET_RWKFRMFILT_WKUPFRMFILT_MASK) >> ENET_RWKFRMFILT_WKUPFRMFILT_SHIFT)

◆ ENET_RWKFRMFILT_WKUPFRMFILT_MASK

#define ENET_RWKFRMFILT_WKUPFRMFILT_MASK   (0xFFFFFFFFUL)

◆ ENET_RWKFRMFILT_WKUPFRMFILT_SET

#define ENET_RWKFRMFILT_WKUPFRMFILT_SET (   x)    (((uint32_t)(x) << ENET_RWKFRMFILT_WKUPFRMFILT_SHIFT) & ENET_RWKFRMFILT_WKUPFRMFILT_MASK)

◆ ENET_RWKFRMFILT_WKUPFRMFILT_SHIFT

#define ENET_RWKFRMFILT_WKUPFRMFILT_SHIFT   (0U)

◆ ENET_RXFRAMECOUNT_GB_FRMCNT_GET

#define ENET_RXFRAMECOUNT_GB_FRMCNT_GET (   x)    (((uint32_t)(x) & ENET_RXFRAMECOUNT_GB_FRMCNT_MASK) >> ENET_RXFRAMECOUNT_GB_FRMCNT_SHIFT)

◆ ENET_RXFRAMECOUNT_GB_FRMCNT_MASK

#define ENET_RXFRAMECOUNT_GB_FRMCNT_MASK   (0xFFFFFFFFUL)

◆ ENET_RXFRAMECOUNT_GB_FRMCNT_SET

#define ENET_RXFRAMECOUNT_GB_FRMCNT_SET (   x)    (((uint32_t)(x) << ENET_RXFRAMECOUNT_GB_FRMCNT_SHIFT) & ENET_RXFRAMECOUNT_GB_FRMCNT_MASK)

◆ ENET_RXFRAMECOUNT_GB_FRMCNT_SHIFT

#define ENET_RXFRAMECOUNT_GB_FRMCNT_SHIFT   (0U)

◆ ENET_RXIPV4_GD_FMS_FRMCNT_GET

#define ENET_RXIPV4_GD_FMS_FRMCNT_GET (   x)    (((uint32_t)(x) & ENET_RXIPV4_GD_FMS_FRMCNT_MASK) >> ENET_RXIPV4_GD_FMS_FRMCNT_SHIFT)

◆ ENET_RXIPV4_GD_FMS_FRMCNT_MASK

#define ENET_RXIPV4_GD_FMS_FRMCNT_MASK   (0xFFFFFFFFUL)

◆ ENET_RXIPV4_GD_FMS_FRMCNT_SET

#define ENET_RXIPV4_GD_FMS_FRMCNT_SET (   x)    (((uint32_t)(x) << ENET_RXIPV4_GD_FMS_FRMCNT_SHIFT) & ENET_RXIPV4_GD_FMS_FRMCNT_MASK)

◆ ENET_RXIPV4_GD_FMS_FRMCNT_SHIFT

#define ENET_RXIPV4_GD_FMS_FRMCNT_SHIFT   (0U)

◆ ENET_SUB_SEC_INCR_SSINC_GET

#define ENET_SUB_SEC_INCR_SSINC_GET (   x)    (((uint32_t)(x) & ENET_SUB_SEC_INCR_SSINC_MASK) >> ENET_SUB_SEC_INCR_SSINC_SHIFT)

◆ ENET_SUB_SEC_INCR_SSINC_MASK

#define ENET_SUB_SEC_INCR_SSINC_MASK   (0xFFU)

◆ ENET_SUB_SEC_INCR_SSINC_SET

#define ENET_SUB_SEC_INCR_SSINC_SET (   x)    (((uint32_t)(x) << ENET_SUB_SEC_INCR_SSINC_SHIFT) & ENET_SUB_SEC_INCR_SSINC_MASK)

◆ ENET_SUB_SEC_INCR_SSINC_SHIFT

#define ENET_SUB_SEC_INCR_SSINC_SHIFT   (0U)

◆ ENET_SYST_NSEC_TSSS_GET

#define ENET_SYST_NSEC_TSSS_GET (   x)    (((uint32_t)(x) & ENET_SYST_NSEC_TSSS_MASK) >> ENET_SYST_NSEC_TSSS_SHIFT)

◆ ENET_SYST_NSEC_TSSS_MASK

#define ENET_SYST_NSEC_TSSS_MASK   (0x7FFFFFFFUL)

◆ ENET_SYST_NSEC_TSSS_SHIFT

#define ENET_SYST_NSEC_TSSS_SHIFT   (0U)

◆ ENET_SYST_NSEC_UPD_ADDSUB_GET

#define ENET_SYST_NSEC_UPD_ADDSUB_GET (   x)    (((uint32_t)(x) & ENET_SYST_NSEC_UPD_ADDSUB_MASK) >> ENET_SYST_NSEC_UPD_ADDSUB_SHIFT)

◆ ENET_SYST_NSEC_UPD_ADDSUB_MASK

#define ENET_SYST_NSEC_UPD_ADDSUB_MASK   (0x80000000UL)

◆ ENET_SYST_NSEC_UPD_ADDSUB_SET

#define ENET_SYST_NSEC_UPD_ADDSUB_SET (   x)    (((uint32_t)(x) << ENET_SYST_NSEC_UPD_ADDSUB_SHIFT) & ENET_SYST_NSEC_UPD_ADDSUB_MASK)

◆ ENET_SYST_NSEC_UPD_ADDSUB_SHIFT

#define ENET_SYST_NSEC_UPD_ADDSUB_SHIFT   (31U)

◆ ENET_SYST_NSEC_UPD_TSSS_GET

#define ENET_SYST_NSEC_UPD_TSSS_GET (   x)    (((uint32_t)(x) & ENET_SYST_NSEC_UPD_TSSS_MASK) >> ENET_SYST_NSEC_UPD_TSSS_SHIFT)

◆ ENET_SYST_NSEC_UPD_TSSS_MASK

#define ENET_SYST_NSEC_UPD_TSSS_MASK   (0x7FFFFFFFUL)

◆ ENET_SYST_NSEC_UPD_TSSS_SET

#define ENET_SYST_NSEC_UPD_TSSS_SET (   x)    (((uint32_t)(x) << ENET_SYST_NSEC_UPD_TSSS_SHIFT) & ENET_SYST_NSEC_UPD_TSSS_MASK)

◆ ENET_SYST_NSEC_UPD_TSSS_SHIFT

#define ENET_SYST_NSEC_UPD_TSSS_SHIFT   (0U)

◆ ENET_SYST_SEC_TSS_GET

#define ENET_SYST_SEC_TSS_GET (   x)    (((uint32_t)(x) & ENET_SYST_SEC_TSS_MASK) >> ENET_SYST_SEC_TSS_SHIFT)

◆ ENET_SYST_SEC_TSS_MASK

#define ENET_SYST_SEC_TSS_MASK   (0xFFFFFFFFUL)

◆ ENET_SYST_SEC_TSS_SHIFT

#define ENET_SYST_SEC_TSS_SHIFT   (0U)

◆ ENET_SYST_SEC_UPD_TSS_GET

#define ENET_SYST_SEC_UPD_TSS_GET (   x)    (((uint32_t)(x) & ENET_SYST_SEC_UPD_TSS_MASK) >> ENET_SYST_SEC_UPD_TSS_SHIFT)

◆ ENET_SYST_SEC_UPD_TSS_MASK

#define ENET_SYST_SEC_UPD_TSS_MASK   (0xFFFFFFFFUL)

◆ ENET_SYST_SEC_UPD_TSS_SET

#define ENET_SYST_SEC_UPD_TSS_SET (   x)    (((uint32_t)(x) << ENET_SYST_SEC_UPD_TSS_SHIFT) & ENET_SYST_SEC_UPD_TSS_MASK)

◆ ENET_SYST_SEC_UPD_TSS_SHIFT

#define ENET_SYST_SEC_UPD_TSS_SHIFT   (0U)

◆ ENET_SYSTM_H_SEC_TSHWR_GET

#define ENET_SYSTM_H_SEC_TSHWR_GET (   x)    (((uint32_t)(x) & ENET_SYSTM_H_SEC_TSHWR_MASK) >> ENET_SYSTM_H_SEC_TSHWR_SHIFT)

◆ ENET_SYSTM_H_SEC_TSHWR_MASK

#define ENET_SYSTM_H_SEC_TSHWR_MASK   (0xFFFFU)

◆ ENET_SYSTM_H_SEC_TSHWR_SET

#define ENET_SYSTM_H_SEC_TSHWR_SET (   x)    (((uint32_t)(x) << ENET_SYSTM_H_SEC_TSHWR_SHIFT) & ENET_SYSTM_H_SEC_TSHWR_MASK)

◆ ENET_SYSTM_H_SEC_TSHWR_SHIFT

#define ENET_SYSTM_H_SEC_TSHWR_SHIFT   (0U)

◆ ENET_TGTTM_NSEC_TRGTBUSY_GET

#define ENET_TGTTM_NSEC_TRGTBUSY_GET (   x)    (((uint32_t)(x) & ENET_TGTTM_NSEC_TRGTBUSY_MASK) >> ENET_TGTTM_NSEC_TRGTBUSY_SHIFT)

◆ ENET_TGTTM_NSEC_TRGTBUSY_MASK

#define ENET_TGTTM_NSEC_TRGTBUSY_MASK   (0x80000000UL)

◆ ENET_TGTTM_NSEC_TRGTBUSY_SET

#define ENET_TGTTM_NSEC_TRGTBUSY_SET (   x)    (((uint32_t)(x) << ENET_TGTTM_NSEC_TRGTBUSY_SHIFT) & ENET_TGTTM_NSEC_TRGTBUSY_MASK)

◆ ENET_TGTTM_NSEC_TRGTBUSY_SHIFT

#define ENET_TGTTM_NSEC_TRGTBUSY_SHIFT   (31U)

◆ ENET_TGTTM_NSEC_TTSLO_GET

#define ENET_TGTTM_NSEC_TTSLO_GET (   x)    (((uint32_t)(x) & ENET_TGTTM_NSEC_TTSLO_MASK) >> ENET_TGTTM_NSEC_TTSLO_SHIFT)

◆ ENET_TGTTM_NSEC_TTSLO_MASK

#define ENET_TGTTM_NSEC_TTSLO_MASK   (0x7FFFFFFFUL)

◆ ENET_TGTTM_NSEC_TTSLO_SET

#define ENET_TGTTM_NSEC_TTSLO_SET (   x)    (((uint32_t)(x) << ENET_TGTTM_NSEC_TTSLO_SHIFT) & ENET_TGTTM_NSEC_TTSLO_MASK)

◆ ENET_TGTTM_NSEC_TTSLO_SHIFT

#define ENET_TGTTM_NSEC_TTSLO_SHIFT   (0U)

◆ ENET_TGTTM_SEC_TSTR_GET

#define ENET_TGTTM_SEC_TSTR_GET (   x)    (((uint32_t)(x) & ENET_TGTTM_SEC_TSTR_MASK) >> ENET_TGTTM_SEC_TSTR_SHIFT)

◆ ENET_TGTTM_SEC_TSTR_MASK

#define ENET_TGTTM_SEC_TSTR_MASK   (0xFFFFFFFFUL)

◆ ENET_TGTTM_SEC_TSTR_SET

#define ENET_TGTTM_SEC_TSTR_SET (   x)    (((uint32_t)(x) << ENET_TGTTM_SEC_TSTR_SHIFT) & ENET_TGTTM_SEC_TSTR_MASK)

◆ ENET_TGTTM_SEC_TSTR_SHIFT

#define ENET_TGTTM_SEC_TSTR_SHIFT   (0U)

◆ ENET_TS_ADDEND_TSAR_GET

#define ENET_TS_ADDEND_TSAR_GET (   x)    (((uint32_t)(x) & ENET_TS_ADDEND_TSAR_MASK) >> ENET_TS_ADDEND_TSAR_SHIFT)

◆ ENET_TS_ADDEND_TSAR_MASK

#define ENET_TS_ADDEND_TSAR_MASK   (0xFFFFFFFFUL)

◆ ENET_TS_ADDEND_TSAR_SET

#define ENET_TS_ADDEND_TSAR_SET (   x)    (((uint32_t)(x) << ENET_TS_ADDEND_TSAR_SHIFT) & ENET_TS_ADDEND_TSAR_MASK)

◆ ENET_TS_ADDEND_TSAR_SHIFT

#define ENET_TS_ADDEND_TSAR_SHIFT   (0U)

◆ ENET_TS_CTRL_ATSEN0_GET

#define ENET_TS_CTRL_ATSEN0_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_ATSEN0_MASK) >> ENET_TS_CTRL_ATSEN0_SHIFT)

◆ ENET_TS_CTRL_ATSEN0_MASK

#define ENET_TS_CTRL_ATSEN0_MASK   (0x2000000UL)

◆ ENET_TS_CTRL_ATSEN0_SET

#define ENET_TS_CTRL_ATSEN0_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_ATSEN0_SHIFT) & ENET_TS_CTRL_ATSEN0_MASK)

◆ ENET_TS_CTRL_ATSEN0_SHIFT

#define ENET_TS_CTRL_ATSEN0_SHIFT   (25U)

◆ ENET_TS_CTRL_ATSEN1_GET

#define ENET_TS_CTRL_ATSEN1_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_ATSEN1_MASK) >> ENET_TS_CTRL_ATSEN1_SHIFT)

◆ ENET_TS_CTRL_ATSEN1_MASK

#define ENET_TS_CTRL_ATSEN1_MASK   (0x4000000UL)

◆ ENET_TS_CTRL_ATSEN1_SET

#define ENET_TS_CTRL_ATSEN1_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_ATSEN1_SHIFT) & ENET_TS_CTRL_ATSEN1_MASK)

◆ ENET_TS_CTRL_ATSEN1_SHIFT

#define ENET_TS_CTRL_ATSEN1_SHIFT   (26U)

◆ ENET_TS_CTRL_ATSEN2_GET

#define ENET_TS_CTRL_ATSEN2_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_ATSEN2_MASK) >> ENET_TS_CTRL_ATSEN2_SHIFT)

◆ ENET_TS_CTRL_ATSEN2_MASK

#define ENET_TS_CTRL_ATSEN2_MASK   (0x8000000UL)

◆ ENET_TS_CTRL_ATSEN2_SET

#define ENET_TS_CTRL_ATSEN2_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_ATSEN2_SHIFT) & ENET_TS_CTRL_ATSEN2_MASK)

◆ ENET_TS_CTRL_ATSEN2_SHIFT

#define ENET_TS_CTRL_ATSEN2_SHIFT   (27U)

◆ ENET_TS_CTRL_ATSEN3_GET

#define ENET_TS_CTRL_ATSEN3_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_ATSEN3_MASK) >> ENET_TS_CTRL_ATSEN3_SHIFT)

◆ ENET_TS_CTRL_ATSEN3_MASK

#define ENET_TS_CTRL_ATSEN3_MASK   (0x10000000UL)

◆ ENET_TS_CTRL_ATSEN3_SET

#define ENET_TS_CTRL_ATSEN3_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_ATSEN3_SHIFT) & ENET_TS_CTRL_ATSEN3_MASK)

◆ ENET_TS_CTRL_ATSEN3_SHIFT

#define ENET_TS_CTRL_ATSEN3_SHIFT   (28U)

◆ ENET_TS_CTRL_ATSFC_GET

#define ENET_TS_CTRL_ATSFC_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_ATSFC_MASK) >> ENET_TS_CTRL_ATSFC_SHIFT)

◆ ENET_TS_CTRL_ATSFC_MASK

#define ENET_TS_CTRL_ATSFC_MASK   (0x1000000UL)

◆ ENET_TS_CTRL_ATSFC_SET

#define ENET_TS_CTRL_ATSFC_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_ATSFC_SHIFT) & ENET_TS_CTRL_ATSFC_MASK)

◆ ENET_TS_CTRL_ATSFC_SHIFT

#define ENET_TS_CTRL_ATSFC_SHIFT   (24U)

◆ ENET_TS_CTRL_SNAPTYPSEL_GET

#define ENET_TS_CTRL_SNAPTYPSEL_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_SNAPTYPSEL_MASK) >> ENET_TS_CTRL_SNAPTYPSEL_SHIFT)

◆ ENET_TS_CTRL_SNAPTYPSEL_MASK

#define ENET_TS_CTRL_SNAPTYPSEL_MASK   (0x30000UL)

◆ ENET_TS_CTRL_SNAPTYPSEL_SET

#define ENET_TS_CTRL_SNAPTYPSEL_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_SNAPTYPSEL_SHIFT) & ENET_TS_CTRL_SNAPTYPSEL_MASK)

◆ ENET_TS_CTRL_SNAPTYPSEL_SHIFT

#define ENET_TS_CTRL_SNAPTYPSEL_SHIFT   (16U)

◆ ENET_TS_CTRL_TSADDREG_GET

#define ENET_TS_CTRL_TSADDREG_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSADDREG_MASK) >> ENET_TS_CTRL_TSADDREG_SHIFT)

◆ ENET_TS_CTRL_TSADDREG_MASK

#define ENET_TS_CTRL_TSADDREG_MASK   (0x20U)

◆ ENET_TS_CTRL_TSADDREG_SET

#define ENET_TS_CTRL_TSADDREG_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSADDREG_SHIFT) & ENET_TS_CTRL_TSADDREG_MASK)

◆ ENET_TS_CTRL_TSADDREG_SHIFT

#define ENET_TS_CTRL_TSADDREG_SHIFT   (5U)

◆ ENET_TS_CTRL_TSCFUPDT_GET

#define ENET_TS_CTRL_TSCFUPDT_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSCFUPDT_MASK) >> ENET_TS_CTRL_TSCFUPDT_SHIFT)

◆ ENET_TS_CTRL_TSCFUPDT_MASK

#define ENET_TS_CTRL_TSCFUPDT_MASK   (0x2U)

◆ ENET_TS_CTRL_TSCFUPDT_SET

#define ENET_TS_CTRL_TSCFUPDT_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSCFUPDT_SHIFT) & ENET_TS_CTRL_TSCFUPDT_MASK)

◆ ENET_TS_CTRL_TSCFUPDT_SHIFT

#define ENET_TS_CTRL_TSCFUPDT_SHIFT   (1U)

◆ ENET_TS_CTRL_TSCTRLSSR_GET

#define ENET_TS_CTRL_TSCTRLSSR_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSCTRLSSR_MASK) >> ENET_TS_CTRL_TSCTRLSSR_SHIFT)

◆ ENET_TS_CTRL_TSCTRLSSR_MASK

#define ENET_TS_CTRL_TSCTRLSSR_MASK   (0x200U)

◆ ENET_TS_CTRL_TSCTRLSSR_SET

#define ENET_TS_CTRL_TSCTRLSSR_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSCTRLSSR_SHIFT) & ENET_TS_CTRL_TSCTRLSSR_MASK)

◆ ENET_TS_CTRL_TSCTRLSSR_SHIFT

#define ENET_TS_CTRL_TSCTRLSSR_SHIFT   (9U)

◆ ENET_TS_CTRL_TSENA_GET

#define ENET_TS_CTRL_TSENA_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSENA_MASK) >> ENET_TS_CTRL_TSENA_SHIFT)

◆ ENET_TS_CTRL_TSENA_MASK

#define ENET_TS_CTRL_TSENA_MASK   (0x1U)

◆ ENET_TS_CTRL_TSENA_SET

#define ENET_TS_CTRL_TSENA_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSENA_SHIFT) & ENET_TS_CTRL_TSENA_MASK)

◆ ENET_TS_CTRL_TSENA_SHIFT

#define ENET_TS_CTRL_TSENA_SHIFT   (0U)

◆ ENET_TS_CTRL_TSENALL_GET

#define ENET_TS_CTRL_TSENALL_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSENALL_MASK) >> ENET_TS_CTRL_TSENALL_SHIFT)

◆ ENET_TS_CTRL_TSENALL_MASK

#define ENET_TS_CTRL_TSENALL_MASK   (0x100U)

◆ ENET_TS_CTRL_TSENALL_SET

#define ENET_TS_CTRL_TSENALL_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSENALL_SHIFT) & ENET_TS_CTRL_TSENALL_MASK)

◆ ENET_TS_CTRL_TSENALL_SHIFT

#define ENET_TS_CTRL_TSENALL_SHIFT   (8U)

◆ ENET_TS_CTRL_TSENMACADDR_GET

#define ENET_TS_CTRL_TSENMACADDR_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSENMACADDR_MASK) >> ENET_TS_CTRL_TSENMACADDR_SHIFT)

◆ ENET_TS_CTRL_TSENMACADDR_MASK

#define ENET_TS_CTRL_TSENMACADDR_MASK   (0x40000UL)

◆ ENET_TS_CTRL_TSENMACADDR_SET

#define ENET_TS_CTRL_TSENMACADDR_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSENMACADDR_SHIFT) & ENET_TS_CTRL_TSENMACADDR_MASK)

◆ ENET_TS_CTRL_TSENMACADDR_SHIFT

#define ENET_TS_CTRL_TSENMACADDR_SHIFT   (18U)

◆ ENET_TS_CTRL_TSEVNTENA_GET

#define ENET_TS_CTRL_TSEVNTENA_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSEVNTENA_MASK) >> ENET_TS_CTRL_TSEVNTENA_SHIFT)

◆ ENET_TS_CTRL_TSEVNTENA_MASK

#define ENET_TS_CTRL_TSEVNTENA_MASK   (0x4000U)

◆ ENET_TS_CTRL_TSEVNTENA_SET

#define ENET_TS_CTRL_TSEVNTENA_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSEVNTENA_SHIFT) & ENET_TS_CTRL_TSEVNTENA_MASK)

◆ ENET_TS_CTRL_TSEVNTENA_SHIFT

#define ENET_TS_CTRL_TSEVNTENA_SHIFT   (14U)

◆ ENET_TS_CTRL_TSINIT_GET

#define ENET_TS_CTRL_TSINIT_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSINIT_MASK) >> ENET_TS_CTRL_TSINIT_SHIFT)

◆ ENET_TS_CTRL_TSINIT_MASK

#define ENET_TS_CTRL_TSINIT_MASK   (0x4U)

◆ ENET_TS_CTRL_TSINIT_SET

#define ENET_TS_CTRL_TSINIT_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSINIT_SHIFT) & ENET_TS_CTRL_TSINIT_MASK)

◆ ENET_TS_CTRL_TSINIT_SHIFT

#define ENET_TS_CTRL_TSINIT_SHIFT   (2U)

◆ ENET_TS_CTRL_TSIPENA_GET

#define ENET_TS_CTRL_TSIPENA_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSIPENA_MASK) >> ENET_TS_CTRL_TSIPENA_SHIFT)

◆ ENET_TS_CTRL_TSIPENA_MASK

#define ENET_TS_CTRL_TSIPENA_MASK   (0x800U)

◆ ENET_TS_CTRL_TSIPENA_SET

#define ENET_TS_CTRL_TSIPENA_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSIPENA_SHIFT) & ENET_TS_CTRL_TSIPENA_MASK)

◆ ENET_TS_CTRL_TSIPENA_SHIFT

#define ENET_TS_CTRL_TSIPENA_SHIFT   (11U)

◆ ENET_TS_CTRL_TSIPV4ENA_GET

#define ENET_TS_CTRL_TSIPV4ENA_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSIPV4ENA_MASK) >> ENET_TS_CTRL_TSIPV4ENA_SHIFT)

◆ ENET_TS_CTRL_TSIPV4ENA_MASK

#define ENET_TS_CTRL_TSIPV4ENA_MASK   (0x2000U)

◆ ENET_TS_CTRL_TSIPV4ENA_SET

#define ENET_TS_CTRL_TSIPV4ENA_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSIPV4ENA_SHIFT) & ENET_TS_CTRL_TSIPV4ENA_MASK)

◆ ENET_TS_CTRL_TSIPV4ENA_SHIFT

#define ENET_TS_CTRL_TSIPV4ENA_SHIFT   (13U)

◆ ENET_TS_CTRL_TSIPV6ENA_GET

#define ENET_TS_CTRL_TSIPV6ENA_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSIPV6ENA_MASK) >> ENET_TS_CTRL_TSIPV6ENA_SHIFT)

◆ ENET_TS_CTRL_TSIPV6ENA_MASK

#define ENET_TS_CTRL_TSIPV6ENA_MASK   (0x1000U)

◆ ENET_TS_CTRL_TSIPV6ENA_SET

#define ENET_TS_CTRL_TSIPV6ENA_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSIPV6ENA_SHIFT) & ENET_TS_CTRL_TSIPV6ENA_MASK)

◆ ENET_TS_CTRL_TSIPV6ENA_SHIFT

#define ENET_TS_CTRL_TSIPV6ENA_SHIFT   (12U)

◆ ENET_TS_CTRL_TSMSTRENA_GET

#define ENET_TS_CTRL_TSMSTRENA_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSMSTRENA_MASK) >> ENET_TS_CTRL_TSMSTRENA_SHIFT)

◆ ENET_TS_CTRL_TSMSTRENA_MASK

#define ENET_TS_CTRL_TSMSTRENA_MASK   (0x8000U)

◆ ENET_TS_CTRL_TSMSTRENA_SET

#define ENET_TS_CTRL_TSMSTRENA_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSMSTRENA_SHIFT) & ENET_TS_CTRL_TSMSTRENA_MASK)

◆ ENET_TS_CTRL_TSMSTRENA_SHIFT

#define ENET_TS_CTRL_TSMSTRENA_SHIFT   (15U)

◆ ENET_TS_CTRL_TSTRIG_GET

#define ENET_TS_CTRL_TSTRIG_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSTRIG_MASK) >> ENET_TS_CTRL_TSTRIG_SHIFT)

◆ ENET_TS_CTRL_TSTRIG_MASK

#define ENET_TS_CTRL_TSTRIG_MASK   (0x10U)

◆ ENET_TS_CTRL_TSTRIG_SET

#define ENET_TS_CTRL_TSTRIG_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSTRIG_SHIFT) & ENET_TS_CTRL_TSTRIG_MASK)

◆ ENET_TS_CTRL_TSTRIG_SHIFT

#define ENET_TS_CTRL_TSTRIG_SHIFT   (4U)

◆ ENET_TS_CTRL_TSUPDT_GET

#define ENET_TS_CTRL_TSUPDT_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSUPDT_MASK) >> ENET_TS_CTRL_TSUPDT_SHIFT)

◆ ENET_TS_CTRL_TSUPDT_MASK

#define ENET_TS_CTRL_TSUPDT_MASK   (0x8U)

◆ ENET_TS_CTRL_TSUPDT_SET

#define ENET_TS_CTRL_TSUPDT_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSUPDT_SHIFT) & ENET_TS_CTRL_TSUPDT_MASK)

◆ ENET_TS_CTRL_TSUPDT_SHIFT

#define ENET_TS_CTRL_TSUPDT_SHIFT   (3U)

◆ ENET_TS_CTRL_TSVER2ENA_GET

#define ENET_TS_CTRL_TSVER2ENA_GET (   x)    (((uint32_t)(x) & ENET_TS_CTRL_TSVER2ENA_MASK) >> ENET_TS_CTRL_TSVER2ENA_SHIFT)

◆ ENET_TS_CTRL_TSVER2ENA_MASK

#define ENET_TS_CTRL_TSVER2ENA_MASK   (0x400U)

◆ ENET_TS_CTRL_TSVER2ENA_SET

#define ENET_TS_CTRL_TSVER2ENA_SET (   x)    (((uint32_t)(x) << ENET_TS_CTRL_TSVER2ENA_SHIFT) & ENET_TS_CTRL_TSVER2ENA_MASK)

◆ ENET_TS_CTRL_TSVER2ENA_SHIFT

#define ENET_TS_CTRL_TSVER2ENA_SHIFT   (10U)

◆ ENET_TS_STATUS_ATSNS_GET

#define ENET_TS_STATUS_ATSNS_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_ATSNS_MASK) >> ENET_TS_STATUS_ATSNS_SHIFT)

◆ ENET_TS_STATUS_ATSNS_MASK

#define ENET_TS_STATUS_ATSNS_MASK   (0x3E000000UL)

◆ ENET_TS_STATUS_ATSNS_SHIFT

#define ENET_TS_STATUS_ATSNS_SHIFT   (25U)

◆ ENET_TS_STATUS_ATSSTM_GET

#define ENET_TS_STATUS_ATSSTM_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_ATSSTM_MASK) >> ENET_TS_STATUS_ATSSTM_SHIFT)

◆ ENET_TS_STATUS_ATSSTM_MASK

#define ENET_TS_STATUS_ATSSTM_MASK   (0x1000000UL)

◆ ENET_TS_STATUS_ATSSTM_SHIFT

#define ENET_TS_STATUS_ATSSTM_SHIFT   (24U)

◆ ENET_TS_STATUS_ATSSTN_GET

#define ENET_TS_STATUS_ATSSTN_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_ATSSTN_MASK) >> ENET_TS_STATUS_ATSSTN_SHIFT)

◆ ENET_TS_STATUS_ATSSTN_MASK

#define ENET_TS_STATUS_ATSSTN_MASK   (0xF0000UL)

◆ ENET_TS_STATUS_ATSSTN_SHIFT

#define ENET_TS_STATUS_ATSSTN_SHIFT   (16U)

◆ ENET_TS_STATUS_AUXTSTRIG_GET

#define ENET_TS_STATUS_AUXTSTRIG_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_AUXTSTRIG_MASK) >> ENET_TS_STATUS_AUXTSTRIG_SHIFT)

◆ ENET_TS_STATUS_AUXTSTRIG_MASK

#define ENET_TS_STATUS_AUXTSTRIG_MASK   (0x4U)

◆ ENET_TS_STATUS_AUXTSTRIG_SHIFT

#define ENET_TS_STATUS_AUXTSTRIG_SHIFT   (2U)

◆ ENET_TS_STATUS_TSSOVF_GET

#define ENET_TS_STATUS_TSSOVF_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSSOVF_MASK) >> ENET_TS_STATUS_TSSOVF_SHIFT)

◆ ENET_TS_STATUS_TSSOVF_MASK

#define ENET_TS_STATUS_TSSOVF_MASK   (0x1U)

◆ ENET_TS_STATUS_TSSOVF_SHIFT

#define ENET_TS_STATUS_TSSOVF_SHIFT   (0U)

◆ ENET_TS_STATUS_TSTARGT1_GET

#define ENET_TS_STATUS_TSTARGT1_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSTARGT1_MASK) >> ENET_TS_STATUS_TSTARGT1_SHIFT)

◆ ENET_TS_STATUS_TSTARGT1_MASK

#define ENET_TS_STATUS_TSTARGT1_MASK   (0x10U)

◆ ENET_TS_STATUS_TSTARGT1_SHIFT

#define ENET_TS_STATUS_TSTARGT1_SHIFT   (4U)

◆ ENET_TS_STATUS_TSTARGT2_GET

#define ENET_TS_STATUS_TSTARGT2_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSTARGT2_MASK) >> ENET_TS_STATUS_TSTARGT2_SHIFT)

◆ ENET_TS_STATUS_TSTARGT2_MASK

#define ENET_TS_STATUS_TSTARGT2_MASK   (0x40U)

◆ ENET_TS_STATUS_TSTARGT2_SHIFT

#define ENET_TS_STATUS_TSTARGT2_SHIFT   (6U)

◆ ENET_TS_STATUS_TSTARGT3_GET

#define ENET_TS_STATUS_TSTARGT3_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSTARGT3_MASK) >> ENET_TS_STATUS_TSTARGT3_SHIFT)

◆ ENET_TS_STATUS_TSTARGT3_MASK

#define ENET_TS_STATUS_TSTARGT3_MASK   (0x100U)

◆ ENET_TS_STATUS_TSTARGT3_SHIFT

#define ENET_TS_STATUS_TSTARGT3_SHIFT   (8U)

◆ ENET_TS_STATUS_TSTARGT_GET

#define ENET_TS_STATUS_TSTARGT_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSTARGT_MASK) >> ENET_TS_STATUS_TSTARGT_SHIFT)

◆ ENET_TS_STATUS_TSTARGT_MASK

#define ENET_TS_STATUS_TSTARGT_MASK   (0x2U)

◆ ENET_TS_STATUS_TSTARGT_SHIFT

#define ENET_TS_STATUS_TSTARGT_SHIFT   (1U)

◆ ENET_TS_STATUS_TSTRGTERR1_GET

#define ENET_TS_STATUS_TSTRGTERR1_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSTRGTERR1_MASK) >> ENET_TS_STATUS_TSTRGTERR1_SHIFT)

◆ ENET_TS_STATUS_TSTRGTERR1_MASK

#define ENET_TS_STATUS_TSTRGTERR1_MASK   (0x20U)

◆ ENET_TS_STATUS_TSTRGTERR1_SHIFT

#define ENET_TS_STATUS_TSTRGTERR1_SHIFT   (5U)

◆ ENET_TS_STATUS_TSTRGTERR2_GET

#define ENET_TS_STATUS_TSTRGTERR2_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSTRGTERR2_MASK) >> ENET_TS_STATUS_TSTRGTERR2_SHIFT)

◆ ENET_TS_STATUS_TSTRGTERR2_MASK

#define ENET_TS_STATUS_TSTRGTERR2_MASK   (0x80U)

◆ ENET_TS_STATUS_TSTRGTERR2_SHIFT

#define ENET_TS_STATUS_TSTRGTERR2_SHIFT   (7U)

◆ ENET_TS_STATUS_TSTRGTERR3_GET

#define ENET_TS_STATUS_TSTRGTERR3_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSTRGTERR3_MASK) >> ENET_TS_STATUS_TSTRGTERR3_SHIFT)

◆ ENET_TS_STATUS_TSTRGTERR3_MASK

#define ENET_TS_STATUS_TSTRGTERR3_MASK   (0x200U)

◆ ENET_TS_STATUS_TSTRGTERR3_SHIFT

#define ENET_TS_STATUS_TSTRGTERR3_SHIFT   (9U)

◆ ENET_TS_STATUS_TSTRGTERR_GET

#define ENET_TS_STATUS_TSTRGTERR_GET (   x)    (((uint32_t)(x) & ENET_TS_STATUS_TSTRGTERR_MASK) >> ENET_TS_STATUS_TSTRGTERR_SHIFT)

◆ ENET_TS_STATUS_TSTRGTERR_MASK

#define ENET_TS_STATUS_TSTRGTERR_MASK   (0x8U)

◆ ENET_TS_STATUS_TSTRGTERR_SHIFT

#define ENET_TS_STATUS_TSTRGTERR_SHIFT   (3U)

◆ ENET_TX1024TOMAXOCTETS_GB_FRMCNT_GET

#define ENET_TX1024TOMAXOCTETS_GB_FRMCNT_GET (   x)    (((uint32_t)(x) & ENET_TX1024TOMAXOCTETS_GB_FRMCNT_MASK) >> ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SHIFT)

◆ ENET_TX1024TOMAXOCTETS_GB_FRMCNT_MASK

#define ENET_TX1024TOMAXOCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)

◆ ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SET

#define ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SET (   x)    (((uint32_t)(x) << ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SHIFT) & ENET_TX1024TOMAXOCTETS_GB_FRMCNT_MASK)

◆ ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SHIFT

#define ENET_TX1024TOMAXOCTETS_GB_FRMCNT_SHIFT   (0U)

◆ ENET_TX128TO255OCTETS_GB_FRMCNT_GET

#define ENET_TX128TO255OCTETS_GB_FRMCNT_GET (   x)    (((uint32_t)(x) & ENET_TX128TO255OCTETS_GB_FRMCNT_MASK) >> ENET_TX128TO255OCTETS_GB_FRMCNT_SHIFT)

◆ ENET_TX128TO255OCTETS_GB_FRMCNT_MASK

#define ENET_TX128TO255OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)

◆ ENET_TX128TO255OCTETS_GB_FRMCNT_SET

#define ENET_TX128TO255OCTETS_GB_FRMCNT_SET (   x)    (((uint32_t)(x) << ENET_TX128TO255OCTETS_GB_FRMCNT_SHIFT) & ENET_TX128TO255OCTETS_GB_FRMCNT_MASK)

◆ ENET_TX128TO255OCTETS_GB_FRMCNT_SHIFT

#define ENET_TX128TO255OCTETS_GB_FRMCNT_SHIFT   (0U)

◆ ENET_TX256TO511OCTETS_GB_FRMCNT_GET

#define ENET_TX256TO511OCTETS_GB_FRMCNT_GET (   x)    (((uint32_t)(x) & ENET_TX256TO511OCTETS_GB_FRMCNT_MASK) >> ENET_TX256TO511OCTETS_GB_FRMCNT_SHIFT)

◆ ENET_TX256TO511OCTETS_GB_FRMCNT_MASK

#define ENET_TX256TO511OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)

◆ ENET_TX256TO511OCTETS_GB_FRMCNT_SET

#define ENET_TX256TO511OCTETS_GB_FRMCNT_SET (   x)    (((uint32_t)(x) << ENET_TX256TO511OCTETS_GB_FRMCNT_SHIFT) & ENET_TX256TO511OCTETS_GB_FRMCNT_MASK)

◆ ENET_TX256TO511OCTETS_GB_FRMCNT_SHIFT

#define ENET_TX256TO511OCTETS_GB_FRMCNT_SHIFT   (0U)

◆ ENET_TX512TO1023OCTETS_GB_FRMCNT_GET

#define ENET_TX512TO1023OCTETS_GB_FRMCNT_GET (   x)    (((uint32_t)(x) & ENET_TX512TO1023OCTETS_GB_FRMCNT_MASK) >> ENET_TX512TO1023OCTETS_GB_FRMCNT_SHIFT)

◆ ENET_TX512TO1023OCTETS_GB_FRMCNT_MASK

#define ENET_TX512TO1023OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)

◆ ENET_TX512TO1023OCTETS_GB_FRMCNT_SET

#define ENET_TX512TO1023OCTETS_GB_FRMCNT_SET (   x)    (((uint32_t)(x) << ENET_TX512TO1023OCTETS_GB_FRMCNT_SHIFT) & ENET_TX512TO1023OCTETS_GB_FRMCNT_MASK)

◆ ENET_TX512TO1023OCTETS_GB_FRMCNT_SHIFT

#define ENET_TX512TO1023OCTETS_GB_FRMCNT_SHIFT   (0U)

◆ ENET_TX64OCTETS_GB_FRMCNT_GET

#define ENET_TX64OCTETS_GB_FRMCNT_GET (   x)    (((uint32_t)(x) & ENET_TX64OCTETS_GB_FRMCNT_MASK) >> ENET_TX64OCTETS_GB_FRMCNT_SHIFT)

◆ ENET_TX64OCTETS_GB_FRMCNT_MASK

#define ENET_TX64OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)

◆ ENET_TX64OCTETS_GB_FRMCNT_SET

#define ENET_TX64OCTETS_GB_FRMCNT_SET (   x)    (((uint32_t)(x) << ENET_TX64OCTETS_GB_FRMCNT_SHIFT) & ENET_TX64OCTETS_GB_FRMCNT_MASK)

◆ ENET_TX64OCTETS_GB_FRMCNT_SHIFT

#define ENET_TX64OCTETS_GB_FRMCNT_SHIFT   (0U)

◆ ENET_TX65TO127OCTETS_GB_FRMCNT_GET

#define ENET_TX65TO127OCTETS_GB_FRMCNT_GET (   x)    (((uint32_t)(x) & ENET_TX65TO127OCTETS_GB_FRMCNT_MASK) >> ENET_TX65TO127OCTETS_GB_FRMCNT_SHIFT)

◆ ENET_TX65TO127OCTETS_GB_FRMCNT_MASK

#define ENET_TX65TO127OCTETS_GB_FRMCNT_MASK   (0xFFFFFFFFUL)

◆ ENET_TX65TO127OCTETS_GB_FRMCNT_SET

#define ENET_TX65TO127OCTETS_GB_FRMCNT_SET (   x)    (((uint32_t)(x) << ENET_TX65TO127OCTETS_GB_FRMCNT_SHIFT) & ENET_TX65TO127OCTETS_GB_FRMCNT_MASK)

◆ ENET_TX65TO127OCTETS_GB_FRMCNT_SHIFT

#define ENET_TX65TO127OCTETS_GB_FRMCNT_SHIFT   (0U)

◆ ENET_VLAN_HASH_VLHT_GET

#define ENET_VLAN_HASH_VLHT_GET (   x)    (((uint32_t)(x) & ENET_VLAN_HASH_VLHT_MASK) >> ENET_VLAN_HASH_VLHT_SHIFT)

◆ ENET_VLAN_HASH_VLHT_MASK

#define ENET_VLAN_HASH_VLHT_MASK   (0xFFFFU)

◆ ENET_VLAN_HASH_VLHT_SET

#define ENET_VLAN_HASH_VLHT_SET (   x)    (((uint32_t)(x) << ENET_VLAN_HASH_VLHT_SHIFT) & ENET_VLAN_HASH_VLHT_MASK)

◆ ENET_VLAN_HASH_VLHT_SHIFT

#define ENET_VLAN_HASH_VLHT_SHIFT   (0U)

◆ ENET_VLAN_TAG_ESVL_GET

#define ENET_VLAN_TAG_ESVL_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_ESVL_MASK) >> ENET_VLAN_TAG_ESVL_SHIFT)

◆ ENET_VLAN_TAG_ESVL_MASK

#define ENET_VLAN_TAG_ESVL_MASK   (0x40000UL)

◆ ENET_VLAN_TAG_ESVL_SET

#define ENET_VLAN_TAG_ESVL_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_ESVL_SHIFT) & ENET_VLAN_TAG_ESVL_MASK)

◆ ENET_VLAN_TAG_ESVL_SHIFT

#define ENET_VLAN_TAG_ESVL_SHIFT   (18U)

◆ ENET_VLAN_TAG_ETV_GET

#define ENET_VLAN_TAG_ETV_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_ETV_MASK) >> ENET_VLAN_TAG_ETV_SHIFT)

◆ ENET_VLAN_TAG_ETV_MASK

#define ENET_VLAN_TAG_ETV_MASK   (0x10000UL)

◆ ENET_VLAN_TAG_ETV_SET

#define ENET_VLAN_TAG_ETV_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_ETV_SHIFT) & ENET_VLAN_TAG_ETV_MASK)

◆ ENET_VLAN_TAG_ETV_SHIFT

#define ENET_VLAN_TAG_ETV_SHIFT   (16U)

◆ ENET_VLAN_TAG_INC_RPL_CSVL_GET

#define ENET_VLAN_TAG_INC_RPL_CSVL_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_INC_RPL_CSVL_MASK) >> ENET_VLAN_TAG_INC_RPL_CSVL_SHIFT)

◆ ENET_VLAN_TAG_INC_RPL_CSVL_MASK

#define ENET_VLAN_TAG_INC_RPL_CSVL_MASK   (0x80000UL)

◆ ENET_VLAN_TAG_INC_RPL_CSVL_SET

#define ENET_VLAN_TAG_INC_RPL_CSVL_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_INC_RPL_CSVL_SHIFT) & ENET_VLAN_TAG_INC_RPL_CSVL_MASK)

◆ ENET_VLAN_TAG_INC_RPL_CSVL_SHIFT

#define ENET_VLAN_TAG_INC_RPL_CSVL_SHIFT   (19U)

◆ ENET_VLAN_TAG_INC_RPL_VLC_GET

#define ENET_VLAN_TAG_INC_RPL_VLC_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_INC_RPL_VLC_MASK) >> ENET_VLAN_TAG_INC_RPL_VLC_SHIFT)

◆ ENET_VLAN_TAG_INC_RPL_VLC_MASK

#define ENET_VLAN_TAG_INC_RPL_VLC_MASK   (0x30000UL)

◆ ENET_VLAN_TAG_INC_RPL_VLC_SET

#define ENET_VLAN_TAG_INC_RPL_VLC_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_INC_RPL_VLC_SHIFT) & ENET_VLAN_TAG_INC_RPL_VLC_MASK)

◆ ENET_VLAN_TAG_INC_RPL_VLC_SHIFT

#define ENET_VLAN_TAG_INC_RPL_VLC_SHIFT   (16U)

◆ ENET_VLAN_TAG_INC_RPL_VLP_GET

#define ENET_VLAN_TAG_INC_RPL_VLP_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_INC_RPL_VLP_MASK) >> ENET_VLAN_TAG_INC_RPL_VLP_SHIFT)

◆ ENET_VLAN_TAG_INC_RPL_VLP_MASK

#define ENET_VLAN_TAG_INC_RPL_VLP_MASK   (0x40000UL)

◆ ENET_VLAN_TAG_INC_RPL_VLP_SET

#define ENET_VLAN_TAG_INC_RPL_VLP_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_INC_RPL_VLP_SHIFT) & ENET_VLAN_TAG_INC_RPL_VLP_MASK)

◆ ENET_VLAN_TAG_INC_RPL_VLP_SHIFT

#define ENET_VLAN_TAG_INC_RPL_VLP_SHIFT   (18U)

◆ ENET_VLAN_TAG_INC_RPL_VLT_GET

#define ENET_VLAN_TAG_INC_RPL_VLT_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_INC_RPL_VLT_MASK) >> ENET_VLAN_TAG_INC_RPL_VLT_SHIFT)

◆ ENET_VLAN_TAG_INC_RPL_VLT_MASK

#define ENET_VLAN_TAG_INC_RPL_VLT_MASK   (0xFFFFU)

◆ ENET_VLAN_TAG_INC_RPL_VLT_SET

#define ENET_VLAN_TAG_INC_RPL_VLT_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_INC_RPL_VLT_SHIFT) & ENET_VLAN_TAG_INC_RPL_VLT_MASK)

◆ ENET_VLAN_TAG_INC_RPL_VLT_SHIFT

#define ENET_VLAN_TAG_INC_RPL_VLT_SHIFT   (0U)

◆ ENET_VLAN_TAG_VL_GET

#define ENET_VLAN_TAG_VL_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_VL_MASK) >> ENET_VLAN_TAG_VL_SHIFT)

◆ ENET_VLAN_TAG_VL_MASK

#define ENET_VLAN_TAG_VL_MASK   (0xFFFFU)

◆ ENET_VLAN_TAG_VL_SET

#define ENET_VLAN_TAG_VL_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_VL_SHIFT) & ENET_VLAN_TAG_VL_MASK)

◆ ENET_VLAN_TAG_VL_SHIFT

#define ENET_VLAN_TAG_VL_SHIFT   (0U)

◆ ENET_VLAN_TAG_VTHM_GET

#define ENET_VLAN_TAG_VTHM_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_VTHM_MASK) >> ENET_VLAN_TAG_VTHM_SHIFT)

◆ ENET_VLAN_TAG_VTHM_MASK

#define ENET_VLAN_TAG_VTHM_MASK   (0x80000UL)

◆ ENET_VLAN_TAG_VTHM_SET

#define ENET_VLAN_TAG_VTHM_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_VTHM_SHIFT) & ENET_VLAN_TAG_VTHM_MASK)

◆ ENET_VLAN_TAG_VTHM_SHIFT

#define ENET_VLAN_TAG_VTHM_SHIFT   (19U)

◆ ENET_VLAN_TAG_VTIM_GET

#define ENET_VLAN_TAG_VTIM_GET (   x)    (((uint32_t)(x) & ENET_VLAN_TAG_VTIM_MASK) >> ENET_VLAN_TAG_VTIM_SHIFT)

◆ ENET_VLAN_TAG_VTIM_MASK

#define ENET_VLAN_TAG_VTIM_MASK   (0x20000UL)

◆ ENET_VLAN_TAG_VTIM_SET

#define ENET_VLAN_TAG_VTIM_SET (   x)    (((uint32_t)(x) << ENET_VLAN_TAG_VTIM_SHIFT) & ENET_VLAN_TAG_VTIM_MASK)

◆ ENET_VLAN_TAG_VTIM_SHIFT

#define ENET_VLAN_TAG_VTIM_SHIFT   (17U)

◆ ENET_WDOG_WTO_PWE_GET

#define ENET_WDOG_WTO_PWE_GET (   x)    (((uint32_t)(x) & ENET_WDOG_WTO_PWE_MASK) >> ENET_WDOG_WTO_PWE_SHIFT)

◆ ENET_WDOG_WTO_PWE_MASK

#define ENET_WDOG_WTO_PWE_MASK   (0x10000UL)

◆ ENET_WDOG_WTO_PWE_SET

#define ENET_WDOG_WTO_PWE_SET (   x)    (((uint32_t)(x) << ENET_WDOG_WTO_PWE_SHIFT) & ENET_WDOG_WTO_PWE_MASK)

◆ ENET_WDOG_WTO_PWE_SHIFT

#define ENET_WDOG_WTO_PWE_SHIFT   (16U)

◆ ENET_WDOG_WTO_WTO_GET

#define ENET_WDOG_WTO_WTO_GET (   x)    (((uint32_t)(x) & ENET_WDOG_WTO_WTO_MASK) >> ENET_WDOG_WTO_WTO_SHIFT)

◆ ENET_WDOG_WTO_WTO_MASK

#define ENET_WDOG_WTO_WTO_MASK   (0x3FFFU)

◆ ENET_WDOG_WTO_WTO_SET

#define ENET_WDOG_WTO_WTO_SET (   x)    (((uint32_t)(x) << ENET_WDOG_WTO_WTO_SHIFT) & ENET_WDOG_WTO_WTO_MASK)

◆ ENET_WDOG_WTO_WTO_SHIFT

#define ENET_WDOG_WTO_WTO_SHIFT   (0U)

◆ ENET_XMII_CSR_FALSCARDET_GET

#define ENET_XMII_CSR_FALSCARDET_GET (   x)    (((uint32_t)(x) & ENET_XMII_CSR_FALSCARDET_MASK) >> ENET_XMII_CSR_FALSCARDET_SHIFT)

◆ ENET_XMII_CSR_FALSCARDET_MASK

#define ENET_XMII_CSR_FALSCARDET_MASK   (0x20U)

◆ ENET_XMII_CSR_FALSCARDET_SET

#define ENET_XMII_CSR_FALSCARDET_SET (   x)    (((uint32_t)(x) << ENET_XMII_CSR_FALSCARDET_SHIFT) & ENET_XMII_CSR_FALSCARDET_MASK)

◆ ENET_XMII_CSR_FALSCARDET_SHIFT

#define ENET_XMII_CSR_FALSCARDET_SHIFT   (5U)

◆ ENET_XMII_CSR_JABTO_GET

#define ENET_XMII_CSR_JABTO_GET (   x)    (((uint32_t)(x) & ENET_XMII_CSR_JABTO_MASK) >> ENET_XMII_CSR_JABTO_SHIFT)

◆ ENET_XMII_CSR_JABTO_MASK

#define ENET_XMII_CSR_JABTO_MASK   (0x10U)

◆ ENET_XMII_CSR_JABTO_SET

#define ENET_XMII_CSR_JABTO_SET (   x)    (((uint32_t)(x) << ENET_XMII_CSR_JABTO_SHIFT) & ENET_XMII_CSR_JABTO_MASK)

◆ ENET_XMII_CSR_JABTO_SHIFT

#define ENET_XMII_CSR_JABTO_SHIFT   (4U)

◆ ENET_XMII_CSR_LNKMOD_GET

#define ENET_XMII_CSR_LNKMOD_GET (   x)    (((uint32_t)(x) & ENET_XMII_CSR_LNKMOD_MASK) >> ENET_XMII_CSR_LNKMOD_SHIFT)

◆ ENET_XMII_CSR_LNKMOD_MASK

#define ENET_XMII_CSR_LNKMOD_MASK   (0x1U)

◆ ENET_XMII_CSR_LNKMOD_SET

#define ENET_XMII_CSR_LNKMOD_SET (   x)    (((uint32_t)(x) << ENET_XMII_CSR_LNKMOD_SHIFT) & ENET_XMII_CSR_LNKMOD_MASK)

◆ ENET_XMII_CSR_LNKMOD_SHIFT

#define ENET_XMII_CSR_LNKMOD_SHIFT   (0U)

◆ ENET_XMII_CSR_LNKSPEED_GET

#define ENET_XMII_CSR_LNKSPEED_GET (   x)    (((uint32_t)(x) & ENET_XMII_CSR_LNKSPEED_MASK) >> ENET_XMII_CSR_LNKSPEED_SHIFT)

◆ ENET_XMII_CSR_LNKSPEED_MASK

#define ENET_XMII_CSR_LNKSPEED_MASK   (0x6U)

◆ ENET_XMII_CSR_LNKSPEED_SET

#define ENET_XMII_CSR_LNKSPEED_SET (   x)    (((uint32_t)(x) << ENET_XMII_CSR_LNKSPEED_SHIFT) & ENET_XMII_CSR_LNKSPEED_MASK)

◆ ENET_XMII_CSR_LNKSPEED_SHIFT

#define ENET_XMII_CSR_LNKSPEED_SHIFT   (1U)

◆ ENET_XMII_CSR_LNKSTS_GET

#define ENET_XMII_CSR_LNKSTS_GET (   x)    (((uint32_t)(x) & ENET_XMII_CSR_LNKSTS_MASK) >> ENET_XMII_CSR_LNKSTS_SHIFT)

◆ ENET_XMII_CSR_LNKSTS_MASK

#define ENET_XMII_CSR_LNKSTS_MASK   (0x8U)

◆ ENET_XMII_CSR_LNKSTS_SET

#define ENET_XMII_CSR_LNKSTS_SET (   x)    (((uint32_t)(x) << ENET_XMII_CSR_LNKSTS_SHIFT) & ENET_XMII_CSR_LNKSTS_MASK)

◆ ENET_XMII_CSR_LNKSTS_SHIFT

#define ENET_XMII_CSR_LNKSTS_SHIFT   (3U)