HPM SDK
HPMicro Software Development Kit
Data Structures | Macros
hpm_adc16_regs.h File Reference

Go to the source code of this file.

Data Structures

struct  ADC16_Type
 

Macros

#define ADC16_CONFIG_TRIG_LEN_MASK   (0xC0000000UL)
 
#define ADC16_CONFIG_TRIG_LEN_SHIFT   (30U)
 
#define ADC16_CONFIG_TRIG_LEN_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_TRIG_LEN_SHIFT) & ADC16_CONFIG_TRIG_LEN_MASK)
 
#define ADC16_CONFIG_TRIG_LEN_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_TRIG_LEN_MASK) >> ADC16_CONFIG_TRIG_LEN_SHIFT)
 
#define ADC16_CONFIG_INTEN3_MASK   (0x20000000UL)
 
#define ADC16_CONFIG_INTEN3_SHIFT   (29U)
 
#define ADC16_CONFIG_INTEN3_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_INTEN3_SHIFT) & ADC16_CONFIG_INTEN3_MASK)
 
#define ADC16_CONFIG_INTEN3_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_INTEN3_MASK) >> ADC16_CONFIG_INTEN3_SHIFT)
 
#define ADC16_CONFIG_CHAN3_MASK   (0x1F000000UL)
 
#define ADC16_CONFIG_CHAN3_SHIFT   (24U)
 
#define ADC16_CONFIG_CHAN3_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_CHAN3_SHIFT) & ADC16_CONFIG_CHAN3_MASK)
 
#define ADC16_CONFIG_CHAN3_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_CHAN3_MASK) >> ADC16_CONFIG_CHAN3_SHIFT)
 
#define ADC16_CONFIG_INTEN2_MASK   (0x200000UL)
 
#define ADC16_CONFIG_INTEN2_SHIFT   (21U)
 
#define ADC16_CONFIG_INTEN2_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_INTEN2_SHIFT) & ADC16_CONFIG_INTEN2_MASK)
 
#define ADC16_CONFIG_INTEN2_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_INTEN2_MASK) >> ADC16_CONFIG_INTEN2_SHIFT)
 
#define ADC16_CONFIG_CHAN2_MASK   (0x1F0000UL)
 
#define ADC16_CONFIG_CHAN2_SHIFT   (16U)
 
#define ADC16_CONFIG_CHAN2_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_CHAN2_SHIFT) & ADC16_CONFIG_CHAN2_MASK)
 
#define ADC16_CONFIG_CHAN2_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_CHAN2_MASK) >> ADC16_CONFIG_CHAN2_SHIFT)
 
#define ADC16_CONFIG_INTEN1_MASK   (0x2000U)
 
#define ADC16_CONFIG_INTEN1_SHIFT   (13U)
 
#define ADC16_CONFIG_INTEN1_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_INTEN1_SHIFT) & ADC16_CONFIG_INTEN1_MASK)
 
#define ADC16_CONFIG_INTEN1_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_INTEN1_MASK) >> ADC16_CONFIG_INTEN1_SHIFT)
 
#define ADC16_CONFIG_CHAN1_MASK   (0x1F00U)
 
#define ADC16_CONFIG_CHAN1_SHIFT   (8U)
 
#define ADC16_CONFIG_CHAN1_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_CHAN1_SHIFT) & ADC16_CONFIG_CHAN1_MASK)
 
#define ADC16_CONFIG_CHAN1_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_CHAN1_MASK) >> ADC16_CONFIG_CHAN1_SHIFT)
 
#define ADC16_CONFIG_QUEUE_EN_MASK   (0x40U)
 
#define ADC16_CONFIG_QUEUE_EN_SHIFT   (6U)
 
#define ADC16_CONFIG_QUEUE_EN_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_QUEUE_EN_SHIFT) & ADC16_CONFIG_QUEUE_EN_MASK)
 
#define ADC16_CONFIG_QUEUE_EN_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_QUEUE_EN_MASK) >> ADC16_CONFIG_QUEUE_EN_SHIFT)
 
#define ADC16_CONFIG_INTEN0_MASK   (0x20U)
 
#define ADC16_CONFIG_INTEN0_SHIFT   (5U)
 
#define ADC16_CONFIG_INTEN0_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_INTEN0_SHIFT) & ADC16_CONFIG_INTEN0_MASK)
 
#define ADC16_CONFIG_INTEN0_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_INTEN0_MASK) >> ADC16_CONFIG_INTEN0_SHIFT)
 
#define ADC16_CONFIG_CHAN0_MASK   (0x1FU)
 
#define ADC16_CONFIG_CHAN0_SHIFT   (0U)
 
#define ADC16_CONFIG_CHAN0_SET(x)   (((uint32_t)(x) << ADC16_CONFIG_CHAN0_SHIFT) & ADC16_CONFIG_CHAN0_MASK)
 
#define ADC16_CONFIG_CHAN0_GET(x)   (((uint32_t)(x) & ADC16_CONFIG_CHAN0_MASK) >> ADC16_CONFIG_CHAN0_SHIFT)
 
#define ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK   (0xFFFFFFFCUL)
 
#define ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT   (2U)
 
#define ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SET(x)   (((uint32_t)(x) << ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT) & ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK)
 
#define ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_GET(x)   (((uint32_t)(x) & ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK) >> ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT)
 
#define ADC16_TRG_SW_STA_TRG_SW_STA_MASK   (0x10U)
 
#define ADC16_TRG_SW_STA_TRG_SW_STA_SHIFT   (4U)
 
#define ADC16_TRG_SW_STA_TRG_SW_STA_SET(x)   (((uint32_t)(x) << ADC16_TRG_SW_STA_TRG_SW_STA_SHIFT) & ADC16_TRG_SW_STA_TRG_SW_STA_MASK)
 
#define ADC16_TRG_SW_STA_TRG_SW_STA_GET(x)   (((uint32_t)(x) & ADC16_TRG_SW_STA_TRG_SW_STA_MASK) >> ADC16_TRG_SW_STA_TRG_SW_STA_SHIFT)
 
#define ADC16_TRG_SW_STA_TRIG_SW_INDEX_MASK   (0xFU)
 
#define ADC16_TRG_SW_STA_TRIG_SW_INDEX_SHIFT   (0U)
 
#define ADC16_TRG_SW_STA_TRIG_SW_INDEX_SET(x)   (((uint32_t)(x) << ADC16_TRG_SW_STA_TRIG_SW_INDEX_SHIFT) & ADC16_TRG_SW_STA_TRIG_SW_INDEX_MASK)
 
#define ADC16_TRG_SW_STA_TRIG_SW_INDEX_GET(x)   (((uint32_t)(x) & ADC16_TRG_SW_STA_TRIG_SW_INDEX_MASK) >> ADC16_TRG_SW_STA_TRIG_SW_INDEX_SHIFT)
 
#define ADC16_BUS_RESULT_VALID_MASK   (0x10000UL)
 
#define ADC16_BUS_RESULT_VALID_SHIFT   (16U)
 
#define ADC16_BUS_RESULT_VALID_GET(x)   (((uint32_t)(x) & ADC16_BUS_RESULT_VALID_MASK) >> ADC16_BUS_RESULT_VALID_SHIFT)
 
#define ADC16_BUS_RESULT_CHAN_RESULT_MASK   (0xFFFFU)
 
#define ADC16_BUS_RESULT_CHAN_RESULT_SHIFT   (0U)
 
#define ADC16_BUS_RESULT_CHAN_RESULT_GET(x)   (((uint32_t)(x) & ADC16_BUS_RESULT_CHAN_RESULT_MASK) >> ADC16_BUS_RESULT_CHAN_RESULT_SHIFT)
 
#define ADC16_BUF_CFG0_BUS_MODE_EN_MASK   (0x2U)
 
#define ADC16_BUF_CFG0_BUS_MODE_EN_SHIFT   (1U)
 
#define ADC16_BUF_CFG0_BUS_MODE_EN_SET(x)   (((uint32_t)(x) << ADC16_BUF_CFG0_BUS_MODE_EN_SHIFT) & ADC16_BUF_CFG0_BUS_MODE_EN_MASK)
 
#define ADC16_BUF_CFG0_BUS_MODE_EN_GET(x)   (((uint32_t)(x) & ADC16_BUF_CFG0_BUS_MODE_EN_MASK) >> ADC16_BUF_CFG0_BUS_MODE_EN_SHIFT)
 
#define ADC16_BUF_CFG0_WAIT_DIS_MASK   (0x1U)
 
#define ADC16_BUF_CFG0_WAIT_DIS_SHIFT   (0U)
 
#define ADC16_BUF_CFG0_WAIT_DIS_SET(x)   (((uint32_t)(x) << ADC16_BUF_CFG0_WAIT_DIS_SHIFT) & ADC16_BUF_CFG0_WAIT_DIS_MASK)
 
#define ADC16_BUF_CFG0_WAIT_DIS_GET(x)   (((uint32_t)(x) & ADC16_BUF_CFG0_WAIT_DIS_MASK) >> ADC16_BUF_CFG0_WAIT_DIS_SHIFT)
 
#define ADC16_SEQ_CFG0_CYCLE_MASK   (0x80000000UL)
 
#define ADC16_SEQ_CFG0_CYCLE_SHIFT   (31U)
 
#define ADC16_SEQ_CFG0_CYCLE_GET(x)   (((uint32_t)(x) & ADC16_SEQ_CFG0_CYCLE_MASK) >> ADC16_SEQ_CFG0_CYCLE_SHIFT)
 
#define ADC16_SEQ_CFG0_SEQ_LEN_MASK   (0xF00U)
 
#define ADC16_SEQ_CFG0_SEQ_LEN_SHIFT   (8U)
 
#define ADC16_SEQ_CFG0_SEQ_LEN_SET(x)   (((uint32_t)(x) << ADC16_SEQ_CFG0_SEQ_LEN_SHIFT) & ADC16_SEQ_CFG0_SEQ_LEN_MASK)
 
#define ADC16_SEQ_CFG0_SEQ_LEN_GET(x)   (((uint32_t)(x) & ADC16_SEQ_CFG0_SEQ_LEN_MASK) >> ADC16_SEQ_CFG0_SEQ_LEN_SHIFT)
 
#define ADC16_SEQ_CFG0_RESTART_EN_MASK   (0x10U)
 
#define ADC16_SEQ_CFG0_RESTART_EN_SHIFT   (4U)
 
#define ADC16_SEQ_CFG0_RESTART_EN_SET(x)   (((uint32_t)(x) << ADC16_SEQ_CFG0_RESTART_EN_SHIFT) & ADC16_SEQ_CFG0_RESTART_EN_MASK)
 
#define ADC16_SEQ_CFG0_RESTART_EN_GET(x)   (((uint32_t)(x) & ADC16_SEQ_CFG0_RESTART_EN_MASK) >> ADC16_SEQ_CFG0_RESTART_EN_SHIFT)
 
#define ADC16_SEQ_CFG0_CONT_EN_MASK   (0x8U)
 
#define ADC16_SEQ_CFG0_CONT_EN_SHIFT   (3U)
 
#define ADC16_SEQ_CFG0_CONT_EN_SET(x)   (((uint32_t)(x) << ADC16_SEQ_CFG0_CONT_EN_SHIFT) & ADC16_SEQ_CFG0_CONT_EN_MASK)
 
#define ADC16_SEQ_CFG0_CONT_EN_GET(x)   (((uint32_t)(x) & ADC16_SEQ_CFG0_CONT_EN_MASK) >> ADC16_SEQ_CFG0_CONT_EN_SHIFT)
 
#define ADC16_SEQ_CFG0_SW_TRIG_MASK   (0x4U)
 
#define ADC16_SEQ_CFG0_SW_TRIG_SHIFT   (2U)
 
#define ADC16_SEQ_CFG0_SW_TRIG_SET(x)   (((uint32_t)(x) << ADC16_SEQ_CFG0_SW_TRIG_SHIFT) & ADC16_SEQ_CFG0_SW_TRIG_MASK)
 
#define ADC16_SEQ_CFG0_SW_TRIG_GET(x)   (((uint32_t)(x) & ADC16_SEQ_CFG0_SW_TRIG_MASK) >> ADC16_SEQ_CFG0_SW_TRIG_SHIFT)
 
#define ADC16_SEQ_CFG0_SW_TRIG_EN_MASK   (0x2U)
 
#define ADC16_SEQ_CFG0_SW_TRIG_EN_SHIFT   (1U)
 
#define ADC16_SEQ_CFG0_SW_TRIG_EN_SET(x)   (((uint32_t)(x) << ADC16_SEQ_CFG0_SW_TRIG_EN_SHIFT) & ADC16_SEQ_CFG0_SW_TRIG_EN_MASK)
 
#define ADC16_SEQ_CFG0_SW_TRIG_EN_GET(x)   (((uint32_t)(x) & ADC16_SEQ_CFG0_SW_TRIG_EN_MASK) >> ADC16_SEQ_CFG0_SW_TRIG_EN_SHIFT)
 
#define ADC16_SEQ_CFG0_HW_TRIG_EN_MASK   (0x1U)
 
#define ADC16_SEQ_CFG0_HW_TRIG_EN_SHIFT   (0U)
 
#define ADC16_SEQ_CFG0_HW_TRIG_EN_SET(x)   (((uint32_t)(x) << ADC16_SEQ_CFG0_HW_TRIG_EN_SHIFT) & ADC16_SEQ_CFG0_HW_TRIG_EN_MASK)
 
#define ADC16_SEQ_CFG0_HW_TRIG_EN_GET(x)   (((uint32_t)(x) & ADC16_SEQ_CFG0_HW_TRIG_EN_MASK) >> ADC16_SEQ_CFG0_HW_TRIG_EN_SHIFT)
 
#define ADC16_SEQ_DMA_ADDR_TAR_ADDR_MASK   (0xFFFFFFFCUL)
 
#define ADC16_SEQ_DMA_ADDR_TAR_ADDR_SHIFT   (2U)
 
#define ADC16_SEQ_DMA_ADDR_TAR_ADDR_SET(x)   (((uint32_t)(x) << ADC16_SEQ_DMA_ADDR_TAR_ADDR_SHIFT) & ADC16_SEQ_DMA_ADDR_TAR_ADDR_MASK)
 
#define ADC16_SEQ_DMA_ADDR_TAR_ADDR_GET(x)   (((uint32_t)(x) & ADC16_SEQ_DMA_ADDR_TAR_ADDR_MASK) >> ADC16_SEQ_DMA_ADDR_TAR_ADDR_SHIFT)
 
#define ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK   (0xFFFFFFUL)
 
#define ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT   (0U)
 
#define ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_GET(x)   (((uint32_t)(x) & ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK) >> ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT)
 
#define ADC16_SEQ_DMA_CFG_STOP_POS_MASK   (0xFFF0000UL)
 
#define ADC16_SEQ_DMA_CFG_STOP_POS_SHIFT   (16U)
 
#define ADC16_SEQ_DMA_CFG_STOP_POS_SET(x)   (((uint32_t)(x) << ADC16_SEQ_DMA_CFG_STOP_POS_SHIFT) & ADC16_SEQ_DMA_CFG_STOP_POS_MASK)
 
#define ADC16_SEQ_DMA_CFG_STOP_POS_GET(x)   (((uint32_t)(x) & ADC16_SEQ_DMA_CFG_STOP_POS_MASK) >> ADC16_SEQ_DMA_CFG_STOP_POS_SHIFT)
 
#define ADC16_SEQ_DMA_CFG_DMA_RST_MASK   (0x2000U)
 
#define ADC16_SEQ_DMA_CFG_DMA_RST_SHIFT   (13U)
 
#define ADC16_SEQ_DMA_CFG_DMA_RST_SET(x)   (((uint32_t)(x) << ADC16_SEQ_DMA_CFG_DMA_RST_SHIFT) & ADC16_SEQ_DMA_CFG_DMA_RST_MASK)
 
#define ADC16_SEQ_DMA_CFG_DMA_RST_GET(x)   (((uint32_t)(x) & ADC16_SEQ_DMA_CFG_DMA_RST_MASK) >> ADC16_SEQ_DMA_CFG_DMA_RST_SHIFT)
 
#define ADC16_SEQ_DMA_CFG_STOP_EN_MASK   (0x1000U)
 
#define ADC16_SEQ_DMA_CFG_STOP_EN_SHIFT   (12U)
 
#define ADC16_SEQ_DMA_CFG_STOP_EN_SET(x)   (((uint32_t)(x) << ADC16_SEQ_DMA_CFG_STOP_EN_SHIFT) & ADC16_SEQ_DMA_CFG_STOP_EN_MASK)
 
#define ADC16_SEQ_DMA_CFG_STOP_EN_GET(x)   (((uint32_t)(x) & ADC16_SEQ_DMA_CFG_STOP_EN_MASK) >> ADC16_SEQ_DMA_CFG_STOP_EN_SHIFT)
 
#define ADC16_SEQ_DMA_CFG_BUF_LEN_MASK   (0xFFFU)
 
#define ADC16_SEQ_DMA_CFG_BUF_LEN_SHIFT   (0U)
 
#define ADC16_SEQ_DMA_CFG_BUF_LEN_SET(x)   (((uint32_t)(x) << ADC16_SEQ_DMA_CFG_BUF_LEN_SHIFT) & ADC16_SEQ_DMA_CFG_BUF_LEN_MASK)
 
#define ADC16_SEQ_DMA_CFG_BUF_LEN_GET(x)   (((uint32_t)(x) & ADC16_SEQ_DMA_CFG_BUF_LEN_MASK) >> ADC16_SEQ_DMA_CFG_BUF_LEN_SHIFT)
 
#define ADC16_SEQ_QUE_SEQ_INT_EN_MASK   (0x20U)
 
#define ADC16_SEQ_QUE_SEQ_INT_EN_SHIFT   (5U)
 
#define ADC16_SEQ_QUE_SEQ_INT_EN_SET(x)   (((uint32_t)(x) << ADC16_SEQ_QUE_SEQ_INT_EN_SHIFT) & ADC16_SEQ_QUE_SEQ_INT_EN_MASK)
 
#define ADC16_SEQ_QUE_SEQ_INT_EN_GET(x)   (((uint32_t)(x) & ADC16_SEQ_QUE_SEQ_INT_EN_MASK) >> ADC16_SEQ_QUE_SEQ_INT_EN_SHIFT)
 
#define ADC16_SEQ_QUE_CHAN_NUM_4_0_MASK   (0x1FU)
 
#define ADC16_SEQ_QUE_CHAN_NUM_4_0_SHIFT   (0U)
 
#define ADC16_SEQ_QUE_CHAN_NUM_4_0_SET(x)   (((uint32_t)(x) << ADC16_SEQ_QUE_CHAN_NUM_4_0_SHIFT) & ADC16_SEQ_QUE_CHAN_NUM_4_0_MASK)
 
#define ADC16_SEQ_QUE_CHAN_NUM_4_0_GET(x)   (((uint32_t)(x) & ADC16_SEQ_QUE_CHAN_NUM_4_0_MASK) >> ADC16_SEQ_QUE_CHAN_NUM_4_0_SHIFT)
 
#define ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_MASK   (0xFFF000UL)
 
#define ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SHIFT   (12U)
 
#define ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SET(x)   (((uint32_t)(x) << ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SHIFT) & ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_MASK)
 
#define ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_GET(x)   (((uint32_t)(x) & ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_MASK) >> ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SHIFT)
 
#define ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_MASK   (0xFFFU)
 
#define ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SHIFT   (0U)
 
#define ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SET(x)   (((uint32_t)(x) << ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SHIFT) & ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_MASK)
 
#define ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_GET(x)   (((uint32_t)(x) & ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_MASK) >> ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SHIFT)
 
#define ADC16_PRD_CFG_PRD_CFG_PRESCALE_MASK   (0x1F00U)
 
#define ADC16_PRD_CFG_PRD_CFG_PRESCALE_SHIFT   (8U)
 
#define ADC16_PRD_CFG_PRD_CFG_PRESCALE_SET(x)   (((uint32_t)(x) << ADC16_PRD_CFG_PRD_CFG_PRESCALE_SHIFT) & ADC16_PRD_CFG_PRD_CFG_PRESCALE_MASK)
 
#define ADC16_PRD_CFG_PRD_CFG_PRESCALE_GET(x)   (((uint32_t)(x) & ADC16_PRD_CFG_PRD_CFG_PRESCALE_MASK) >> ADC16_PRD_CFG_PRD_CFG_PRESCALE_SHIFT)
 
#define ADC16_PRD_CFG_PRD_CFG_PRD_MASK   (0xFFU)
 
#define ADC16_PRD_CFG_PRD_CFG_PRD_SHIFT   (0U)
 
#define ADC16_PRD_CFG_PRD_CFG_PRD_SET(x)   (((uint32_t)(x) << ADC16_PRD_CFG_PRD_CFG_PRD_SHIFT) & ADC16_PRD_CFG_PRD_CFG_PRD_MASK)
 
#define ADC16_PRD_CFG_PRD_CFG_PRD_GET(x)   (((uint32_t)(x) & ADC16_PRD_CFG_PRD_CFG_PRD_MASK) >> ADC16_PRD_CFG_PRD_CFG_PRD_SHIFT)
 
#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK   (0xFFFF0000UL)
 
#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT   (16U)
 
#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SET(x)   (((uint32_t)(x) << ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT) & ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK)
 
#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_GET(x)   (((uint32_t)(x) & ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK) >> ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT)
 
#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK   (0xFFFFU)
 
#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT   (0U)
 
#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SET(x)   (((uint32_t)(x) << ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT) & ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK)
 
#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_GET(x)   (((uint32_t)(x) & ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK) >> ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT)
 
#define ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK   (0xFFFFU)
 
#define ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT   (0U)
 
#define ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_GET(x)   (((uint32_t)(x) & ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK) >> ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT)
 
#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK   (0xE00U)
 
#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT   (9U)
 
#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SET(x)   (((uint32_t)(x) << ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT) & ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK)
 
#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_GET(x)   (((uint32_t)(x) & ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK) >> ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT)
 
#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK   (0x1FFU)
 
#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT   (0U)
 
#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SET(x)   (((uint32_t)(x) << ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT) & ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK)
 
#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_GET(x)   (((uint32_t)(x) & ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK) >> ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT)
 
#define ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK   (0x1F0U)
 
#define ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT   (4U)
 
#define ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SET(x)   (((uint32_t)(x) << ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT) & ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK)
 
#define ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_GET(x)   (((uint32_t)(x) & ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK) >> ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT)
 
#define ADC16_CONV_CFG1_CLOCK_DIVIDER_MASK   (0xFU)
 
#define ADC16_CONV_CFG1_CLOCK_DIVIDER_SHIFT   (0U)
 
#define ADC16_CONV_CFG1_CLOCK_DIVIDER_SET(x)   (((uint32_t)(x) << ADC16_CONV_CFG1_CLOCK_DIVIDER_SHIFT) & ADC16_CONV_CFG1_CLOCK_DIVIDER_MASK)
 
#define ADC16_CONV_CFG1_CLOCK_DIVIDER_GET(x)   (((uint32_t)(x) & ADC16_CONV_CFG1_CLOCK_DIVIDER_MASK) >> ADC16_CONV_CFG1_CLOCK_DIVIDER_SHIFT)
 
#define ADC16_ADC_CFG0_SEL_SYNC_AHB_MASK   (0x80000000UL)
 
#define ADC16_ADC_CFG0_SEL_SYNC_AHB_SHIFT   (31U)
 
#define ADC16_ADC_CFG0_SEL_SYNC_AHB_SET(x)   (((uint32_t)(x) << ADC16_ADC_CFG0_SEL_SYNC_AHB_SHIFT) & ADC16_ADC_CFG0_SEL_SYNC_AHB_MASK)
 
#define ADC16_ADC_CFG0_SEL_SYNC_AHB_GET(x)   (((uint32_t)(x) & ADC16_ADC_CFG0_SEL_SYNC_AHB_MASK) >> ADC16_ADC_CFG0_SEL_SYNC_AHB_SHIFT)
 
#define ADC16_ADC_CFG0_ADC_AHB_EN_MASK   (0x20000000UL)
 
#define ADC16_ADC_CFG0_ADC_AHB_EN_SHIFT   (29U)
 
#define ADC16_ADC_CFG0_ADC_AHB_EN_SET(x)   (((uint32_t)(x) << ADC16_ADC_CFG0_ADC_AHB_EN_SHIFT) & ADC16_ADC_CFG0_ADC_AHB_EN_MASK)
 
#define ADC16_ADC_CFG0_ADC_AHB_EN_GET(x)   (((uint32_t)(x) & ADC16_ADC_CFG0_ADC_AHB_EN_MASK) >> ADC16_ADC_CFG0_ADC_AHB_EN_SHIFT)
 
#define ADC16_ADC_CFG0_PORT3_REALTIME_MASK   (0x1U)
 
#define ADC16_ADC_CFG0_PORT3_REALTIME_SHIFT   (0U)
 
#define ADC16_ADC_CFG0_PORT3_REALTIME_SET(x)   (((uint32_t)(x) << ADC16_ADC_CFG0_PORT3_REALTIME_SHIFT) & ADC16_ADC_CFG0_PORT3_REALTIME_MASK)
 
#define ADC16_ADC_CFG0_PORT3_REALTIME_GET(x)   (((uint32_t)(x) & ADC16_ADC_CFG0_PORT3_REALTIME_MASK) >> ADC16_ADC_CFG0_PORT3_REALTIME_SHIFT)
 
#define ADC16_INT_STS_TRIG_CMPT_MASK   (0x80000000UL)
 
#define ADC16_INT_STS_TRIG_CMPT_SHIFT   (31U)
 
#define ADC16_INT_STS_TRIG_CMPT_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_TRIG_CMPT_SHIFT) & ADC16_INT_STS_TRIG_CMPT_MASK)
 
#define ADC16_INT_STS_TRIG_CMPT_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_TRIG_CMPT_MASK) >> ADC16_INT_STS_TRIG_CMPT_SHIFT)
 
#define ADC16_INT_STS_TRIG_SW_CFLCT_MASK   (0x40000000UL)
 
#define ADC16_INT_STS_TRIG_SW_CFLCT_SHIFT   (30U)
 
#define ADC16_INT_STS_TRIG_SW_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_TRIG_SW_CFLCT_SHIFT) & ADC16_INT_STS_TRIG_SW_CFLCT_MASK)
 
#define ADC16_INT_STS_TRIG_SW_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_TRIG_SW_CFLCT_MASK) >> ADC16_INT_STS_TRIG_SW_CFLCT_SHIFT)
 
#define ADC16_INT_STS_TRIG_HW_CFLCT_MASK   (0x20000000UL)
 
#define ADC16_INT_STS_TRIG_HW_CFLCT_SHIFT   (29U)
 
#define ADC16_INT_STS_TRIG_HW_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_TRIG_HW_CFLCT_SHIFT) & ADC16_INT_STS_TRIG_HW_CFLCT_MASK)
 
#define ADC16_INT_STS_TRIG_HW_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_TRIG_HW_CFLCT_MASK) >> ADC16_INT_STS_TRIG_HW_CFLCT_SHIFT)
 
#define ADC16_INT_STS_READ_CFLCT_MASK   (0x10000000UL)
 
#define ADC16_INT_STS_READ_CFLCT_SHIFT   (28U)
 
#define ADC16_INT_STS_READ_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_READ_CFLCT_SHIFT) & ADC16_INT_STS_READ_CFLCT_MASK)
 
#define ADC16_INT_STS_READ_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_READ_CFLCT_MASK) >> ADC16_INT_STS_READ_CFLCT_SHIFT)
 
#define ADC16_INT_STS_SEQ_SW_CFLCT_MASK   (0x8000000UL)
 
#define ADC16_INT_STS_SEQ_SW_CFLCT_SHIFT   (27U)
 
#define ADC16_INT_STS_SEQ_SW_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_SEQ_SW_CFLCT_SHIFT) & ADC16_INT_STS_SEQ_SW_CFLCT_MASK)
 
#define ADC16_INT_STS_SEQ_SW_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_SEQ_SW_CFLCT_MASK) >> ADC16_INT_STS_SEQ_SW_CFLCT_SHIFT)
 
#define ADC16_INT_STS_SEQ_HW_CFLCT_MASK   (0x4000000UL)
 
#define ADC16_INT_STS_SEQ_HW_CFLCT_SHIFT   (26U)
 
#define ADC16_INT_STS_SEQ_HW_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_SEQ_HW_CFLCT_SHIFT) & ADC16_INT_STS_SEQ_HW_CFLCT_MASK)
 
#define ADC16_INT_STS_SEQ_HW_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_SEQ_HW_CFLCT_MASK) >> ADC16_INT_STS_SEQ_HW_CFLCT_SHIFT)
 
#define ADC16_INT_STS_SEQ_DMAABT_MASK   (0x2000000UL)
 
#define ADC16_INT_STS_SEQ_DMAABT_SHIFT   (25U)
 
#define ADC16_INT_STS_SEQ_DMAABT_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_SEQ_DMAABT_SHIFT) & ADC16_INT_STS_SEQ_DMAABT_MASK)
 
#define ADC16_INT_STS_SEQ_DMAABT_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_SEQ_DMAABT_MASK) >> ADC16_INT_STS_SEQ_DMAABT_SHIFT)
 
#define ADC16_INT_STS_SEQ_CMPT_MASK   (0x1000000UL)
 
#define ADC16_INT_STS_SEQ_CMPT_SHIFT   (24U)
 
#define ADC16_INT_STS_SEQ_CMPT_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_SEQ_CMPT_SHIFT) & ADC16_INT_STS_SEQ_CMPT_MASK)
 
#define ADC16_INT_STS_SEQ_CMPT_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_SEQ_CMPT_MASK) >> ADC16_INT_STS_SEQ_CMPT_SHIFT)
 
#define ADC16_INT_STS_SEQ_CVC_MASK   (0x800000UL)
 
#define ADC16_INT_STS_SEQ_CVC_SHIFT   (23U)
 
#define ADC16_INT_STS_SEQ_CVC_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_SEQ_CVC_SHIFT) & ADC16_INT_STS_SEQ_CVC_MASK)
 
#define ADC16_INT_STS_SEQ_CVC_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_SEQ_CVC_MASK) >> ADC16_INT_STS_SEQ_CVC_SHIFT)
 
#define ADC16_INT_STS_DMA_FIFO_FULL_MASK   (0x400000UL)
 
#define ADC16_INT_STS_DMA_FIFO_FULL_SHIFT   (22U)
 
#define ADC16_INT_STS_DMA_FIFO_FULL_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_DMA_FIFO_FULL_SHIFT) & ADC16_INT_STS_DMA_FIFO_FULL_MASK)
 
#define ADC16_INT_STS_DMA_FIFO_FULL_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_DMA_FIFO_FULL_MASK) >> ADC16_INT_STS_DMA_FIFO_FULL_SHIFT)
 
#define ADC16_INT_STS_AHB_ERR_MASK   (0x200000UL)
 
#define ADC16_INT_STS_AHB_ERR_SHIFT   (21U)
 
#define ADC16_INT_STS_AHB_ERR_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_AHB_ERR_SHIFT) & ADC16_INT_STS_AHB_ERR_MASK)
 
#define ADC16_INT_STS_AHB_ERR_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_AHB_ERR_MASK) >> ADC16_INT_STS_AHB_ERR_SHIFT)
 
#define ADC16_INT_STS_STOP_POS_MASK   (0x100000UL)
 
#define ADC16_INT_STS_STOP_POS_SHIFT   (20U)
 
#define ADC16_INT_STS_STOP_POS_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_STOP_POS_SHIFT) & ADC16_INT_STS_STOP_POS_MASK)
 
#define ADC16_INT_STS_STOP_POS_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_STOP_POS_MASK) >> ADC16_INT_STS_STOP_POS_SHIFT)
 
#define ADC16_INT_STS_WDOG_MASK   (0xFFFFU)
 
#define ADC16_INT_STS_WDOG_SHIFT   (0U)
 
#define ADC16_INT_STS_WDOG_SET(x)   (((uint32_t)(x) << ADC16_INT_STS_WDOG_SHIFT) & ADC16_INT_STS_WDOG_MASK)
 
#define ADC16_INT_STS_WDOG_GET(x)   (((uint32_t)(x) & ADC16_INT_STS_WDOG_MASK) >> ADC16_INT_STS_WDOG_SHIFT)
 
#define ADC16_INT_EN_TRIG_CMPT_MASK   (0x80000000UL)
 
#define ADC16_INT_EN_TRIG_CMPT_SHIFT   (31U)
 
#define ADC16_INT_EN_TRIG_CMPT_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_TRIG_CMPT_SHIFT) & ADC16_INT_EN_TRIG_CMPT_MASK)
 
#define ADC16_INT_EN_TRIG_CMPT_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_TRIG_CMPT_MASK) >> ADC16_INT_EN_TRIG_CMPT_SHIFT)
 
#define ADC16_INT_EN_TRIG_SW_CFLCT_MASK   (0x40000000UL)
 
#define ADC16_INT_EN_TRIG_SW_CFLCT_SHIFT   (30U)
 
#define ADC16_INT_EN_TRIG_SW_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_TRIG_SW_CFLCT_SHIFT) & ADC16_INT_EN_TRIG_SW_CFLCT_MASK)
 
#define ADC16_INT_EN_TRIG_SW_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_TRIG_SW_CFLCT_MASK) >> ADC16_INT_EN_TRIG_SW_CFLCT_SHIFT)
 
#define ADC16_INT_EN_TRIG_HW_CFLCT_MASK   (0x20000000UL)
 
#define ADC16_INT_EN_TRIG_HW_CFLCT_SHIFT   (29U)
 
#define ADC16_INT_EN_TRIG_HW_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_TRIG_HW_CFLCT_SHIFT) & ADC16_INT_EN_TRIG_HW_CFLCT_MASK)
 
#define ADC16_INT_EN_TRIG_HW_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_TRIG_HW_CFLCT_MASK) >> ADC16_INT_EN_TRIG_HW_CFLCT_SHIFT)
 
#define ADC16_INT_EN_READ_CFLCT_MASK   (0x10000000UL)
 
#define ADC16_INT_EN_READ_CFLCT_SHIFT   (28U)
 
#define ADC16_INT_EN_READ_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_READ_CFLCT_SHIFT) & ADC16_INT_EN_READ_CFLCT_MASK)
 
#define ADC16_INT_EN_READ_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_READ_CFLCT_MASK) >> ADC16_INT_EN_READ_CFLCT_SHIFT)
 
#define ADC16_INT_EN_SEQ_SW_CFLCT_MASK   (0x8000000UL)
 
#define ADC16_INT_EN_SEQ_SW_CFLCT_SHIFT   (27U)
 
#define ADC16_INT_EN_SEQ_SW_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_SEQ_SW_CFLCT_SHIFT) & ADC16_INT_EN_SEQ_SW_CFLCT_MASK)
 
#define ADC16_INT_EN_SEQ_SW_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_SEQ_SW_CFLCT_MASK) >> ADC16_INT_EN_SEQ_SW_CFLCT_SHIFT)
 
#define ADC16_INT_EN_SEQ_HW_CFLCT_MASK   (0x4000000UL)
 
#define ADC16_INT_EN_SEQ_HW_CFLCT_SHIFT   (26U)
 
#define ADC16_INT_EN_SEQ_HW_CFLCT_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_SEQ_HW_CFLCT_SHIFT) & ADC16_INT_EN_SEQ_HW_CFLCT_MASK)
 
#define ADC16_INT_EN_SEQ_HW_CFLCT_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_SEQ_HW_CFLCT_MASK) >> ADC16_INT_EN_SEQ_HW_CFLCT_SHIFT)
 
#define ADC16_INT_EN_SEQ_DMAABT_MASK   (0x2000000UL)
 
#define ADC16_INT_EN_SEQ_DMAABT_SHIFT   (25U)
 
#define ADC16_INT_EN_SEQ_DMAABT_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_SEQ_DMAABT_SHIFT) & ADC16_INT_EN_SEQ_DMAABT_MASK)
 
#define ADC16_INT_EN_SEQ_DMAABT_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_SEQ_DMAABT_MASK) >> ADC16_INT_EN_SEQ_DMAABT_SHIFT)
 
#define ADC16_INT_EN_SEQ_CMPT_MASK   (0x1000000UL)
 
#define ADC16_INT_EN_SEQ_CMPT_SHIFT   (24U)
 
#define ADC16_INT_EN_SEQ_CMPT_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_SEQ_CMPT_SHIFT) & ADC16_INT_EN_SEQ_CMPT_MASK)
 
#define ADC16_INT_EN_SEQ_CMPT_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_SEQ_CMPT_MASK) >> ADC16_INT_EN_SEQ_CMPT_SHIFT)
 
#define ADC16_INT_EN_SEQ_CVC_MASK   (0x800000UL)
 
#define ADC16_INT_EN_SEQ_CVC_SHIFT   (23U)
 
#define ADC16_INT_EN_SEQ_CVC_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_SEQ_CVC_SHIFT) & ADC16_INT_EN_SEQ_CVC_MASK)
 
#define ADC16_INT_EN_SEQ_CVC_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_SEQ_CVC_MASK) >> ADC16_INT_EN_SEQ_CVC_SHIFT)
 
#define ADC16_INT_EN_DMA_FIFO_FULL_MASK   (0x400000UL)
 
#define ADC16_INT_EN_DMA_FIFO_FULL_SHIFT   (22U)
 
#define ADC16_INT_EN_DMA_FIFO_FULL_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_DMA_FIFO_FULL_SHIFT) & ADC16_INT_EN_DMA_FIFO_FULL_MASK)
 
#define ADC16_INT_EN_DMA_FIFO_FULL_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_DMA_FIFO_FULL_MASK) >> ADC16_INT_EN_DMA_FIFO_FULL_SHIFT)
 
#define ADC16_INT_EN_AHB_ERR_MASK   (0x200000UL)
 
#define ADC16_INT_EN_AHB_ERR_SHIFT   (21U)
 
#define ADC16_INT_EN_AHB_ERR_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_AHB_ERR_SHIFT) & ADC16_INT_EN_AHB_ERR_MASK)
 
#define ADC16_INT_EN_AHB_ERR_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_AHB_ERR_MASK) >> ADC16_INT_EN_AHB_ERR_SHIFT)
 
#define ADC16_INT_EN_STOP_POS_MASK   (0x100000UL)
 
#define ADC16_INT_EN_STOP_POS_SHIFT   (20U)
 
#define ADC16_INT_EN_STOP_POS_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_STOP_POS_SHIFT) & ADC16_INT_EN_STOP_POS_MASK)
 
#define ADC16_INT_EN_STOP_POS_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_STOP_POS_MASK) >> ADC16_INT_EN_STOP_POS_SHIFT)
 
#define ADC16_INT_EN_WDOG_MASK   (0xFFFFU)
 
#define ADC16_INT_EN_WDOG_SHIFT   (0U)
 
#define ADC16_INT_EN_WDOG_SET(x)   (((uint32_t)(x) << ADC16_INT_EN_WDOG_SHIFT) & ADC16_INT_EN_WDOG_MASK)
 
#define ADC16_INT_EN_WDOG_GET(x)   (((uint32_t)(x) & ADC16_INT_EN_WDOG_MASK) >> ADC16_INT_EN_WDOG_SHIFT)
 
#define ADC16_TRIGMUX_EN_SEQ_CMPT_MASK   (0x1000000UL)
 
#define ADC16_TRIGMUX_EN_SEQ_CMPT_SHIFT   (24U)
 
#define ADC16_TRIGMUX_EN_SEQ_CMPT_SET(x)   (((uint32_t)(x) << ADC16_TRIGMUX_EN_SEQ_CMPT_SHIFT) & ADC16_TRIGMUX_EN_SEQ_CMPT_MASK)
 
#define ADC16_TRIGMUX_EN_SEQ_CMPT_GET(x)   (((uint32_t)(x) & ADC16_TRIGMUX_EN_SEQ_CMPT_MASK) >> ADC16_TRIGMUX_EN_SEQ_CMPT_SHIFT)
 
#define ADC16_TRIGMUX_EN_SEQ_CVC_MASK   (0x800000UL)
 
#define ADC16_TRIGMUX_EN_SEQ_CVC_SHIFT   (23U)
 
#define ADC16_TRIGMUX_EN_SEQ_CVC_SET(x)   (((uint32_t)(x) << ADC16_TRIGMUX_EN_SEQ_CVC_SHIFT) & ADC16_TRIGMUX_EN_SEQ_CVC_MASK)
 
#define ADC16_TRIGMUX_EN_SEQ_CVC_GET(x)   (((uint32_t)(x) & ADC16_TRIGMUX_EN_SEQ_CVC_MASK) >> ADC16_TRIGMUX_EN_SEQ_CVC_SHIFT)
 
#define ADC16_TRIGMUX_EN_STOP_POS_MASK   (0x100000UL)
 
#define ADC16_TRIGMUX_EN_STOP_POS_SHIFT   (20U)
 
#define ADC16_TRIGMUX_EN_STOP_POS_SET(x)   (((uint32_t)(x) << ADC16_TRIGMUX_EN_STOP_POS_SHIFT) & ADC16_TRIGMUX_EN_STOP_POS_MASK)
 
#define ADC16_TRIGMUX_EN_STOP_POS_GET(x)   (((uint32_t)(x) & ADC16_TRIGMUX_EN_STOP_POS_MASK) >> ADC16_TRIGMUX_EN_STOP_POS_SHIFT)
 
#define ADC16_TRIGMUX_EN_WDOG_MASK   (0xFFFFU)
 
#define ADC16_TRIGMUX_EN_WDOG_SHIFT   (0U)
 
#define ADC16_TRIGMUX_EN_WDOG_SET(x)   (((uint32_t)(x) << ADC16_TRIGMUX_EN_WDOG_SHIFT) & ADC16_TRIGMUX_EN_WDOG_MASK)
 
#define ADC16_TRIGMUX_EN_WDOG_GET(x)   (((uint32_t)(x) & ADC16_TRIGMUX_EN_WDOG_MASK) >> ADC16_TRIGMUX_EN_WDOG_SHIFT)
 
#define ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_MASK   (0xFFFU)
 
#define ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SHIFT   (0U)
 
#define ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SET(x)   (((uint32_t)(x) << ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SHIFT) & ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_MASK)
 
#define ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_GET(x)   (((uint32_t)(x) & ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_MASK) >> ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SHIFT)
 
#define ADC16_ANA_CTRL0_MOTO_EN_MASK   (0x80000000UL)
 
#define ADC16_ANA_CTRL0_MOTO_EN_SHIFT   (31U)
 
#define ADC16_ANA_CTRL0_MOTO_EN_SET(x)   (((uint32_t)(x) << ADC16_ANA_CTRL0_MOTO_EN_SHIFT) & ADC16_ANA_CTRL0_MOTO_EN_MASK)
 
#define ADC16_ANA_CTRL0_MOTO_EN_GET(x)   (((uint32_t)(x) & ADC16_ANA_CTRL0_MOTO_EN_MASK) >> ADC16_ANA_CTRL0_MOTO_EN_SHIFT)
 
#define ADC16_ANA_CTRL0_ADC_CLK_ON_MASK   (0x1000U)
 
#define ADC16_ANA_CTRL0_ADC_CLK_ON_SHIFT   (12U)
 
#define ADC16_ANA_CTRL0_ADC_CLK_ON_SET(x)   (((uint32_t)(x) << ADC16_ANA_CTRL0_ADC_CLK_ON_SHIFT) & ADC16_ANA_CTRL0_ADC_CLK_ON_MASK)
 
#define ADC16_ANA_CTRL0_ADC_CLK_ON_GET(x)   (((uint32_t)(x) & ADC16_ANA_CTRL0_ADC_CLK_ON_MASK) >> ADC16_ANA_CTRL0_ADC_CLK_ON_SHIFT)
 
#define ADC16_ANA_CTRL0_STARTCAL_MASK   (0x4U)
 
#define ADC16_ANA_CTRL0_STARTCAL_SHIFT   (2U)
 
#define ADC16_ANA_CTRL0_STARTCAL_SET(x)   (((uint32_t)(x) << ADC16_ANA_CTRL0_STARTCAL_SHIFT) & ADC16_ANA_CTRL0_STARTCAL_MASK)
 
#define ADC16_ANA_CTRL0_STARTCAL_GET(x)   (((uint32_t)(x) & ADC16_ANA_CTRL0_STARTCAL_MASK) >> ADC16_ANA_CTRL0_STARTCAL_SHIFT)
 
#define ADC16_ANA_STATUS_CALON_MASK   (0x80U)
 
#define ADC16_ANA_STATUS_CALON_SHIFT   (7U)
 
#define ADC16_ANA_STATUS_CALON_SET(x)   (((uint32_t)(x) << ADC16_ANA_STATUS_CALON_SHIFT) & ADC16_ANA_STATUS_CALON_MASK)
 
#define ADC16_ANA_STATUS_CALON_GET(x)   (((uint32_t)(x) & ADC16_ANA_STATUS_CALON_MASK) >> ADC16_ANA_STATUS_CALON_SHIFT)
 
#define ADC16_ADC16_PARAMS_PARAM_VAL_MASK   (0xFFFFU)
 
#define ADC16_ADC16_PARAMS_PARAM_VAL_SHIFT   (0U)
 
#define ADC16_ADC16_PARAMS_PARAM_VAL_SET(x)   (((uint16_t)(x) << ADC16_ADC16_PARAMS_PARAM_VAL_SHIFT) & ADC16_ADC16_PARAMS_PARAM_VAL_MASK)
 
#define ADC16_ADC16_PARAMS_PARAM_VAL_GET(x)   (((uint16_t)(x) & ADC16_ADC16_PARAMS_PARAM_VAL_MASK) >> ADC16_ADC16_PARAMS_PARAM_VAL_SHIFT)
 
#define ADC16_ADC16_CONFIG0_REG_EN_MASK   (0x1000000UL)
 
#define ADC16_ADC16_CONFIG0_REG_EN_SHIFT   (24U)
 
#define ADC16_ADC16_CONFIG0_REG_EN_SET(x)   (((uint32_t)(x) << ADC16_ADC16_CONFIG0_REG_EN_SHIFT) & ADC16_ADC16_CONFIG0_REG_EN_MASK)
 
#define ADC16_ADC16_CONFIG0_REG_EN_GET(x)   (((uint32_t)(x) & ADC16_ADC16_CONFIG0_REG_EN_MASK) >> ADC16_ADC16_CONFIG0_REG_EN_SHIFT)
 
#define ADC16_ADC16_CONFIG0_BANDGAP_EN_MASK   (0x800000UL)
 
#define ADC16_ADC16_CONFIG0_BANDGAP_EN_SHIFT   (23U)
 
#define ADC16_ADC16_CONFIG0_BANDGAP_EN_SET(x)   (((uint32_t)(x) << ADC16_ADC16_CONFIG0_BANDGAP_EN_SHIFT) & ADC16_ADC16_CONFIG0_BANDGAP_EN_MASK)
 
#define ADC16_ADC16_CONFIG0_BANDGAP_EN_GET(x)   (((uint32_t)(x) & ADC16_ADC16_CONFIG0_BANDGAP_EN_MASK) >> ADC16_ADC16_CONFIG0_BANDGAP_EN_SHIFT)
 
#define ADC16_ADC16_CONFIG0_CAL_AVG_CFG_MASK   (0x700000UL)
 
#define ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SHIFT   (20U)
 
#define ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SET(x)   (((uint32_t)(x) << ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SHIFT) & ADC16_ADC16_CONFIG0_CAL_AVG_CFG_MASK)
 
#define ADC16_ADC16_CONFIG0_CAL_AVG_CFG_GET(x)   (((uint32_t)(x) & ADC16_ADC16_CONFIG0_CAL_AVG_CFG_MASK) >> ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SHIFT)
 
#define ADC16_ADC16_CONFIG0_PREEMPT_EN_MASK   (0x4000U)
 
#define ADC16_ADC16_CONFIG0_PREEMPT_EN_SHIFT   (14U)
 
#define ADC16_ADC16_CONFIG0_PREEMPT_EN_SET(x)   (((uint32_t)(x) << ADC16_ADC16_CONFIG0_PREEMPT_EN_SHIFT) & ADC16_ADC16_CONFIG0_PREEMPT_EN_MASK)
 
#define ADC16_ADC16_CONFIG0_PREEMPT_EN_GET(x)   (((uint32_t)(x) & ADC16_ADC16_CONFIG0_PREEMPT_EN_MASK) >> ADC16_ADC16_CONFIG0_PREEMPT_EN_SHIFT)
 
#define ADC16_ADC16_CONFIG0_CONV_PARAM_MASK   (0x3FFFU)
 
#define ADC16_ADC16_CONFIG0_CONV_PARAM_SHIFT   (0U)
 
#define ADC16_ADC16_CONFIG0_CONV_PARAM_SET(x)   (((uint32_t)(x) << ADC16_ADC16_CONFIG0_CONV_PARAM_SHIFT) & ADC16_ADC16_CONFIG0_CONV_PARAM_MASK)
 
#define ADC16_ADC16_CONFIG0_CONV_PARAM_GET(x)   (((uint32_t)(x) & ADC16_ADC16_CONFIG0_CONV_PARAM_MASK) >> ADC16_ADC16_CONFIG0_CONV_PARAM_SHIFT)
 
#define ADC16_ADC16_CONFIG1_COV_END_CNT_MASK   (0x1F00U)
 
#define ADC16_ADC16_CONFIG1_COV_END_CNT_SHIFT   (8U)
 
#define ADC16_ADC16_CONFIG1_COV_END_CNT_SET(x)   (((uint32_t)(x) << ADC16_ADC16_CONFIG1_COV_END_CNT_SHIFT) & ADC16_ADC16_CONFIG1_COV_END_CNT_MASK)
 
#define ADC16_ADC16_CONFIG1_COV_END_CNT_GET(x)   (((uint32_t)(x) & ADC16_ADC16_CONFIG1_COV_END_CNT_MASK) >> ADC16_ADC16_CONFIG1_COV_END_CNT_SHIFT)
 
#define ADC16_CONFIG_TRG0A   (0UL)
 
#define ADC16_CONFIG_TRG0B   (1UL)
 
#define ADC16_CONFIG_TRG0C   (2UL)
 
#define ADC16_CONFIG_TRG1A   (3UL)
 
#define ADC16_CONFIG_TRG1B   (4UL)
 
#define ADC16_CONFIG_TRG1C   (5UL)
 
#define ADC16_CONFIG_TRG2A   (6UL)
 
#define ADC16_CONFIG_TRG2B   (7UL)
 
#define ADC16_CONFIG_TRG2C   (8UL)
 
#define ADC16_CONFIG_TRG3A   (9UL)
 
#define ADC16_CONFIG_TRG3B   (10UL)
 
#define ADC16_CONFIG_TRG3C   (11UL)
 
#define ADC16_BUS_RESULT_CHN0   (0UL)
 
#define ADC16_BUS_RESULT_CHN1   (1UL)
 
#define ADC16_BUS_RESULT_CHN2   (2UL)
 
#define ADC16_BUS_RESULT_CHN3   (3UL)
 
#define ADC16_BUS_RESULT_CHN4   (4UL)
 
#define ADC16_BUS_RESULT_CHN5   (5UL)
 
#define ADC16_BUS_RESULT_CHN6   (6UL)
 
#define ADC16_BUS_RESULT_CHN7   (7UL)
 
#define ADC16_BUS_RESULT_CHN8   (8UL)
 
#define ADC16_BUS_RESULT_CHN9   (9UL)
 
#define ADC16_BUS_RESULT_CHN10   (10UL)
 
#define ADC16_BUS_RESULT_CHN11   (11UL)
 
#define ADC16_BUS_RESULT_CHN12   (12UL)
 
#define ADC16_BUS_RESULT_CHN13   (13UL)
 
#define ADC16_BUS_RESULT_CHN14   (14UL)
 
#define ADC16_BUS_RESULT_CHN15   (15UL)
 
#define ADC16_SEQ_QUE_CFG0   (0UL)
 
#define ADC16_SEQ_QUE_CFG1   (1UL)
 
#define ADC16_SEQ_QUE_CFG2   (2UL)
 
#define ADC16_SEQ_QUE_CFG3   (3UL)
 
#define ADC16_SEQ_QUE_CFG4   (4UL)
 
#define ADC16_SEQ_QUE_CFG5   (5UL)
 
#define ADC16_SEQ_QUE_CFG6   (6UL)
 
#define ADC16_SEQ_QUE_CFG7   (7UL)
 
#define ADC16_SEQ_QUE_CFG8   (8UL)
 
#define ADC16_SEQ_QUE_CFG9   (9UL)
 
#define ADC16_SEQ_QUE_CFG10   (10UL)
 
#define ADC16_SEQ_QUE_CFG11   (11UL)
 
#define ADC16_SEQ_QUE_CFG12   (12UL)
 
#define ADC16_SEQ_QUE_CFG13   (13UL)
 
#define ADC16_SEQ_QUE_CFG14   (14UL)
 
#define ADC16_SEQ_QUE_CFG15   (15UL)
 
#define ADC16_PRD_CFG_CHN0   (0UL)
 
#define ADC16_PRD_CFG_CHN1   (1UL)
 
#define ADC16_PRD_CFG_CHN2   (2UL)
 
#define ADC16_PRD_CFG_CHN3   (3UL)
 
#define ADC16_PRD_CFG_CHN4   (4UL)
 
#define ADC16_PRD_CFG_CHN5   (5UL)
 
#define ADC16_PRD_CFG_CHN6   (6UL)
 
#define ADC16_PRD_CFG_CHN7   (7UL)
 
#define ADC16_PRD_CFG_CHN8   (8UL)
 
#define ADC16_PRD_CFG_CHN9   (9UL)
 
#define ADC16_PRD_CFG_CHN10   (10UL)
 
#define ADC16_PRD_CFG_CHN11   (11UL)
 
#define ADC16_PRD_CFG_CHN12   (12UL)
 
#define ADC16_PRD_CFG_CHN13   (13UL)
 
#define ADC16_PRD_CFG_CHN14   (14UL)
 
#define ADC16_PRD_CFG_CHN15   (15UL)
 
#define ADC16_SAMPLE_CFG_CHN0   (0UL)
 
#define ADC16_SAMPLE_CFG_CHN1   (1UL)
 
#define ADC16_SAMPLE_CFG_CHN2   (2UL)
 
#define ADC16_SAMPLE_CFG_CHN3   (3UL)
 
#define ADC16_SAMPLE_CFG_CHN4   (4UL)
 
#define ADC16_SAMPLE_CFG_CHN5   (5UL)
 
#define ADC16_SAMPLE_CFG_CHN6   (6UL)
 
#define ADC16_SAMPLE_CFG_CHN7   (7UL)
 
#define ADC16_SAMPLE_CFG_CHN8   (8UL)
 
#define ADC16_SAMPLE_CFG_CHN9   (9UL)
 
#define ADC16_SAMPLE_CFG_CHN10   (10UL)
 
#define ADC16_SAMPLE_CFG_CHN11   (11UL)
 
#define ADC16_SAMPLE_CFG_CHN12   (12UL)
 
#define ADC16_SAMPLE_CFG_CHN13   (13UL)
 
#define ADC16_SAMPLE_CFG_CHN14   (14UL)
 
#define ADC16_SAMPLE_CFG_CHN15   (15UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA00   (0UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA01   (1UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA02   (2UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA03   (3UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA04   (4UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA05   (5UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA06   (6UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA07   (7UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA08   (8UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA09   (9UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA10   (10UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA11   (11UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA12   (12UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA13   (13UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA14   (14UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA15   (15UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA16   (16UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA17   (17UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA18   (18UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA19   (19UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA20   (20UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA21   (21UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA22   (22UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA23   (23UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA24   (24UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA25   (25UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA26   (26UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA27   (27UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA28   (28UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA29   (29UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA30   (30UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA31   (31UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA32   (32UL)
 
#define ADC16_ADC16_PARAMS_ADC16_PARA33   (33UL)
 

Macro Definition Documentation

◆ ADC16_ADC16_CONFIG0_BANDGAP_EN_GET

#define ADC16_ADC16_CONFIG0_BANDGAP_EN_GET (   x)    (((uint32_t)(x) & ADC16_ADC16_CONFIG0_BANDGAP_EN_MASK) >> ADC16_ADC16_CONFIG0_BANDGAP_EN_SHIFT)

◆ ADC16_ADC16_CONFIG0_BANDGAP_EN_MASK

#define ADC16_ADC16_CONFIG0_BANDGAP_EN_MASK   (0x800000UL)

◆ ADC16_ADC16_CONFIG0_BANDGAP_EN_SET

#define ADC16_ADC16_CONFIG0_BANDGAP_EN_SET (   x)    (((uint32_t)(x) << ADC16_ADC16_CONFIG0_BANDGAP_EN_SHIFT) & ADC16_ADC16_CONFIG0_BANDGAP_EN_MASK)

◆ ADC16_ADC16_CONFIG0_BANDGAP_EN_SHIFT

#define ADC16_ADC16_CONFIG0_BANDGAP_EN_SHIFT   (23U)

◆ ADC16_ADC16_CONFIG0_CAL_AVG_CFG_GET

#define ADC16_ADC16_CONFIG0_CAL_AVG_CFG_GET (   x)    (((uint32_t)(x) & ADC16_ADC16_CONFIG0_CAL_AVG_CFG_MASK) >> ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SHIFT)

◆ ADC16_ADC16_CONFIG0_CAL_AVG_CFG_MASK

#define ADC16_ADC16_CONFIG0_CAL_AVG_CFG_MASK   (0x700000UL)

◆ ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SET

#define ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SET (   x)    (((uint32_t)(x) << ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SHIFT) & ADC16_ADC16_CONFIG0_CAL_AVG_CFG_MASK)

◆ ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SHIFT

#define ADC16_ADC16_CONFIG0_CAL_AVG_CFG_SHIFT   (20U)

◆ ADC16_ADC16_CONFIG0_CONV_PARAM_GET

#define ADC16_ADC16_CONFIG0_CONV_PARAM_GET (   x)    (((uint32_t)(x) & ADC16_ADC16_CONFIG0_CONV_PARAM_MASK) >> ADC16_ADC16_CONFIG0_CONV_PARAM_SHIFT)

◆ ADC16_ADC16_CONFIG0_CONV_PARAM_MASK

#define ADC16_ADC16_CONFIG0_CONV_PARAM_MASK   (0x3FFFU)

◆ ADC16_ADC16_CONFIG0_CONV_PARAM_SET

#define ADC16_ADC16_CONFIG0_CONV_PARAM_SET (   x)    (((uint32_t)(x) << ADC16_ADC16_CONFIG0_CONV_PARAM_SHIFT) & ADC16_ADC16_CONFIG0_CONV_PARAM_MASK)

◆ ADC16_ADC16_CONFIG0_CONV_PARAM_SHIFT

#define ADC16_ADC16_CONFIG0_CONV_PARAM_SHIFT   (0U)

◆ ADC16_ADC16_CONFIG0_PREEMPT_EN_GET

#define ADC16_ADC16_CONFIG0_PREEMPT_EN_GET (   x)    (((uint32_t)(x) & ADC16_ADC16_CONFIG0_PREEMPT_EN_MASK) >> ADC16_ADC16_CONFIG0_PREEMPT_EN_SHIFT)

◆ ADC16_ADC16_CONFIG0_PREEMPT_EN_MASK

#define ADC16_ADC16_CONFIG0_PREEMPT_EN_MASK   (0x4000U)

◆ ADC16_ADC16_CONFIG0_PREEMPT_EN_SET

#define ADC16_ADC16_CONFIG0_PREEMPT_EN_SET (   x)    (((uint32_t)(x) << ADC16_ADC16_CONFIG0_PREEMPT_EN_SHIFT) & ADC16_ADC16_CONFIG0_PREEMPT_EN_MASK)

◆ ADC16_ADC16_CONFIG0_PREEMPT_EN_SHIFT

#define ADC16_ADC16_CONFIG0_PREEMPT_EN_SHIFT   (14U)

◆ ADC16_ADC16_CONFIG0_REG_EN_GET

#define ADC16_ADC16_CONFIG0_REG_EN_GET (   x)    (((uint32_t)(x) & ADC16_ADC16_CONFIG0_REG_EN_MASK) >> ADC16_ADC16_CONFIG0_REG_EN_SHIFT)

◆ ADC16_ADC16_CONFIG0_REG_EN_MASK

#define ADC16_ADC16_CONFIG0_REG_EN_MASK   (0x1000000UL)

◆ ADC16_ADC16_CONFIG0_REG_EN_SET

#define ADC16_ADC16_CONFIG0_REG_EN_SET (   x)    (((uint32_t)(x) << ADC16_ADC16_CONFIG0_REG_EN_SHIFT) & ADC16_ADC16_CONFIG0_REG_EN_MASK)

◆ ADC16_ADC16_CONFIG0_REG_EN_SHIFT

#define ADC16_ADC16_CONFIG0_REG_EN_SHIFT   (24U)

◆ ADC16_ADC16_CONFIG1_COV_END_CNT_GET

#define ADC16_ADC16_CONFIG1_COV_END_CNT_GET (   x)    (((uint32_t)(x) & ADC16_ADC16_CONFIG1_COV_END_CNT_MASK) >> ADC16_ADC16_CONFIG1_COV_END_CNT_SHIFT)

◆ ADC16_ADC16_CONFIG1_COV_END_CNT_MASK

#define ADC16_ADC16_CONFIG1_COV_END_CNT_MASK   (0x1F00U)

◆ ADC16_ADC16_CONFIG1_COV_END_CNT_SET

#define ADC16_ADC16_CONFIG1_COV_END_CNT_SET (   x)    (((uint32_t)(x) << ADC16_ADC16_CONFIG1_COV_END_CNT_SHIFT) & ADC16_ADC16_CONFIG1_COV_END_CNT_MASK)

◆ ADC16_ADC16_CONFIG1_COV_END_CNT_SHIFT

#define ADC16_ADC16_CONFIG1_COV_END_CNT_SHIFT   (8U)

◆ ADC16_ADC16_PARAMS_ADC16_PARA00

#define ADC16_ADC16_PARAMS_ADC16_PARA00   (0UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA01

#define ADC16_ADC16_PARAMS_ADC16_PARA01   (1UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA02

#define ADC16_ADC16_PARAMS_ADC16_PARA02   (2UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA03

#define ADC16_ADC16_PARAMS_ADC16_PARA03   (3UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA04

#define ADC16_ADC16_PARAMS_ADC16_PARA04   (4UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA05

#define ADC16_ADC16_PARAMS_ADC16_PARA05   (5UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA06

#define ADC16_ADC16_PARAMS_ADC16_PARA06   (6UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA07

#define ADC16_ADC16_PARAMS_ADC16_PARA07   (7UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA08

#define ADC16_ADC16_PARAMS_ADC16_PARA08   (8UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA09

#define ADC16_ADC16_PARAMS_ADC16_PARA09   (9UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA10

#define ADC16_ADC16_PARAMS_ADC16_PARA10   (10UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA11

#define ADC16_ADC16_PARAMS_ADC16_PARA11   (11UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA12

#define ADC16_ADC16_PARAMS_ADC16_PARA12   (12UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA13

#define ADC16_ADC16_PARAMS_ADC16_PARA13   (13UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA14

#define ADC16_ADC16_PARAMS_ADC16_PARA14   (14UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA15

#define ADC16_ADC16_PARAMS_ADC16_PARA15   (15UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA16

#define ADC16_ADC16_PARAMS_ADC16_PARA16   (16UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA17

#define ADC16_ADC16_PARAMS_ADC16_PARA17   (17UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA18

#define ADC16_ADC16_PARAMS_ADC16_PARA18   (18UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA19

#define ADC16_ADC16_PARAMS_ADC16_PARA19   (19UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA20

#define ADC16_ADC16_PARAMS_ADC16_PARA20   (20UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA21

#define ADC16_ADC16_PARAMS_ADC16_PARA21   (21UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA22

#define ADC16_ADC16_PARAMS_ADC16_PARA22   (22UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA23

#define ADC16_ADC16_PARAMS_ADC16_PARA23   (23UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA24

#define ADC16_ADC16_PARAMS_ADC16_PARA24   (24UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA25

#define ADC16_ADC16_PARAMS_ADC16_PARA25   (25UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA26

#define ADC16_ADC16_PARAMS_ADC16_PARA26   (26UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA27

#define ADC16_ADC16_PARAMS_ADC16_PARA27   (27UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA28

#define ADC16_ADC16_PARAMS_ADC16_PARA28   (28UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA29

#define ADC16_ADC16_PARAMS_ADC16_PARA29   (29UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA30

#define ADC16_ADC16_PARAMS_ADC16_PARA30   (30UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA31

#define ADC16_ADC16_PARAMS_ADC16_PARA31   (31UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA32

#define ADC16_ADC16_PARAMS_ADC16_PARA32   (32UL)

◆ ADC16_ADC16_PARAMS_ADC16_PARA33

#define ADC16_ADC16_PARAMS_ADC16_PARA33   (33UL)

◆ ADC16_ADC16_PARAMS_PARAM_VAL_GET

#define ADC16_ADC16_PARAMS_PARAM_VAL_GET (   x)    (((uint16_t)(x) & ADC16_ADC16_PARAMS_PARAM_VAL_MASK) >> ADC16_ADC16_PARAMS_PARAM_VAL_SHIFT)

◆ ADC16_ADC16_PARAMS_PARAM_VAL_MASK

#define ADC16_ADC16_PARAMS_PARAM_VAL_MASK   (0xFFFFU)

◆ ADC16_ADC16_PARAMS_PARAM_VAL_SET

#define ADC16_ADC16_PARAMS_PARAM_VAL_SET (   x)    (((uint16_t)(x) << ADC16_ADC16_PARAMS_PARAM_VAL_SHIFT) & ADC16_ADC16_PARAMS_PARAM_VAL_MASK)

◆ ADC16_ADC16_PARAMS_PARAM_VAL_SHIFT

#define ADC16_ADC16_PARAMS_PARAM_VAL_SHIFT   (0U)

◆ ADC16_ADC_CFG0_ADC_AHB_EN_GET

#define ADC16_ADC_CFG0_ADC_AHB_EN_GET (   x)    (((uint32_t)(x) & ADC16_ADC_CFG0_ADC_AHB_EN_MASK) >> ADC16_ADC_CFG0_ADC_AHB_EN_SHIFT)

◆ ADC16_ADC_CFG0_ADC_AHB_EN_MASK

#define ADC16_ADC_CFG0_ADC_AHB_EN_MASK   (0x20000000UL)

◆ ADC16_ADC_CFG0_ADC_AHB_EN_SET

#define ADC16_ADC_CFG0_ADC_AHB_EN_SET (   x)    (((uint32_t)(x) << ADC16_ADC_CFG0_ADC_AHB_EN_SHIFT) & ADC16_ADC_CFG0_ADC_AHB_EN_MASK)

◆ ADC16_ADC_CFG0_ADC_AHB_EN_SHIFT

#define ADC16_ADC_CFG0_ADC_AHB_EN_SHIFT   (29U)

◆ ADC16_ADC_CFG0_PORT3_REALTIME_GET

#define ADC16_ADC_CFG0_PORT3_REALTIME_GET (   x)    (((uint32_t)(x) & ADC16_ADC_CFG0_PORT3_REALTIME_MASK) >> ADC16_ADC_CFG0_PORT3_REALTIME_SHIFT)

◆ ADC16_ADC_CFG0_PORT3_REALTIME_MASK

#define ADC16_ADC_CFG0_PORT3_REALTIME_MASK   (0x1U)

◆ ADC16_ADC_CFG0_PORT3_REALTIME_SET

#define ADC16_ADC_CFG0_PORT3_REALTIME_SET (   x)    (((uint32_t)(x) << ADC16_ADC_CFG0_PORT3_REALTIME_SHIFT) & ADC16_ADC_CFG0_PORT3_REALTIME_MASK)

◆ ADC16_ADC_CFG0_PORT3_REALTIME_SHIFT

#define ADC16_ADC_CFG0_PORT3_REALTIME_SHIFT   (0U)

◆ ADC16_ADC_CFG0_SEL_SYNC_AHB_GET

#define ADC16_ADC_CFG0_SEL_SYNC_AHB_GET (   x)    (((uint32_t)(x) & ADC16_ADC_CFG0_SEL_SYNC_AHB_MASK) >> ADC16_ADC_CFG0_SEL_SYNC_AHB_SHIFT)

◆ ADC16_ADC_CFG0_SEL_SYNC_AHB_MASK

#define ADC16_ADC_CFG0_SEL_SYNC_AHB_MASK   (0x80000000UL)

◆ ADC16_ADC_CFG0_SEL_SYNC_AHB_SET

#define ADC16_ADC_CFG0_SEL_SYNC_AHB_SET (   x)    (((uint32_t)(x) << ADC16_ADC_CFG0_SEL_SYNC_AHB_SHIFT) & ADC16_ADC_CFG0_SEL_SYNC_AHB_MASK)

◆ ADC16_ADC_CFG0_SEL_SYNC_AHB_SHIFT

#define ADC16_ADC_CFG0_SEL_SYNC_AHB_SHIFT   (31U)

◆ ADC16_ANA_CTRL0_ADC_CLK_ON_GET

#define ADC16_ANA_CTRL0_ADC_CLK_ON_GET (   x)    (((uint32_t)(x) & ADC16_ANA_CTRL0_ADC_CLK_ON_MASK) >> ADC16_ANA_CTRL0_ADC_CLK_ON_SHIFT)

◆ ADC16_ANA_CTRL0_ADC_CLK_ON_MASK

#define ADC16_ANA_CTRL0_ADC_CLK_ON_MASK   (0x1000U)

◆ ADC16_ANA_CTRL0_ADC_CLK_ON_SET

#define ADC16_ANA_CTRL0_ADC_CLK_ON_SET (   x)    (((uint32_t)(x) << ADC16_ANA_CTRL0_ADC_CLK_ON_SHIFT) & ADC16_ANA_CTRL0_ADC_CLK_ON_MASK)

◆ ADC16_ANA_CTRL0_ADC_CLK_ON_SHIFT

#define ADC16_ANA_CTRL0_ADC_CLK_ON_SHIFT   (12U)

◆ ADC16_ANA_CTRL0_MOTO_EN_GET

#define ADC16_ANA_CTRL0_MOTO_EN_GET (   x)    (((uint32_t)(x) & ADC16_ANA_CTRL0_MOTO_EN_MASK) >> ADC16_ANA_CTRL0_MOTO_EN_SHIFT)

◆ ADC16_ANA_CTRL0_MOTO_EN_MASK

#define ADC16_ANA_CTRL0_MOTO_EN_MASK   (0x80000000UL)

◆ ADC16_ANA_CTRL0_MOTO_EN_SET

#define ADC16_ANA_CTRL0_MOTO_EN_SET (   x)    (((uint32_t)(x) << ADC16_ANA_CTRL0_MOTO_EN_SHIFT) & ADC16_ANA_CTRL0_MOTO_EN_MASK)

◆ ADC16_ANA_CTRL0_MOTO_EN_SHIFT

#define ADC16_ANA_CTRL0_MOTO_EN_SHIFT   (31U)

◆ ADC16_ANA_CTRL0_STARTCAL_GET

#define ADC16_ANA_CTRL0_STARTCAL_GET (   x)    (((uint32_t)(x) & ADC16_ANA_CTRL0_STARTCAL_MASK) >> ADC16_ANA_CTRL0_STARTCAL_SHIFT)

◆ ADC16_ANA_CTRL0_STARTCAL_MASK

#define ADC16_ANA_CTRL0_STARTCAL_MASK   (0x4U)

◆ ADC16_ANA_CTRL0_STARTCAL_SET

#define ADC16_ANA_CTRL0_STARTCAL_SET (   x)    (((uint32_t)(x) << ADC16_ANA_CTRL0_STARTCAL_SHIFT) & ADC16_ANA_CTRL0_STARTCAL_MASK)

◆ ADC16_ANA_CTRL0_STARTCAL_SHIFT

#define ADC16_ANA_CTRL0_STARTCAL_SHIFT   (2U)

◆ ADC16_ANA_STATUS_CALON_GET

#define ADC16_ANA_STATUS_CALON_GET (   x)    (((uint32_t)(x) & ADC16_ANA_STATUS_CALON_MASK) >> ADC16_ANA_STATUS_CALON_SHIFT)

◆ ADC16_ANA_STATUS_CALON_MASK

#define ADC16_ANA_STATUS_CALON_MASK   (0x80U)

◆ ADC16_ANA_STATUS_CALON_SET

#define ADC16_ANA_STATUS_CALON_SET (   x)    (((uint32_t)(x) << ADC16_ANA_STATUS_CALON_SHIFT) & ADC16_ANA_STATUS_CALON_MASK)

◆ ADC16_ANA_STATUS_CALON_SHIFT

#define ADC16_ANA_STATUS_CALON_SHIFT   (7U)

◆ ADC16_BUF_CFG0_BUS_MODE_EN_GET

#define ADC16_BUF_CFG0_BUS_MODE_EN_GET (   x)    (((uint32_t)(x) & ADC16_BUF_CFG0_BUS_MODE_EN_MASK) >> ADC16_BUF_CFG0_BUS_MODE_EN_SHIFT)

◆ ADC16_BUF_CFG0_BUS_MODE_EN_MASK

#define ADC16_BUF_CFG0_BUS_MODE_EN_MASK   (0x2U)

◆ ADC16_BUF_CFG0_BUS_MODE_EN_SET

#define ADC16_BUF_CFG0_BUS_MODE_EN_SET (   x)    (((uint32_t)(x) << ADC16_BUF_CFG0_BUS_MODE_EN_SHIFT) & ADC16_BUF_CFG0_BUS_MODE_EN_MASK)

◆ ADC16_BUF_CFG0_BUS_MODE_EN_SHIFT

#define ADC16_BUF_CFG0_BUS_MODE_EN_SHIFT   (1U)

◆ ADC16_BUF_CFG0_WAIT_DIS_GET

#define ADC16_BUF_CFG0_WAIT_DIS_GET (   x)    (((uint32_t)(x) & ADC16_BUF_CFG0_WAIT_DIS_MASK) >> ADC16_BUF_CFG0_WAIT_DIS_SHIFT)

◆ ADC16_BUF_CFG0_WAIT_DIS_MASK

#define ADC16_BUF_CFG0_WAIT_DIS_MASK   (0x1U)

◆ ADC16_BUF_CFG0_WAIT_DIS_SET

#define ADC16_BUF_CFG0_WAIT_DIS_SET (   x)    (((uint32_t)(x) << ADC16_BUF_CFG0_WAIT_DIS_SHIFT) & ADC16_BUF_CFG0_WAIT_DIS_MASK)

◆ ADC16_BUF_CFG0_WAIT_DIS_SHIFT

#define ADC16_BUF_CFG0_WAIT_DIS_SHIFT   (0U)

◆ ADC16_BUS_RESULT_CHAN_RESULT_GET

#define ADC16_BUS_RESULT_CHAN_RESULT_GET (   x)    (((uint32_t)(x) & ADC16_BUS_RESULT_CHAN_RESULT_MASK) >> ADC16_BUS_RESULT_CHAN_RESULT_SHIFT)

◆ ADC16_BUS_RESULT_CHAN_RESULT_MASK

#define ADC16_BUS_RESULT_CHAN_RESULT_MASK   (0xFFFFU)

◆ ADC16_BUS_RESULT_CHAN_RESULT_SHIFT

#define ADC16_BUS_RESULT_CHAN_RESULT_SHIFT   (0U)

◆ ADC16_BUS_RESULT_CHN0

#define ADC16_BUS_RESULT_CHN0   (0UL)

◆ ADC16_BUS_RESULT_CHN1

#define ADC16_BUS_RESULT_CHN1   (1UL)

◆ ADC16_BUS_RESULT_CHN10

#define ADC16_BUS_RESULT_CHN10   (10UL)

◆ ADC16_BUS_RESULT_CHN11

#define ADC16_BUS_RESULT_CHN11   (11UL)

◆ ADC16_BUS_RESULT_CHN12

#define ADC16_BUS_RESULT_CHN12   (12UL)

◆ ADC16_BUS_RESULT_CHN13

#define ADC16_BUS_RESULT_CHN13   (13UL)

◆ ADC16_BUS_RESULT_CHN14

#define ADC16_BUS_RESULT_CHN14   (14UL)

◆ ADC16_BUS_RESULT_CHN15

#define ADC16_BUS_RESULT_CHN15   (15UL)

◆ ADC16_BUS_RESULT_CHN2

#define ADC16_BUS_RESULT_CHN2   (2UL)

◆ ADC16_BUS_RESULT_CHN3

#define ADC16_BUS_RESULT_CHN3   (3UL)

◆ ADC16_BUS_RESULT_CHN4

#define ADC16_BUS_RESULT_CHN4   (4UL)

◆ ADC16_BUS_RESULT_CHN5

#define ADC16_BUS_RESULT_CHN5   (5UL)

◆ ADC16_BUS_RESULT_CHN6

#define ADC16_BUS_RESULT_CHN6   (6UL)

◆ ADC16_BUS_RESULT_CHN7

#define ADC16_BUS_RESULT_CHN7   (7UL)

◆ ADC16_BUS_RESULT_CHN8

#define ADC16_BUS_RESULT_CHN8   (8UL)

◆ ADC16_BUS_RESULT_CHN9

#define ADC16_BUS_RESULT_CHN9   (9UL)

◆ ADC16_BUS_RESULT_VALID_GET

#define ADC16_BUS_RESULT_VALID_GET (   x)    (((uint32_t)(x) & ADC16_BUS_RESULT_VALID_MASK) >> ADC16_BUS_RESULT_VALID_SHIFT)

◆ ADC16_BUS_RESULT_VALID_MASK

#define ADC16_BUS_RESULT_VALID_MASK   (0x10000UL)

◆ ADC16_BUS_RESULT_VALID_SHIFT

#define ADC16_BUS_RESULT_VALID_SHIFT   (16U)

◆ ADC16_CONFIG_CHAN0_GET

#define ADC16_CONFIG_CHAN0_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_CHAN0_MASK) >> ADC16_CONFIG_CHAN0_SHIFT)

◆ ADC16_CONFIG_CHAN0_MASK

#define ADC16_CONFIG_CHAN0_MASK   (0x1FU)

◆ ADC16_CONFIG_CHAN0_SET

#define ADC16_CONFIG_CHAN0_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_CHAN0_SHIFT) & ADC16_CONFIG_CHAN0_MASK)

◆ ADC16_CONFIG_CHAN0_SHIFT

#define ADC16_CONFIG_CHAN0_SHIFT   (0U)

◆ ADC16_CONFIG_CHAN1_GET

#define ADC16_CONFIG_CHAN1_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_CHAN1_MASK) >> ADC16_CONFIG_CHAN1_SHIFT)

◆ ADC16_CONFIG_CHAN1_MASK

#define ADC16_CONFIG_CHAN1_MASK   (0x1F00U)

◆ ADC16_CONFIG_CHAN1_SET

#define ADC16_CONFIG_CHAN1_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_CHAN1_SHIFT) & ADC16_CONFIG_CHAN1_MASK)

◆ ADC16_CONFIG_CHAN1_SHIFT

#define ADC16_CONFIG_CHAN1_SHIFT   (8U)

◆ ADC16_CONFIG_CHAN2_GET

#define ADC16_CONFIG_CHAN2_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_CHAN2_MASK) >> ADC16_CONFIG_CHAN2_SHIFT)

◆ ADC16_CONFIG_CHAN2_MASK

#define ADC16_CONFIG_CHAN2_MASK   (0x1F0000UL)

◆ ADC16_CONFIG_CHAN2_SET

#define ADC16_CONFIG_CHAN2_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_CHAN2_SHIFT) & ADC16_CONFIG_CHAN2_MASK)

◆ ADC16_CONFIG_CHAN2_SHIFT

#define ADC16_CONFIG_CHAN2_SHIFT   (16U)

◆ ADC16_CONFIG_CHAN3_GET

#define ADC16_CONFIG_CHAN3_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_CHAN3_MASK) >> ADC16_CONFIG_CHAN3_SHIFT)

◆ ADC16_CONFIG_CHAN3_MASK

#define ADC16_CONFIG_CHAN3_MASK   (0x1F000000UL)

◆ ADC16_CONFIG_CHAN3_SET

#define ADC16_CONFIG_CHAN3_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_CHAN3_SHIFT) & ADC16_CONFIG_CHAN3_MASK)

◆ ADC16_CONFIG_CHAN3_SHIFT

#define ADC16_CONFIG_CHAN3_SHIFT   (24U)

◆ ADC16_CONFIG_INTEN0_GET

#define ADC16_CONFIG_INTEN0_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_INTEN0_MASK) >> ADC16_CONFIG_INTEN0_SHIFT)

◆ ADC16_CONFIG_INTEN0_MASK

#define ADC16_CONFIG_INTEN0_MASK   (0x20U)

◆ ADC16_CONFIG_INTEN0_SET

#define ADC16_CONFIG_INTEN0_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_INTEN0_SHIFT) & ADC16_CONFIG_INTEN0_MASK)

◆ ADC16_CONFIG_INTEN0_SHIFT

#define ADC16_CONFIG_INTEN0_SHIFT   (5U)

◆ ADC16_CONFIG_INTEN1_GET

#define ADC16_CONFIG_INTEN1_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_INTEN1_MASK) >> ADC16_CONFIG_INTEN1_SHIFT)

◆ ADC16_CONFIG_INTEN1_MASK

#define ADC16_CONFIG_INTEN1_MASK   (0x2000U)

◆ ADC16_CONFIG_INTEN1_SET

#define ADC16_CONFIG_INTEN1_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_INTEN1_SHIFT) & ADC16_CONFIG_INTEN1_MASK)

◆ ADC16_CONFIG_INTEN1_SHIFT

#define ADC16_CONFIG_INTEN1_SHIFT   (13U)

◆ ADC16_CONFIG_INTEN2_GET

#define ADC16_CONFIG_INTEN2_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_INTEN2_MASK) >> ADC16_CONFIG_INTEN2_SHIFT)

◆ ADC16_CONFIG_INTEN2_MASK

#define ADC16_CONFIG_INTEN2_MASK   (0x200000UL)

◆ ADC16_CONFIG_INTEN2_SET

#define ADC16_CONFIG_INTEN2_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_INTEN2_SHIFT) & ADC16_CONFIG_INTEN2_MASK)

◆ ADC16_CONFIG_INTEN2_SHIFT

#define ADC16_CONFIG_INTEN2_SHIFT   (21U)

◆ ADC16_CONFIG_INTEN3_GET

#define ADC16_CONFIG_INTEN3_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_INTEN3_MASK) >> ADC16_CONFIG_INTEN3_SHIFT)

◆ ADC16_CONFIG_INTEN3_MASK

#define ADC16_CONFIG_INTEN3_MASK   (0x20000000UL)

◆ ADC16_CONFIG_INTEN3_SET

#define ADC16_CONFIG_INTEN3_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_INTEN3_SHIFT) & ADC16_CONFIG_INTEN3_MASK)

◆ ADC16_CONFIG_INTEN3_SHIFT

#define ADC16_CONFIG_INTEN3_SHIFT   (29U)

◆ ADC16_CONFIG_QUEUE_EN_GET

#define ADC16_CONFIG_QUEUE_EN_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_QUEUE_EN_MASK) >> ADC16_CONFIG_QUEUE_EN_SHIFT)

◆ ADC16_CONFIG_QUEUE_EN_MASK

#define ADC16_CONFIG_QUEUE_EN_MASK   (0x40U)

◆ ADC16_CONFIG_QUEUE_EN_SET

#define ADC16_CONFIG_QUEUE_EN_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_QUEUE_EN_SHIFT) & ADC16_CONFIG_QUEUE_EN_MASK)

◆ ADC16_CONFIG_QUEUE_EN_SHIFT

#define ADC16_CONFIG_QUEUE_EN_SHIFT   (6U)

◆ ADC16_CONFIG_TRG0A

#define ADC16_CONFIG_TRG0A   (0UL)

◆ ADC16_CONFIG_TRG0B

#define ADC16_CONFIG_TRG0B   (1UL)

◆ ADC16_CONFIG_TRG0C

#define ADC16_CONFIG_TRG0C   (2UL)

◆ ADC16_CONFIG_TRG1A

#define ADC16_CONFIG_TRG1A   (3UL)

◆ ADC16_CONFIG_TRG1B

#define ADC16_CONFIG_TRG1B   (4UL)

◆ ADC16_CONFIG_TRG1C

#define ADC16_CONFIG_TRG1C   (5UL)

◆ ADC16_CONFIG_TRG2A

#define ADC16_CONFIG_TRG2A   (6UL)

◆ ADC16_CONFIG_TRG2B

#define ADC16_CONFIG_TRG2B   (7UL)

◆ ADC16_CONFIG_TRG2C

#define ADC16_CONFIG_TRG2C   (8UL)

◆ ADC16_CONFIG_TRG3A

#define ADC16_CONFIG_TRG3A   (9UL)

◆ ADC16_CONFIG_TRG3B

#define ADC16_CONFIG_TRG3B   (10UL)

◆ ADC16_CONFIG_TRG3C

#define ADC16_CONFIG_TRG3C   (11UL)

◆ ADC16_CONFIG_TRIG_LEN_GET

#define ADC16_CONFIG_TRIG_LEN_GET (   x)    (((uint32_t)(x) & ADC16_CONFIG_TRIG_LEN_MASK) >> ADC16_CONFIG_TRIG_LEN_SHIFT)

◆ ADC16_CONFIG_TRIG_LEN_MASK

#define ADC16_CONFIG_TRIG_LEN_MASK   (0xC0000000UL)

◆ ADC16_CONFIG_TRIG_LEN_SET

#define ADC16_CONFIG_TRIG_LEN_SET (   x)    (((uint32_t)(x) << ADC16_CONFIG_TRIG_LEN_SHIFT) & ADC16_CONFIG_TRIG_LEN_MASK)

◆ ADC16_CONFIG_TRIG_LEN_SHIFT

#define ADC16_CONFIG_TRIG_LEN_SHIFT   (30U)

◆ ADC16_CONV_CFG1_CLOCK_DIVIDER_GET

#define ADC16_CONV_CFG1_CLOCK_DIVIDER_GET (   x)    (((uint32_t)(x) & ADC16_CONV_CFG1_CLOCK_DIVIDER_MASK) >> ADC16_CONV_CFG1_CLOCK_DIVIDER_SHIFT)

◆ ADC16_CONV_CFG1_CLOCK_DIVIDER_MASK

#define ADC16_CONV_CFG1_CLOCK_DIVIDER_MASK   (0xFU)

◆ ADC16_CONV_CFG1_CLOCK_DIVIDER_SET

#define ADC16_CONV_CFG1_CLOCK_DIVIDER_SET (   x)    (((uint32_t)(x) << ADC16_CONV_CFG1_CLOCK_DIVIDER_SHIFT) & ADC16_CONV_CFG1_CLOCK_DIVIDER_MASK)

◆ ADC16_CONV_CFG1_CLOCK_DIVIDER_SHIFT

#define ADC16_CONV_CFG1_CLOCK_DIVIDER_SHIFT   (0U)

◆ ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_GET

#define ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_GET (   x)    (((uint32_t)(x) & ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK) >> ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT)

◆ ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK

#define ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK   (0x1F0U)

◆ ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SET

#define ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SET (   x)    (((uint32_t)(x) << ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT) & ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK)

◆ ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT

#define ADC16_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT   (4U)

◆ ADC16_INT_EN_AHB_ERR_GET

#define ADC16_INT_EN_AHB_ERR_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_AHB_ERR_MASK) >> ADC16_INT_EN_AHB_ERR_SHIFT)

◆ ADC16_INT_EN_AHB_ERR_MASK

#define ADC16_INT_EN_AHB_ERR_MASK   (0x200000UL)

◆ ADC16_INT_EN_AHB_ERR_SET

#define ADC16_INT_EN_AHB_ERR_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_AHB_ERR_SHIFT) & ADC16_INT_EN_AHB_ERR_MASK)

◆ ADC16_INT_EN_AHB_ERR_SHIFT

#define ADC16_INT_EN_AHB_ERR_SHIFT   (21U)

◆ ADC16_INT_EN_DMA_FIFO_FULL_GET

#define ADC16_INT_EN_DMA_FIFO_FULL_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_DMA_FIFO_FULL_MASK) >> ADC16_INT_EN_DMA_FIFO_FULL_SHIFT)

◆ ADC16_INT_EN_DMA_FIFO_FULL_MASK

#define ADC16_INT_EN_DMA_FIFO_FULL_MASK   (0x400000UL)

◆ ADC16_INT_EN_DMA_FIFO_FULL_SET

#define ADC16_INT_EN_DMA_FIFO_FULL_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_DMA_FIFO_FULL_SHIFT) & ADC16_INT_EN_DMA_FIFO_FULL_MASK)

◆ ADC16_INT_EN_DMA_FIFO_FULL_SHIFT

#define ADC16_INT_EN_DMA_FIFO_FULL_SHIFT   (22U)

◆ ADC16_INT_EN_READ_CFLCT_GET

#define ADC16_INT_EN_READ_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_READ_CFLCT_MASK) >> ADC16_INT_EN_READ_CFLCT_SHIFT)

◆ ADC16_INT_EN_READ_CFLCT_MASK

#define ADC16_INT_EN_READ_CFLCT_MASK   (0x10000000UL)

◆ ADC16_INT_EN_READ_CFLCT_SET

#define ADC16_INT_EN_READ_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_READ_CFLCT_SHIFT) & ADC16_INT_EN_READ_CFLCT_MASK)

◆ ADC16_INT_EN_READ_CFLCT_SHIFT

#define ADC16_INT_EN_READ_CFLCT_SHIFT   (28U)

◆ ADC16_INT_EN_SEQ_CMPT_GET

#define ADC16_INT_EN_SEQ_CMPT_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_SEQ_CMPT_MASK) >> ADC16_INT_EN_SEQ_CMPT_SHIFT)

◆ ADC16_INT_EN_SEQ_CMPT_MASK

#define ADC16_INT_EN_SEQ_CMPT_MASK   (0x1000000UL)

◆ ADC16_INT_EN_SEQ_CMPT_SET

#define ADC16_INT_EN_SEQ_CMPT_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_SEQ_CMPT_SHIFT) & ADC16_INT_EN_SEQ_CMPT_MASK)

◆ ADC16_INT_EN_SEQ_CMPT_SHIFT

#define ADC16_INT_EN_SEQ_CMPT_SHIFT   (24U)

◆ ADC16_INT_EN_SEQ_CVC_GET

#define ADC16_INT_EN_SEQ_CVC_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_SEQ_CVC_MASK) >> ADC16_INT_EN_SEQ_CVC_SHIFT)

◆ ADC16_INT_EN_SEQ_CVC_MASK

#define ADC16_INT_EN_SEQ_CVC_MASK   (0x800000UL)

◆ ADC16_INT_EN_SEQ_CVC_SET

#define ADC16_INT_EN_SEQ_CVC_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_SEQ_CVC_SHIFT) & ADC16_INT_EN_SEQ_CVC_MASK)

◆ ADC16_INT_EN_SEQ_CVC_SHIFT

#define ADC16_INT_EN_SEQ_CVC_SHIFT   (23U)

◆ ADC16_INT_EN_SEQ_DMAABT_GET

#define ADC16_INT_EN_SEQ_DMAABT_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_SEQ_DMAABT_MASK) >> ADC16_INT_EN_SEQ_DMAABT_SHIFT)

◆ ADC16_INT_EN_SEQ_DMAABT_MASK

#define ADC16_INT_EN_SEQ_DMAABT_MASK   (0x2000000UL)

◆ ADC16_INT_EN_SEQ_DMAABT_SET

#define ADC16_INT_EN_SEQ_DMAABT_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_SEQ_DMAABT_SHIFT) & ADC16_INT_EN_SEQ_DMAABT_MASK)

◆ ADC16_INT_EN_SEQ_DMAABT_SHIFT

#define ADC16_INT_EN_SEQ_DMAABT_SHIFT   (25U)

◆ ADC16_INT_EN_SEQ_HW_CFLCT_GET

#define ADC16_INT_EN_SEQ_HW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_SEQ_HW_CFLCT_MASK) >> ADC16_INT_EN_SEQ_HW_CFLCT_SHIFT)

◆ ADC16_INT_EN_SEQ_HW_CFLCT_MASK

#define ADC16_INT_EN_SEQ_HW_CFLCT_MASK   (0x4000000UL)

◆ ADC16_INT_EN_SEQ_HW_CFLCT_SET

#define ADC16_INT_EN_SEQ_HW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_SEQ_HW_CFLCT_SHIFT) & ADC16_INT_EN_SEQ_HW_CFLCT_MASK)

◆ ADC16_INT_EN_SEQ_HW_CFLCT_SHIFT

#define ADC16_INT_EN_SEQ_HW_CFLCT_SHIFT   (26U)

◆ ADC16_INT_EN_SEQ_SW_CFLCT_GET

#define ADC16_INT_EN_SEQ_SW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_SEQ_SW_CFLCT_MASK) >> ADC16_INT_EN_SEQ_SW_CFLCT_SHIFT)

◆ ADC16_INT_EN_SEQ_SW_CFLCT_MASK

#define ADC16_INT_EN_SEQ_SW_CFLCT_MASK   (0x8000000UL)

◆ ADC16_INT_EN_SEQ_SW_CFLCT_SET

#define ADC16_INT_EN_SEQ_SW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_SEQ_SW_CFLCT_SHIFT) & ADC16_INT_EN_SEQ_SW_CFLCT_MASK)

◆ ADC16_INT_EN_SEQ_SW_CFLCT_SHIFT

#define ADC16_INT_EN_SEQ_SW_CFLCT_SHIFT   (27U)

◆ ADC16_INT_EN_STOP_POS_GET

#define ADC16_INT_EN_STOP_POS_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_STOP_POS_MASK) >> ADC16_INT_EN_STOP_POS_SHIFT)

◆ ADC16_INT_EN_STOP_POS_MASK

#define ADC16_INT_EN_STOP_POS_MASK   (0x100000UL)

◆ ADC16_INT_EN_STOP_POS_SET

#define ADC16_INT_EN_STOP_POS_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_STOP_POS_SHIFT) & ADC16_INT_EN_STOP_POS_MASK)

◆ ADC16_INT_EN_STOP_POS_SHIFT

#define ADC16_INT_EN_STOP_POS_SHIFT   (20U)

◆ ADC16_INT_EN_TRIG_CMPT_GET

#define ADC16_INT_EN_TRIG_CMPT_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_TRIG_CMPT_MASK) >> ADC16_INT_EN_TRIG_CMPT_SHIFT)

◆ ADC16_INT_EN_TRIG_CMPT_MASK

#define ADC16_INT_EN_TRIG_CMPT_MASK   (0x80000000UL)

◆ ADC16_INT_EN_TRIG_CMPT_SET

#define ADC16_INT_EN_TRIG_CMPT_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_TRIG_CMPT_SHIFT) & ADC16_INT_EN_TRIG_CMPT_MASK)

◆ ADC16_INT_EN_TRIG_CMPT_SHIFT

#define ADC16_INT_EN_TRIG_CMPT_SHIFT   (31U)

◆ ADC16_INT_EN_TRIG_HW_CFLCT_GET

#define ADC16_INT_EN_TRIG_HW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_TRIG_HW_CFLCT_MASK) >> ADC16_INT_EN_TRIG_HW_CFLCT_SHIFT)

◆ ADC16_INT_EN_TRIG_HW_CFLCT_MASK

#define ADC16_INT_EN_TRIG_HW_CFLCT_MASK   (0x20000000UL)

◆ ADC16_INT_EN_TRIG_HW_CFLCT_SET

#define ADC16_INT_EN_TRIG_HW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_TRIG_HW_CFLCT_SHIFT) & ADC16_INT_EN_TRIG_HW_CFLCT_MASK)

◆ ADC16_INT_EN_TRIG_HW_CFLCT_SHIFT

#define ADC16_INT_EN_TRIG_HW_CFLCT_SHIFT   (29U)

◆ ADC16_INT_EN_TRIG_SW_CFLCT_GET

#define ADC16_INT_EN_TRIG_SW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_TRIG_SW_CFLCT_MASK) >> ADC16_INT_EN_TRIG_SW_CFLCT_SHIFT)

◆ ADC16_INT_EN_TRIG_SW_CFLCT_MASK

#define ADC16_INT_EN_TRIG_SW_CFLCT_MASK   (0x40000000UL)

◆ ADC16_INT_EN_TRIG_SW_CFLCT_SET

#define ADC16_INT_EN_TRIG_SW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_TRIG_SW_CFLCT_SHIFT) & ADC16_INT_EN_TRIG_SW_CFLCT_MASK)

◆ ADC16_INT_EN_TRIG_SW_CFLCT_SHIFT

#define ADC16_INT_EN_TRIG_SW_CFLCT_SHIFT   (30U)

◆ ADC16_INT_EN_WDOG_GET

#define ADC16_INT_EN_WDOG_GET (   x)    (((uint32_t)(x) & ADC16_INT_EN_WDOG_MASK) >> ADC16_INT_EN_WDOG_SHIFT)

◆ ADC16_INT_EN_WDOG_MASK

#define ADC16_INT_EN_WDOG_MASK   (0xFFFFU)

◆ ADC16_INT_EN_WDOG_SET

#define ADC16_INT_EN_WDOG_SET (   x)    (((uint32_t)(x) << ADC16_INT_EN_WDOG_SHIFT) & ADC16_INT_EN_WDOG_MASK)

◆ ADC16_INT_EN_WDOG_SHIFT

#define ADC16_INT_EN_WDOG_SHIFT   (0U)

◆ ADC16_INT_STS_AHB_ERR_GET

#define ADC16_INT_STS_AHB_ERR_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_AHB_ERR_MASK) >> ADC16_INT_STS_AHB_ERR_SHIFT)

◆ ADC16_INT_STS_AHB_ERR_MASK

#define ADC16_INT_STS_AHB_ERR_MASK   (0x200000UL)

◆ ADC16_INT_STS_AHB_ERR_SET

#define ADC16_INT_STS_AHB_ERR_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_AHB_ERR_SHIFT) & ADC16_INT_STS_AHB_ERR_MASK)

◆ ADC16_INT_STS_AHB_ERR_SHIFT

#define ADC16_INT_STS_AHB_ERR_SHIFT   (21U)

◆ ADC16_INT_STS_DMA_FIFO_FULL_GET

#define ADC16_INT_STS_DMA_FIFO_FULL_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_DMA_FIFO_FULL_MASK) >> ADC16_INT_STS_DMA_FIFO_FULL_SHIFT)

◆ ADC16_INT_STS_DMA_FIFO_FULL_MASK

#define ADC16_INT_STS_DMA_FIFO_FULL_MASK   (0x400000UL)

◆ ADC16_INT_STS_DMA_FIFO_FULL_SET

#define ADC16_INT_STS_DMA_FIFO_FULL_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_DMA_FIFO_FULL_SHIFT) & ADC16_INT_STS_DMA_FIFO_FULL_MASK)

◆ ADC16_INT_STS_DMA_FIFO_FULL_SHIFT

#define ADC16_INT_STS_DMA_FIFO_FULL_SHIFT   (22U)

◆ ADC16_INT_STS_READ_CFLCT_GET

#define ADC16_INT_STS_READ_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_READ_CFLCT_MASK) >> ADC16_INT_STS_READ_CFLCT_SHIFT)

◆ ADC16_INT_STS_READ_CFLCT_MASK

#define ADC16_INT_STS_READ_CFLCT_MASK   (0x10000000UL)

◆ ADC16_INT_STS_READ_CFLCT_SET

#define ADC16_INT_STS_READ_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_READ_CFLCT_SHIFT) & ADC16_INT_STS_READ_CFLCT_MASK)

◆ ADC16_INT_STS_READ_CFLCT_SHIFT

#define ADC16_INT_STS_READ_CFLCT_SHIFT   (28U)

◆ ADC16_INT_STS_SEQ_CMPT_GET

#define ADC16_INT_STS_SEQ_CMPT_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_SEQ_CMPT_MASK) >> ADC16_INT_STS_SEQ_CMPT_SHIFT)

◆ ADC16_INT_STS_SEQ_CMPT_MASK

#define ADC16_INT_STS_SEQ_CMPT_MASK   (0x1000000UL)

◆ ADC16_INT_STS_SEQ_CMPT_SET

#define ADC16_INT_STS_SEQ_CMPT_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_SEQ_CMPT_SHIFT) & ADC16_INT_STS_SEQ_CMPT_MASK)

◆ ADC16_INT_STS_SEQ_CMPT_SHIFT

#define ADC16_INT_STS_SEQ_CMPT_SHIFT   (24U)

◆ ADC16_INT_STS_SEQ_CVC_GET

#define ADC16_INT_STS_SEQ_CVC_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_SEQ_CVC_MASK) >> ADC16_INT_STS_SEQ_CVC_SHIFT)

◆ ADC16_INT_STS_SEQ_CVC_MASK

#define ADC16_INT_STS_SEQ_CVC_MASK   (0x800000UL)

◆ ADC16_INT_STS_SEQ_CVC_SET

#define ADC16_INT_STS_SEQ_CVC_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_SEQ_CVC_SHIFT) & ADC16_INT_STS_SEQ_CVC_MASK)

◆ ADC16_INT_STS_SEQ_CVC_SHIFT

#define ADC16_INT_STS_SEQ_CVC_SHIFT   (23U)

◆ ADC16_INT_STS_SEQ_DMAABT_GET

#define ADC16_INT_STS_SEQ_DMAABT_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_SEQ_DMAABT_MASK) >> ADC16_INT_STS_SEQ_DMAABT_SHIFT)

◆ ADC16_INT_STS_SEQ_DMAABT_MASK

#define ADC16_INT_STS_SEQ_DMAABT_MASK   (0x2000000UL)

◆ ADC16_INT_STS_SEQ_DMAABT_SET

#define ADC16_INT_STS_SEQ_DMAABT_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_SEQ_DMAABT_SHIFT) & ADC16_INT_STS_SEQ_DMAABT_MASK)

◆ ADC16_INT_STS_SEQ_DMAABT_SHIFT

#define ADC16_INT_STS_SEQ_DMAABT_SHIFT   (25U)

◆ ADC16_INT_STS_SEQ_HW_CFLCT_GET

#define ADC16_INT_STS_SEQ_HW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_SEQ_HW_CFLCT_MASK) >> ADC16_INT_STS_SEQ_HW_CFLCT_SHIFT)

◆ ADC16_INT_STS_SEQ_HW_CFLCT_MASK

#define ADC16_INT_STS_SEQ_HW_CFLCT_MASK   (0x4000000UL)

◆ ADC16_INT_STS_SEQ_HW_CFLCT_SET

#define ADC16_INT_STS_SEQ_HW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_SEQ_HW_CFLCT_SHIFT) & ADC16_INT_STS_SEQ_HW_CFLCT_MASK)

◆ ADC16_INT_STS_SEQ_HW_CFLCT_SHIFT

#define ADC16_INT_STS_SEQ_HW_CFLCT_SHIFT   (26U)

◆ ADC16_INT_STS_SEQ_SW_CFLCT_GET

#define ADC16_INT_STS_SEQ_SW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_SEQ_SW_CFLCT_MASK) >> ADC16_INT_STS_SEQ_SW_CFLCT_SHIFT)

◆ ADC16_INT_STS_SEQ_SW_CFLCT_MASK

#define ADC16_INT_STS_SEQ_SW_CFLCT_MASK   (0x8000000UL)

◆ ADC16_INT_STS_SEQ_SW_CFLCT_SET

#define ADC16_INT_STS_SEQ_SW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_SEQ_SW_CFLCT_SHIFT) & ADC16_INT_STS_SEQ_SW_CFLCT_MASK)

◆ ADC16_INT_STS_SEQ_SW_CFLCT_SHIFT

#define ADC16_INT_STS_SEQ_SW_CFLCT_SHIFT   (27U)

◆ ADC16_INT_STS_STOP_POS_GET

#define ADC16_INT_STS_STOP_POS_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_STOP_POS_MASK) >> ADC16_INT_STS_STOP_POS_SHIFT)

◆ ADC16_INT_STS_STOP_POS_MASK

#define ADC16_INT_STS_STOP_POS_MASK   (0x100000UL)

◆ ADC16_INT_STS_STOP_POS_SET

#define ADC16_INT_STS_STOP_POS_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_STOP_POS_SHIFT) & ADC16_INT_STS_STOP_POS_MASK)

◆ ADC16_INT_STS_STOP_POS_SHIFT

#define ADC16_INT_STS_STOP_POS_SHIFT   (20U)

◆ ADC16_INT_STS_TRIG_CMPT_GET

#define ADC16_INT_STS_TRIG_CMPT_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_TRIG_CMPT_MASK) >> ADC16_INT_STS_TRIG_CMPT_SHIFT)

◆ ADC16_INT_STS_TRIG_CMPT_MASK

#define ADC16_INT_STS_TRIG_CMPT_MASK   (0x80000000UL)

◆ ADC16_INT_STS_TRIG_CMPT_SET

#define ADC16_INT_STS_TRIG_CMPT_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_TRIG_CMPT_SHIFT) & ADC16_INT_STS_TRIG_CMPT_MASK)

◆ ADC16_INT_STS_TRIG_CMPT_SHIFT

#define ADC16_INT_STS_TRIG_CMPT_SHIFT   (31U)

◆ ADC16_INT_STS_TRIG_HW_CFLCT_GET

#define ADC16_INT_STS_TRIG_HW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_TRIG_HW_CFLCT_MASK) >> ADC16_INT_STS_TRIG_HW_CFLCT_SHIFT)

◆ ADC16_INT_STS_TRIG_HW_CFLCT_MASK

#define ADC16_INT_STS_TRIG_HW_CFLCT_MASK   (0x20000000UL)

◆ ADC16_INT_STS_TRIG_HW_CFLCT_SET

#define ADC16_INT_STS_TRIG_HW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_TRIG_HW_CFLCT_SHIFT) & ADC16_INT_STS_TRIG_HW_CFLCT_MASK)

◆ ADC16_INT_STS_TRIG_HW_CFLCT_SHIFT

#define ADC16_INT_STS_TRIG_HW_CFLCT_SHIFT   (29U)

◆ ADC16_INT_STS_TRIG_SW_CFLCT_GET

#define ADC16_INT_STS_TRIG_SW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_TRIG_SW_CFLCT_MASK) >> ADC16_INT_STS_TRIG_SW_CFLCT_SHIFT)

◆ ADC16_INT_STS_TRIG_SW_CFLCT_MASK

#define ADC16_INT_STS_TRIG_SW_CFLCT_MASK   (0x40000000UL)

◆ ADC16_INT_STS_TRIG_SW_CFLCT_SET

#define ADC16_INT_STS_TRIG_SW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_TRIG_SW_CFLCT_SHIFT) & ADC16_INT_STS_TRIG_SW_CFLCT_MASK)

◆ ADC16_INT_STS_TRIG_SW_CFLCT_SHIFT

#define ADC16_INT_STS_TRIG_SW_CFLCT_SHIFT   (30U)

◆ ADC16_INT_STS_WDOG_GET

#define ADC16_INT_STS_WDOG_GET (   x)    (((uint32_t)(x) & ADC16_INT_STS_WDOG_MASK) >> ADC16_INT_STS_WDOG_SHIFT)

◆ ADC16_INT_STS_WDOG_MASK

#define ADC16_INT_STS_WDOG_MASK   (0xFFFFU)

◆ ADC16_INT_STS_WDOG_SET

#define ADC16_INT_STS_WDOG_SET (   x)    (((uint32_t)(x) << ADC16_INT_STS_WDOG_SHIFT) & ADC16_INT_STS_WDOG_MASK)

◆ ADC16_INT_STS_WDOG_SHIFT

#define ADC16_INT_STS_WDOG_SHIFT   (0U)

◆ ADC16_PRD_CFG_CHN0

#define ADC16_PRD_CFG_CHN0   (0UL)

◆ ADC16_PRD_CFG_CHN1

#define ADC16_PRD_CFG_CHN1   (1UL)

◆ ADC16_PRD_CFG_CHN10

#define ADC16_PRD_CFG_CHN10   (10UL)

◆ ADC16_PRD_CFG_CHN11

#define ADC16_PRD_CFG_CHN11   (11UL)

◆ ADC16_PRD_CFG_CHN12

#define ADC16_PRD_CFG_CHN12   (12UL)

◆ ADC16_PRD_CFG_CHN13

#define ADC16_PRD_CFG_CHN13   (13UL)

◆ ADC16_PRD_CFG_CHN14

#define ADC16_PRD_CFG_CHN14   (14UL)

◆ ADC16_PRD_CFG_CHN15

#define ADC16_PRD_CFG_CHN15   (15UL)

◆ ADC16_PRD_CFG_CHN2

#define ADC16_PRD_CFG_CHN2   (2UL)

◆ ADC16_PRD_CFG_CHN3

#define ADC16_PRD_CFG_CHN3   (3UL)

◆ ADC16_PRD_CFG_CHN4

#define ADC16_PRD_CFG_CHN4   (4UL)

◆ ADC16_PRD_CFG_CHN5

#define ADC16_PRD_CFG_CHN5   (5UL)

◆ ADC16_PRD_CFG_CHN6

#define ADC16_PRD_CFG_CHN6   (6UL)

◆ ADC16_PRD_CFG_CHN7

#define ADC16_PRD_CFG_CHN7   (7UL)

◆ ADC16_PRD_CFG_CHN8

#define ADC16_PRD_CFG_CHN8   (8UL)

◆ ADC16_PRD_CFG_CHN9

#define ADC16_PRD_CFG_CHN9   (9UL)

◆ ADC16_PRD_CFG_PRD_CFG_PRD_GET

#define ADC16_PRD_CFG_PRD_CFG_PRD_GET (   x)    (((uint32_t)(x) & ADC16_PRD_CFG_PRD_CFG_PRD_MASK) >> ADC16_PRD_CFG_PRD_CFG_PRD_SHIFT)

◆ ADC16_PRD_CFG_PRD_CFG_PRD_MASK

#define ADC16_PRD_CFG_PRD_CFG_PRD_MASK   (0xFFU)

◆ ADC16_PRD_CFG_PRD_CFG_PRD_SET

#define ADC16_PRD_CFG_PRD_CFG_PRD_SET (   x)    (((uint32_t)(x) << ADC16_PRD_CFG_PRD_CFG_PRD_SHIFT) & ADC16_PRD_CFG_PRD_CFG_PRD_MASK)

◆ ADC16_PRD_CFG_PRD_CFG_PRD_SHIFT

#define ADC16_PRD_CFG_PRD_CFG_PRD_SHIFT   (0U)

◆ ADC16_PRD_CFG_PRD_CFG_PRESCALE_GET

#define ADC16_PRD_CFG_PRD_CFG_PRESCALE_GET (   x)    (((uint32_t)(x) & ADC16_PRD_CFG_PRD_CFG_PRESCALE_MASK) >> ADC16_PRD_CFG_PRD_CFG_PRESCALE_SHIFT)

◆ ADC16_PRD_CFG_PRD_CFG_PRESCALE_MASK

#define ADC16_PRD_CFG_PRD_CFG_PRESCALE_MASK   (0x1F00U)

◆ ADC16_PRD_CFG_PRD_CFG_PRESCALE_SET

#define ADC16_PRD_CFG_PRD_CFG_PRESCALE_SET (   x)    (((uint32_t)(x) << ADC16_PRD_CFG_PRD_CFG_PRESCALE_SHIFT) & ADC16_PRD_CFG_PRD_CFG_PRESCALE_MASK)

◆ ADC16_PRD_CFG_PRD_CFG_PRESCALE_SHIFT

#define ADC16_PRD_CFG_PRD_CFG_PRESCALE_SHIFT   (8U)

◆ ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_GET

#define ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_GET (   x)    (((uint32_t)(x) & ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK) >> ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT)

◆ ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK

#define ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK   (0xFFFFU)

◆ ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT

#define ADC16_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT   (0U)

◆ ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_GET

#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_GET (   x)    (((uint32_t)(x) & ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK) >> ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT)

◆ ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK

#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK   (0xFFFF0000UL)

◆ ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SET

#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SET (   x)    (((uint32_t)(x) << ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT) & ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK)

◆ ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT

#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT   (16U)

◆ ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_GET

#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_GET (   x)    (((uint32_t)(x) & ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK) >> ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT)

◆ ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK

#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK   (0xFFFFU)

◆ ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SET

#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SET (   x)    (((uint32_t)(x) << ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT) & ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK)

◆ ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT

#define ADC16_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT   (0U)

◆ ADC16_SAMPLE_CFG_CHN0

#define ADC16_SAMPLE_CFG_CHN0   (0UL)

◆ ADC16_SAMPLE_CFG_CHN1

#define ADC16_SAMPLE_CFG_CHN1   (1UL)

◆ ADC16_SAMPLE_CFG_CHN10

#define ADC16_SAMPLE_CFG_CHN10   (10UL)

◆ ADC16_SAMPLE_CFG_CHN11

#define ADC16_SAMPLE_CFG_CHN11   (11UL)

◆ ADC16_SAMPLE_CFG_CHN12

#define ADC16_SAMPLE_CFG_CHN12   (12UL)

◆ ADC16_SAMPLE_CFG_CHN13

#define ADC16_SAMPLE_CFG_CHN13   (13UL)

◆ ADC16_SAMPLE_CFG_CHN14

#define ADC16_SAMPLE_CFG_CHN14   (14UL)

◆ ADC16_SAMPLE_CFG_CHN15

#define ADC16_SAMPLE_CFG_CHN15   (15UL)

◆ ADC16_SAMPLE_CFG_CHN2

#define ADC16_SAMPLE_CFG_CHN2   (2UL)

◆ ADC16_SAMPLE_CFG_CHN3

#define ADC16_SAMPLE_CFG_CHN3   (3UL)

◆ ADC16_SAMPLE_CFG_CHN4

#define ADC16_SAMPLE_CFG_CHN4   (4UL)

◆ ADC16_SAMPLE_CFG_CHN5

#define ADC16_SAMPLE_CFG_CHN5   (5UL)

◆ ADC16_SAMPLE_CFG_CHN6

#define ADC16_SAMPLE_CFG_CHN6   (6UL)

◆ ADC16_SAMPLE_CFG_CHN7

#define ADC16_SAMPLE_CFG_CHN7   (7UL)

◆ ADC16_SAMPLE_CFG_CHN8

#define ADC16_SAMPLE_CFG_CHN8   (8UL)

◆ ADC16_SAMPLE_CFG_CHN9

#define ADC16_SAMPLE_CFG_CHN9   (9UL)

◆ ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_GET

#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_GET (   x)    (((uint32_t)(x) & ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK) >> ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT)

◆ ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK

#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK   (0x1FFU)

◆ ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SET

#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SET (   x)    (((uint32_t)(x) << ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT) & ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK)

◆ ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT

#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT   (0U)

◆ ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_GET

#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_GET (   x)    (((uint32_t)(x) & ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK) >> ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT)

◆ ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK

#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK   (0xE00U)

◆ ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SET

#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SET (   x)    (((uint32_t)(x) << ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT) & ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK)

◆ ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT

#define ADC16_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT   (9U)

◆ ADC16_SEQ_CFG0_CONT_EN_GET

#define ADC16_SEQ_CFG0_CONT_EN_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_CFG0_CONT_EN_MASK) >> ADC16_SEQ_CFG0_CONT_EN_SHIFT)

◆ ADC16_SEQ_CFG0_CONT_EN_MASK

#define ADC16_SEQ_CFG0_CONT_EN_MASK   (0x8U)

◆ ADC16_SEQ_CFG0_CONT_EN_SET

#define ADC16_SEQ_CFG0_CONT_EN_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_CFG0_CONT_EN_SHIFT) & ADC16_SEQ_CFG0_CONT_EN_MASK)

◆ ADC16_SEQ_CFG0_CONT_EN_SHIFT

#define ADC16_SEQ_CFG0_CONT_EN_SHIFT   (3U)

◆ ADC16_SEQ_CFG0_CYCLE_GET

#define ADC16_SEQ_CFG0_CYCLE_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_CFG0_CYCLE_MASK) >> ADC16_SEQ_CFG0_CYCLE_SHIFT)

◆ ADC16_SEQ_CFG0_CYCLE_MASK

#define ADC16_SEQ_CFG0_CYCLE_MASK   (0x80000000UL)

◆ ADC16_SEQ_CFG0_CYCLE_SHIFT

#define ADC16_SEQ_CFG0_CYCLE_SHIFT   (31U)

◆ ADC16_SEQ_CFG0_HW_TRIG_EN_GET

#define ADC16_SEQ_CFG0_HW_TRIG_EN_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_CFG0_HW_TRIG_EN_MASK) >> ADC16_SEQ_CFG0_HW_TRIG_EN_SHIFT)

◆ ADC16_SEQ_CFG0_HW_TRIG_EN_MASK

#define ADC16_SEQ_CFG0_HW_TRIG_EN_MASK   (0x1U)

◆ ADC16_SEQ_CFG0_HW_TRIG_EN_SET

#define ADC16_SEQ_CFG0_HW_TRIG_EN_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_CFG0_HW_TRIG_EN_SHIFT) & ADC16_SEQ_CFG0_HW_TRIG_EN_MASK)

◆ ADC16_SEQ_CFG0_HW_TRIG_EN_SHIFT

#define ADC16_SEQ_CFG0_HW_TRIG_EN_SHIFT   (0U)

◆ ADC16_SEQ_CFG0_RESTART_EN_GET

#define ADC16_SEQ_CFG0_RESTART_EN_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_CFG0_RESTART_EN_MASK) >> ADC16_SEQ_CFG0_RESTART_EN_SHIFT)

◆ ADC16_SEQ_CFG0_RESTART_EN_MASK

#define ADC16_SEQ_CFG0_RESTART_EN_MASK   (0x10U)

◆ ADC16_SEQ_CFG0_RESTART_EN_SET

#define ADC16_SEQ_CFG0_RESTART_EN_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_CFG0_RESTART_EN_SHIFT) & ADC16_SEQ_CFG0_RESTART_EN_MASK)

◆ ADC16_SEQ_CFG0_RESTART_EN_SHIFT

#define ADC16_SEQ_CFG0_RESTART_EN_SHIFT   (4U)

◆ ADC16_SEQ_CFG0_SEQ_LEN_GET

#define ADC16_SEQ_CFG0_SEQ_LEN_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_CFG0_SEQ_LEN_MASK) >> ADC16_SEQ_CFG0_SEQ_LEN_SHIFT)

◆ ADC16_SEQ_CFG0_SEQ_LEN_MASK

#define ADC16_SEQ_CFG0_SEQ_LEN_MASK   (0xF00U)

◆ ADC16_SEQ_CFG0_SEQ_LEN_SET

#define ADC16_SEQ_CFG0_SEQ_LEN_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_CFG0_SEQ_LEN_SHIFT) & ADC16_SEQ_CFG0_SEQ_LEN_MASK)

◆ ADC16_SEQ_CFG0_SEQ_LEN_SHIFT

#define ADC16_SEQ_CFG0_SEQ_LEN_SHIFT   (8U)

◆ ADC16_SEQ_CFG0_SW_TRIG_EN_GET

#define ADC16_SEQ_CFG0_SW_TRIG_EN_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_CFG0_SW_TRIG_EN_MASK) >> ADC16_SEQ_CFG0_SW_TRIG_EN_SHIFT)

◆ ADC16_SEQ_CFG0_SW_TRIG_EN_MASK

#define ADC16_SEQ_CFG0_SW_TRIG_EN_MASK   (0x2U)

◆ ADC16_SEQ_CFG0_SW_TRIG_EN_SET

#define ADC16_SEQ_CFG0_SW_TRIG_EN_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_CFG0_SW_TRIG_EN_SHIFT) & ADC16_SEQ_CFG0_SW_TRIG_EN_MASK)

◆ ADC16_SEQ_CFG0_SW_TRIG_EN_SHIFT

#define ADC16_SEQ_CFG0_SW_TRIG_EN_SHIFT   (1U)

◆ ADC16_SEQ_CFG0_SW_TRIG_GET

#define ADC16_SEQ_CFG0_SW_TRIG_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_CFG0_SW_TRIG_MASK) >> ADC16_SEQ_CFG0_SW_TRIG_SHIFT)

◆ ADC16_SEQ_CFG0_SW_TRIG_MASK

#define ADC16_SEQ_CFG0_SW_TRIG_MASK   (0x4U)

◆ ADC16_SEQ_CFG0_SW_TRIG_SET

#define ADC16_SEQ_CFG0_SW_TRIG_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_CFG0_SW_TRIG_SHIFT) & ADC16_SEQ_CFG0_SW_TRIG_MASK)

◆ ADC16_SEQ_CFG0_SW_TRIG_SHIFT

#define ADC16_SEQ_CFG0_SW_TRIG_SHIFT   (2U)

◆ ADC16_SEQ_DMA_ADDR_TAR_ADDR_GET

#define ADC16_SEQ_DMA_ADDR_TAR_ADDR_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_DMA_ADDR_TAR_ADDR_MASK) >> ADC16_SEQ_DMA_ADDR_TAR_ADDR_SHIFT)

◆ ADC16_SEQ_DMA_ADDR_TAR_ADDR_MASK

#define ADC16_SEQ_DMA_ADDR_TAR_ADDR_MASK   (0xFFFFFFFCUL)

◆ ADC16_SEQ_DMA_ADDR_TAR_ADDR_SET

#define ADC16_SEQ_DMA_ADDR_TAR_ADDR_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_DMA_ADDR_TAR_ADDR_SHIFT) & ADC16_SEQ_DMA_ADDR_TAR_ADDR_MASK)

◆ ADC16_SEQ_DMA_ADDR_TAR_ADDR_SHIFT

#define ADC16_SEQ_DMA_ADDR_TAR_ADDR_SHIFT   (2U)

◆ ADC16_SEQ_DMA_CFG_BUF_LEN_GET

#define ADC16_SEQ_DMA_CFG_BUF_LEN_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_DMA_CFG_BUF_LEN_MASK) >> ADC16_SEQ_DMA_CFG_BUF_LEN_SHIFT)

◆ ADC16_SEQ_DMA_CFG_BUF_LEN_MASK

#define ADC16_SEQ_DMA_CFG_BUF_LEN_MASK   (0xFFFU)

◆ ADC16_SEQ_DMA_CFG_BUF_LEN_SET

#define ADC16_SEQ_DMA_CFG_BUF_LEN_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_DMA_CFG_BUF_LEN_SHIFT) & ADC16_SEQ_DMA_CFG_BUF_LEN_MASK)

◆ ADC16_SEQ_DMA_CFG_BUF_LEN_SHIFT

#define ADC16_SEQ_DMA_CFG_BUF_LEN_SHIFT   (0U)

◆ ADC16_SEQ_DMA_CFG_DMA_RST_GET

#define ADC16_SEQ_DMA_CFG_DMA_RST_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_DMA_CFG_DMA_RST_MASK) >> ADC16_SEQ_DMA_CFG_DMA_RST_SHIFT)

◆ ADC16_SEQ_DMA_CFG_DMA_RST_MASK

#define ADC16_SEQ_DMA_CFG_DMA_RST_MASK   (0x2000U)

◆ ADC16_SEQ_DMA_CFG_DMA_RST_SET

#define ADC16_SEQ_DMA_CFG_DMA_RST_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_DMA_CFG_DMA_RST_SHIFT) & ADC16_SEQ_DMA_CFG_DMA_RST_MASK)

◆ ADC16_SEQ_DMA_CFG_DMA_RST_SHIFT

#define ADC16_SEQ_DMA_CFG_DMA_RST_SHIFT   (13U)

◆ ADC16_SEQ_DMA_CFG_STOP_EN_GET

#define ADC16_SEQ_DMA_CFG_STOP_EN_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_DMA_CFG_STOP_EN_MASK) >> ADC16_SEQ_DMA_CFG_STOP_EN_SHIFT)

◆ ADC16_SEQ_DMA_CFG_STOP_EN_MASK

#define ADC16_SEQ_DMA_CFG_STOP_EN_MASK   (0x1000U)

◆ ADC16_SEQ_DMA_CFG_STOP_EN_SET

#define ADC16_SEQ_DMA_CFG_STOP_EN_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_DMA_CFG_STOP_EN_SHIFT) & ADC16_SEQ_DMA_CFG_STOP_EN_MASK)

◆ ADC16_SEQ_DMA_CFG_STOP_EN_SHIFT

#define ADC16_SEQ_DMA_CFG_STOP_EN_SHIFT   (12U)

◆ ADC16_SEQ_DMA_CFG_STOP_POS_GET

#define ADC16_SEQ_DMA_CFG_STOP_POS_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_DMA_CFG_STOP_POS_MASK) >> ADC16_SEQ_DMA_CFG_STOP_POS_SHIFT)

◆ ADC16_SEQ_DMA_CFG_STOP_POS_MASK

#define ADC16_SEQ_DMA_CFG_STOP_POS_MASK   (0xFFF0000UL)

◆ ADC16_SEQ_DMA_CFG_STOP_POS_SET

#define ADC16_SEQ_DMA_CFG_STOP_POS_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_DMA_CFG_STOP_POS_SHIFT) & ADC16_SEQ_DMA_CFG_STOP_POS_MASK)

◆ ADC16_SEQ_DMA_CFG_STOP_POS_SHIFT

#define ADC16_SEQ_DMA_CFG_STOP_POS_SHIFT   (16U)

◆ ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_GET

#define ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_MASK) >> ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SHIFT)

◆ ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_MASK

#define ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_MASK   (0xFFFU)

◆ ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SET

#define ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SHIFT) & ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_MASK)

◆ ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SHIFT

#define ADC16_SEQ_HIGH_CFG_BUF_LEN_HIGH_SHIFT   (0U)

◆ ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_GET

#define ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_MASK) >> ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SHIFT)

◆ ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_MASK

#define ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_MASK   (0xFFF000UL)

◆ ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SET

#define ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SHIFT) & ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_MASK)

◆ ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SHIFT

#define ADC16_SEQ_HIGH_CFG_STOP_POS_HIGH_SHIFT   (12U)

◆ ADC16_SEQ_QUE_CFG0

#define ADC16_SEQ_QUE_CFG0   (0UL)

◆ ADC16_SEQ_QUE_CFG1

#define ADC16_SEQ_QUE_CFG1   (1UL)

◆ ADC16_SEQ_QUE_CFG10

#define ADC16_SEQ_QUE_CFG10   (10UL)

◆ ADC16_SEQ_QUE_CFG11

#define ADC16_SEQ_QUE_CFG11   (11UL)

◆ ADC16_SEQ_QUE_CFG12

#define ADC16_SEQ_QUE_CFG12   (12UL)

◆ ADC16_SEQ_QUE_CFG13

#define ADC16_SEQ_QUE_CFG13   (13UL)

◆ ADC16_SEQ_QUE_CFG14

#define ADC16_SEQ_QUE_CFG14   (14UL)

◆ ADC16_SEQ_QUE_CFG15

#define ADC16_SEQ_QUE_CFG15   (15UL)

◆ ADC16_SEQ_QUE_CFG2

#define ADC16_SEQ_QUE_CFG2   (2UL)

◆ ADC16_SEQ_QUE_CFG3

#define ADC16_SEQ_QUE_CFG3   (3UL)

◆ ADC16_SEQ_QUE_CFG4

#define ADC16_SEQ_QUE_CFG4   (4UL)

◆ ADC16_SEQ_QUE_CFG5

#define ADC16_SEQ_QUE_CFG5   (5UL)

◆ ADC16_SEQ_QUE_CFG6

#define ADC16_SEQ_QUE_CFG6   (6UL)

◆ ADC16_SEQ_QUE_CFG7

#define ADC16_SEQ_QUE_CFG7   (7UL)

◆ ADC16_SEQ_QUE_CFG8

#define ADC16_SEQ_QUE_CFG8   (8UL)

◆ ADC16_SEQ_QUE_CFG9

#define ADC16_SEQ_QUE_CFG9   (9UL)

◆ ADC16_SEQ_QUE_CHAN_NUM_4_0_GET

#define ADC16_SEQ_QUE_CHAN_NUM_4_0_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_QUE_CHAN_NUM_4_0_MASK) >> ADC16_SEQ_QUE_CHAN_NUM_4_0_SHIFT)

◆ ADC16_SEQ_QUE_CHAN_NUM_4_0_MASK

#define ADC16_SEQ_QUE_CHAN_NUM_4_0_MASK   (0x1FU)

◆ ADC16_SEQ_QUE_CHAN_NUM_4_0_SET

#define ADC16_SEQ_QUE_CHAN_NUM_4_0_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_QUE_CHAN_NUM_4_0_SHIFT) & ADC16_SEQ_QUE_CHAN_NUM_4_0_MASK)

◆ ADC16_SEQ_QUE_CHAN_NUM_4_0_SHIFT

#define ADC16_SEQ_QUE_CHAN_NUM_4_0_SHIFT   (0U)

◆ ADC16_SEQ_QUE_SEQ_INT_EN_GET

#define ADC16_SEQ_QUE_SEQ_INT_EN_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_QUE_SEQ_INT_EN_MASK) >> ADC16_SEQ_QUE_SEQ_INT_EN_SHIFT)

◆ ADC16_SEQ_QUE_SEQ_INT_EN_MASK

#define ADC16_SEQ_QUE_SEQ_INT_EN_MASK   (0x20U)

◆ ADC16_SEQ_QUE_SEQ_INT_EN_SET

#define ADC16_SEQ_QUE_SEQ_INT_EN_SET (   x)    (((uint32_t)(x) << ADC16_SEQ_QUE_SEQ_INT_EN_SHIFT) & ADC16_SEQ_QUE_SEQ_INT_EN_MASK)

◆ ADC16_SEQ_QUE_SEQ_INT_EN_SHIFT

#define ADC16_SEQ_QUE_SEQ_INT_EN_SHIFT   (5U)

◆ ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_GET

#define ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_GET (   x)    (((uint32_t)(x) & ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK) >> ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT)

◆ ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK

#define ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK   (0xFFFFFFUL)

◆ ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT

#define ADC16_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT   (0U)

◆ ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_GET

#define ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_GET (   x)    (((uint32_t)(x) & ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_MASK) >> ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SHIFT)

◆ ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_MASK

#define ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_MASK   (0xFFFU)

◆ ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SET

#define ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SET (   x)    (((uint32_t)(x) << ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SHIFT) & ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_MASK)

◆ ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SHIFT

#define ADC16_TRG_CMPT_FLAG_TRG_CMPT_FLAG_SHIFT   (0U)

◆ ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_GET

#define ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_GET (   x)    (((uint32_t)(x) & ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK) >> ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT)

◆ ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK

#define ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK   (0xFFFFFFFCUL)

◆ ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SET

#define ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SET (   x)    (((uint32_t)(x) << ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT) & ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK)

◆ ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT

#define ADC16_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT   (2U)

◆ ADC16_TRG_SW_STA_TRG_SW_STA_GET

#define ADC16_TRG_SW_STA_TRG_SW_STA_GET (   x)    (((uint32_t)(x) & ADC16_TRG_SW_STA_TRG_SW_STA_MASK) >> ADC16_TRG_SW_STA_TRG_SW_STA_SHIFT)

◆ ADC16_TRG_SW_STA_TRG_SW_STA_MASK

#define ADC16_TRG_SW_STA_TRG_SW_STA_MASK   (0x10U)

◆ ADC16_TRG_SW_STA_TRG_SW_STA_SET

#define ADC16_TRG_SW_STA_TRG_SW_STA_SET (   x)    (((uint32_t)(x) << ADC16_TRG_SW_STA_TRG_SW_STA_SHIFT) & ADC16_TRG_SW_STA_TRG_SW_STA_MASK)

◆ ADC16_TRG_SW_STA_TRG_SW_STA_SHIFT

#define ADC16_TRG_SW_STA_TRG_SW_STA_SHIFT   (4U)

◆ ADC16_TRG_SW_STA_TRIG_SW_INDEX_GET

#define ADC16_TRG_SW_STA_TRIG_SW_INDEX_GET (   x)    (((uint32_t)(x) & ADC16_TRG_SW_STA_TRIG_SW_INDEX_MASK) >> ADC16_TRG_SW_STA_TRIG_SW_INDEX_SHIFT)

◆ ADC16_TRG_SW_STA_TRIG_SW_INDEX_MASK

#define ADC16_TRG_SW_STA_TRIG_SW_INDEX_MASK   (0xFU)

◆ ADC16_TRG_SW_STA_TRIG_SW_INDEX_SET

#define ADC16_TRG_SW_STA_TRIG_SW_INDEX_SET (   x)    (((uint32_t)(x) << ADC16_TRG_SW_STA_TRIG_SW_INDEX_SHIFT) & ADC16_TRG_SW_STA_TRIG_SW_INDEX_MASK)

◆ ADC16_TRG_SW_STA_TRIG_SW_INDEX_SHIFT

#define ADC16_TRG_SW_STA_TRIG_SW_INDEX_SHIFT   (0U)

◆ ADC16_TRIGMUX_EN_SEQ_CMPT_GET

#define ADC16_TRIGMUX_EN_SEQ_CMPT_GET (   x)    (((uint32_t)(x) & ADC16_TRIGMUX_EN_SEQ_CMPT_MASK) >> ADC16_TRIGMUX_EN_SEQ_CMPT_SHIFT)

◆ ADC16_TRIGMUX_EN_SEQ_CMPT_MASK

#define ADC16_TRIGMUX_EN_SEQ_CMPT_MASK   (0x1000000UL)

◆ ADC16_TRIGMUX_EN_SEQ_CMPT_SET

#define ADC16_TRIGMUX_EN_SEQ_CMPT_SET (   x)    (((uint32_t)(x) << ADC16_TRIGMUX_EN_SEQ_CMPT_SHIFT) & ADC16_TRIGMUX_EN_SEQ_CMPT_MASK)

◆ ADC16_TRIGMUX_EN_SEQ_CMPT_SHIFT

#define ADC16_TRIGMUX_EN_SEQ_CMPT_SHIFT   (24U)

◆ ADC16_TRIGMUX_EN_SEQ_CVC_GET

#define ADC16_TRIGMUX_EN_SEQ_CVC_GET (   x)    (((uint32_t)(x) & ADC16_TRIGMUX_EN_SEQ_CVC_MASK) >> ADC16_TRIGMUX_EN_SEQ_CVC_SHIFT)

◆ ADC16_TRIGMUX_EN_SEQ_CVC_MASK

#define ADC16_TRIGMUX_EN_SEQ_CVC_MASK   (0x800000UL)

◆ ADC16_TRIGMUX_EN_SEQ_CVC_SET

#define ADC16_TRIGMUX_EN_SEQ_CVC_SET (   x)    (((uint32_t)(x) << ADC16_TRIGMUX_EN_SEQ_CVC_SHIFT) & ADC16_TRIGMUX_EN_SEQ_CVC_MASK)

◆ ADC16_TRIGMUX_EN_SEQ_CVC_SHIFT

#define ADC16_TRIGMUX_EN_SEQ_CVC_SHIFT   (23U)

◆ ADC16_TRIGMUX_EN_STOP_POS_GET

#define ADC16_TRIGMUX_EN_STOP_POS_GET (   x)    (((uint32_t)(x) & ADC16_TRIGMUX_EN_STOP_POS_MASK) >> ADC16_TRIGMUX_EN_STOP_POS_SHIFT)

◆ ADC16_TRIGMUX_EN_STOP_POS_MASK

#define ADC16_TRIGMUX_EN_STOP_POS_MASK   (0x100000UL)

◆ ADC16_TRIGMUX_EN_STOP_POS_SET

#define ADC16_TRIGMUX_EN_STOP_POS_SET (   x)    (((uint32_t)(x) << ADC16_TRIGMUX_EN_STOP_POS_SHIFT) & ADC16_TRIGMUX_EN_STOP_POS_MASK)

◆ ADC16_TRIGMUX_EN_STOP_POS_SHIFT

#define ADC16_TRIGMUX_EN_STOP_POS_SHIFT   (20U)

◆ ADC16_TRIGMUX_EN_WDOG_GET

#define ADC16_TRIGMUX_EN_WDOG_GET (   x)    (((uint32_t)(x) & ADC16_TRIGMUX_EN_WDOG_MASK) >> ADC16_TRIGMUX_EN_WDOG_SHIFT)

◆ ADC16_TRIGMUX_EN_WDOG_MASK

#define ADC16_TRIGMUX_EN_WDOG_MASK   (0xFFFFU)

◆ ADC16_TRIGMUX_EN_WDOG_SET

#define ADC16_TRIGMUX_EN_WDOG_SET (   x)    (((uint32_t)(x) << ADC16_TRIGMUX_EN_WDOG_SHIFT) & ADC16_TRIGMUX_EN_WDOG_MASK)

◆ ADC16_TRIGMUX_EN_WDOG_SHIFT

#define ADC16_TRIGMUX_EN_WDOG_SHIFT   (0U)