HPM SDK
HPMicro Software Development Kit
Data Structures | Macros
hpm_mcan_regs.h File Reference

Go to the source code of this file.

Data Structures

struct  MCAN_Type
 

Macros

#define MCAN_ENDN_EVT_MASK   (0xFFFFFFFFUL)
 
#define MCAN_ENDN_EVT_SHIFT   (0U)
 
#define MCAN_ENDN_EVT_GET(x)   (((uint32_t)(x) & MCAN_ENDN_EVT_MASK) >> MCAN_ENDN_EVT_SHIFT)
 
#define MCAN_DBTP_TDC_MASK   (0x800000UL)
 
#define MCAN_DBTP_TDC_SHIFT   (23U)
 
#define MCAN_DBTP_TDC_SET(x)   (((uint32_t)(x) << MCAN_DBTP_TDC_SHIFT) & MCAN_DBTP_TDC_MASK)
 
#define MCAN_DBTP_TDC_GET(x)   (((uint32_t)(x) & MCAN_DBTP_TDC_MASK) >> MCAN_DBTP_TDC_SHIFT)
 
#define MCAN_DBTP_DBRP_MASK   (0x1F0000UL)
 
#define MCAN_DBTP_DBRP_SHIFT   (16U)
 
#define MCAN_DBTP_DBRP_SET(x)   (((uint32_t)(x) << MCAN_DBTP_DBRP_SHIFT) & MCAN_DBTP_DBRP_MASK)
 
#define MCAN_DBTP_DBRP_GET(x)   (((uint32_t)(x) & MCAN_DBTP_DBRP_MASK) >> MCAN_DBTP_DBRP_SHIFT)
 
#define MCAN_DBTP_DTSEG1_MASK   (0x1F00U)
 
#define MCAN_DBTP_DTSEG1_SHIFT   (8U)
 
#define MCAN_DBTP_DTSEG1_SET(x)   (((uint32_t)(x) << MCAN_DBTP_DTSEG1_SHIFT) & MCAN_DBTP_DTSEG1_MASK)
 
#define MCAN_DBTP_DTSEG1_GET(x)   (((uint32_t)(x) & MCAN_DBTP_DTSEG1_MASK) >> MCAN_DBTP_DTSEG1_SHIFT)
 
#define MCAN_DBTP_DTSEG2_MASK   (0xF0U)
 
#define MCAN_DBTP_DTSEG2_SHIFT   (4U)
 
#define MCAN_DBTP_DTSEG2_SET(x)   (((uint32_t)(x) << MCAN_DBTP_DTSEG2_SHIFT) & MCAN_DBTP_DTSEG2_MASK)
 
#define MCAN_DBTP_DTSEG2_GET(x)   (((uint32_t)(x) & MCAN_DBTP_DTSEG2_MASK) >> MCAN_DBTP_DTSEG2_SHIFT)
 
#define MCAN_DBTP_DSJW_MASK   (0xFU)
 
#define MCAN_DBTP_DSJW_SHIFT   (0U)
 
#define MCAN_DBTP_DSJW_SET(x)   (((uint32_t)(x) << MCAN_DBTP_DSJW_SHIFT) & MCAN_DBTP_DSJW_MASK)
 
#define MCAN_DBTP_DSJW_GET(x)   (((uint32_t)(x) & MCAN_DBTP_DSJW_MASK) >> MCAN_DBTP_DSJW_SHIFT)
 
#define MCAN_TEST_SVAL_MASK   (0x200000UL)
 
#define MCAN_TEST_SVAL_SHIFT   (21U)
 
#define MCAN_TEST_SVAL_GET(x)   (((uint32_t)(x) & MCAN_TEST_SVAL_MASK) >> MCAN_TEST_SVAL_SHIFT)
 
#define MCAN_TEST_TXBNS_MASK   (0x1F0000UL)
 
#define MCAN_TEST_TXBNS_SHIFT   (16U)
 
#define MCAN_TEST_TXBNS_GET(x)   (((uint32_t)(x) & MCAN_TEST_TXBNS_MASK) >> MCAN_TEST_TXBNS_SHIFT)
 
#define MCAN_TEST_PVAL_MASK   (0x2000U)
 
#define MCAN_TEST_PVAL_SHIFT   (13U)
 
#define MCAN_TEST_PVAL_GET(x)   (((uint32_t)(x) & MCAN_TEST_PVAL_MASK) >> MCAN_TEST_PVAL_SHIFT)
 
#define MCAN_TEST_TXBNP_MASK   (0x1F00U)
 
#define MCAN_TEST_TXBNP_SHIFT   (8U)
 
#define MCAN_TEST_TXBNP_GET(x)   (((uint32_t)(x) & MCAN_TEST_TXBNP_MASK) >> MCAN_TEST_TXBNP_SHIFT)
 
#define MCAN_TEST_RX_MASK   (0x80U)
 
#define MCAN_TEST_RX_SHIFT   (7U)
 
#define MCAN_TEST_RX_GET(x)   (((uint32_t)(x) & MCAN_TEST_RX_MASK) >> MCAN_TEST_RX_SHIFT)
 
#define MCAN_TEST_TX_MASK   (0x60U)
 
#define MCAN_TEST_TX_SHIFT   (5U)
 
#define MCAN_TEST_TX_SET(x)   (((uint32_t)(x) << MCAN_TEST_TX_SHIFT) & MCAN_TEST_TX_MASK)
 
#define MCAN_TEST_TX_GET(x)   (((uint32_t)(x) & MCAN_TEST_TX_MASK) >> MCAN_TEST_TX_SHIFT)
 
#define MCAN_TEST_LBCK_MASK   (0x10U)
 
#define MCAN_TEST_LBCK_SHIFT   (4U)
 
#define MCAN_TEST_LBCK_SET(x)   (((uint32_t)(x) << MCAN_TEST_LBCK_SHIFT) & MCAN_TEST_LBCK_MASK)
 
#define MCAN_TEST_LBCK_GET(x)   (((uint32_t)(x) & MCAN_TEST_LBCK_MASK) >> MCAN_TEST_LBCK_SHIFT)
 
#define MCAN_RWD_WDV_MASK   (0xFF00U)
 
#define MCAN_RWD_WDV_SHIFT   (8U)
 
#define MCAN_RWD_WDV_GET(x)   (((uint32_t)(x) & MCAN_RWD_WDV_MASK) >> MCAN_RWD_WDV_SHIFT)
 
#define MCAN_RWD_WDC_MASK   (0xFFU)
 
#define MCAN_RWD_WDC_SHIFT   (0U)
 
#define MCAN_RWD_WDC_SET(x)   (((uint32_t)(x) << MCAN_RWD_WDC_SHIFT) & MCAN_RWD_WDC_MASK)
 
#define MCAN_RWD_WDC_GET(x)   (((uint32_t)(x) & MCAN_RWD_WDC_MASK) >> MCAN_RWD_WDC_SHIFT)
 
#define MCAN_CCCR_NISO_MASK   (0x8000U)
 
#define MCAN_CCCR_NISO_SHIFT   (15U)
 
#define MCAN_CCCR_NISO_SET(x)   (((uint32_t)(x) << MCAN_CCCR_NISO_SHIFT) & MCAN_CCCR_NISO_MASK)
 
#define MCAN_CCCR_NISO_GET(x)   (((uint32_t)(x) & MCAN_CCCR_NISO_MASK) >> MCAN_CCCR_NISO_SHIFT)
 
#define MCAN_CCCR_TXP_MASK   (0x4000U)
 
#define MCAN_CCCR_TXP_SHIFT   (14U)
 
#define MCAN_CCCR_TXP_SET(x)   (((uint32_t)(x) << MCAN_CCCR_TXP_SHIFT) & MCAN_CCCR_TXP_MASK)
 
#define MCAN_CCCR_TXP_GET(x)   (((uint32_t)(x) & MCAN_CCCR_TXP_MASK) >> MCAN_CCCR_TXP_SHIFT)
 
#define MCAN_CCCR_EFBI_MASK   (0x2000U)
 
#define MCAN_CCCR_EFBI_SHIFT   (13U)
 
#define MCAN_CCCR_EFBI_SET(x)   (((uint32_t)(x) << MCAN_CCCR_EFBI_SHIFT) & MCAN_CCCR_EFBI_MASK)
 
#define MCAN_CCCR_EFBI_GET(x)   (((uint32_t)(x) & MCAN_CCCR_EFBI_MASK) >> MCAN_CCCR_EFBI_SHIFT)
 
#define MCAN_CCCR_PXHD_MASK   (0x1000U)
 
#define MCAN_CCCR_PXHD_SHIFT   (12U)
 
#define MCAN_CCCR_PXHD_SET(x)   (((uint32_t)(x) << MCAN_CCCR_PXHD_SHIFT) & MCAN_CCCR_PXHD_MASK)
 
#define MCAN_CCCR_PXHD_GET(x)   (((uint32_t)(x) & MCAN_CCCR_PXHD_MASK) >> MCAN_CCCR_PXHD_SHIFT)
 
#define MCAN_CCCR_WMM_MASK   (0x800U)
 
#define MCAN_CCCR_WMM_SHIFT   (11U)
 
#define MCAN_CCCR_WMM_SET(x)   (((uint32_t)(x) << MCAN_CCCR_WMM_SHIFT) & MCAN_CCCR_WMM_MASK)
 
#define MCAN_CCCR_WMM_GET(x)   (((uint32_t)(x) & MCAN_CCCR_WMM_MASK) >> MCAN_CCCR_WMM_SHIFT)
 
#define MCAN_CCCR_UTSU_MASK   (0x400U)
 
#define MCAN_CCCR_UTSU_SHIFT   (10U)
 
#define MCAN_CCCR_UTSU_SET(x)   (((uint32_t)(x) << MCAN_CCCR_UTSU_SHIFT) & MCAN_CCCR_UTSU_MASK)
 
#define MCAN_CCCR_UTSU_GET(x)   (((uint32_t)(x) & MCAN_CCCR_UTSU_MASK) >> MCAN_CCCR_UTSU_SHIFT)
 
#define MCAN_CCCR_BRSE_MASK   (0x200U)
 
#define MCAN_CCCR_BRSE_SHIFT   (9U)
 
#define MCAN_CCCR_BRSE_SET(x)   (((uint32_t)(x) << MCAN_CCCR_BRSE_SHIFT) & MCAN_CCCR_BRSE_MASK)
 
#define MCAN_CCCR_BRSE_GET(x)   (((uint32_t)(x) & MCAN_CCCR_BRSE_MASK) >> MCAN_CCCR_BRSE_SHIFT)
 
#define MCAN_CCCR_FDOE_MASK   (0x100U)
 
#define MCAN_CCCR_FDOE_SHIFT   (8U)
 
#define MCAN_CCCR_FDOE_SET(x)   (((uint32_t)(x) << MCAN_CCCR_FDOE_SHIFT) & MCAN_CCCR_FDOE_MASK)
 
#define MCAN_CCCR_FDOE_GET(x)   (((uint32_t)(x) & MCAN_CCCR_FDOE_MASK) >> MCAN_CCCR_FDOE_SHIFT)
 
#define MCAN_CCCR_TEST_MASK   (0x80U)
 
#define MCAN_CCCR_TEST_SHIFT   (7U)
 
#define MCAN_CCCR_TEST_SET(x)   (((uint32_t)(x) << MCAN_CCCR_TEST_SHIFT) & MCAN_CCCR_TEST_MASK)
 
#define MCAN_CCCR_TEST_GET(x)   (((uint32_t)(x) & MCAN_CCCR_TEST_MASK) >> MCAN_CCCR_TEST_SHIFT)
 
#define MCAN_CCCR_DAR_MASK   (0x40U)
 
#define MCAN_CCCR_DAR_SHIFT   (6U)
 
#define MCAN_CCCR_DAR_SET(x)   (((uint32_t)(x) << MCAN_CCCR_DAR_SHIFT) & MCAN_CCCR_DAR_MASK)
 
#define MCAN_CCCR_DAR_GET(x)   (((uint32_t)(x) & MCAN_CCCR_DAR_MASK) >> MCAN_CCCR_DAR_SHIFT)
 
#define MCAN_CCCR_MON_MASK   (0x20U)
 
#define MCAN_CCCR_MON_SHIFT   (5U)
 
#define MCAN_CCCR_MON_SET(x)   (((uint32_t)(x) << MCAN_CCCR_MON_SHIFT) & MCAN_CCCR_MON_MASK)
 
#define MCAN_CCCR_MON_GET(x)   (((uint32_t)(x) & MCAN_CCCR_MON_MASK) >> MCAN_CCCR_MON_SHIFT)
 
#define MCAN_CCCR_CSR_MASK   (0x10U)
 
#define MCAN_CCCR_CSR_SHIFT   (4U)
 
#define MCAN_CCCR_CSR_SET(x)   (((uint32_t)(x) << MCAN_CCCR_CSR_SHIFT) & MCAN_CCCR_CSR_MASK)
 
#define MCAN_CCCR_CSR_GET(x)   (((uint32_t)(x) & MCAN_CCCR_CSR_MASK) >> MCAN_CCCR_CSR_SHIFT)
 
#define MCAN_CCCR_CSA_MASK   (0x8U)
 
#define MCAN_CCCR_CSA_SHIFT   (3U)
 
#define MCAN_CCCR_CSA_GET(x)   (((uint32_t)(x) & MCAN_CCCR_CSA_MASK) >> MCAN_CCCR_CSA_SHIFT)
 
#define MCAN_CCCR_ASM_MASK   (0x4U)
 
#define MCAN_CCCR_ASM_SHIFT   (2U)
 
#define MCAN_CCCR_ASM_SET(x)   (((uint32_t)(x) << MCAN_CCCR_ASM_SHIFT) & MCAN_CCCR_ASM_MASK)
 
#define MCAN_CCCR_ASM_GET(x)   (((uint32_t)(x) & MCAN_CCCR_ASM_MASK) >> MCAN_CCCR_ASM_SHIFT)
 
#define MCAN_CCCR_CCE_MASK   (0x2U)
 
#define MCAN_CCCR_CCE_SHIFT   (1U)
 
#define MCAN_CCCR_CCE_SET(x)   (((uint32_t)(x) << MCAN_CCCR_CCE_SHIFT) & MCAN_CCCR_CCE_MASK)
 
#define MCAN_CCCR_CCE_GET(x)   (((uint32_t)(x) & MCAN_CCCR_CCE_MASK) >> MCAN_CCCR_CCE_SHIFT)
 
#define MCAN_CCCR_INIT_MASK   (0x1U)
 
#define MCAN_CCCR_INIT_SHIFT   (0U)
 
#define MCAN_CCCR_INIT_SET(x)   (((uint32_t)(x) << MCAN_CCCR_INIT_SHIFT) & MCAN_CCCR_INIT_MASK)
 
#define MCAN_CCCR_INIT_GET(x)   (((uint32_t)(x) & MCAN_CCCR_INIT_MASK) >> MCAN_CCCR_INIT_SHIFT)
 
#define MCAN_NBTP_NSJW_MASK   (0xFE000000UL)
 
#define MCAN_NBTP_NSJW_SHIFT   (25U)
 
#define MCAN_NBTP_NSJW_SET(x)   (((uint32_t)(x) << MCAN_NBTP_NSJW_SHIFT) & MCAN_NBTP_NSJW_MASK)
 
#define MCAN_NBTP_NSJW_GET(x)   (((uint32_t)(x) & MCAN_NBTP_NSJW_MASK) >> MCAN_NBTP_NSJW_SHIFT)
 
#define MCAN_NBTP_NBRP_MASK   (0x1FF0000UL)
 
#define MCAN_NBTP_NBRP_SHIFT   (16U)
 
#define MCAN_NBTP_NBRP_SET(x)   (((uint32_t)(x) << MCAN_NBTP_NBRP_SHIFT) & MCAN_NBTP_NBRP_MASK)
 
#define MCAN_NBTP_NBRP_GET(x)   (((uint32_t)(x) & MCAN_NBTP_NBRP_MASK) >> MCAN_NBTP_NBRP_SHIFT)
 
#define MCAN_NBTP_NTSEG1_MASK   (0xFF00U)
 
#define MCAN_NBTP_NTSEG1_SHIFT   (8U)
 
#define MCAN_NBTP_NTSEG1_SET(x)   (((uint32_t)(x) << MCAN_NBTP_NTSEG1_SHIFT) & MCAN_NBTP_NTSEG1_MASK)
 
#define MCAN_NBTP_NTSEG1_GET(x)   (((uint32_t)(x) & MCAN_NBTP_NTSEG1_MASK) >> MCAN_NBTP_NTSEG1_SHIFT)
 
#define MCAN_NBTP_NTSEG2_MASK   (0x7FU)
 
#define MCAN_NBTP_NTSEG2_SHIFT   (0U)
 
#define MCAN_NBTP_NTSEG2_SET(x)   (((uint32_t)(x) << MCAN_NBTP_NTSEG2_SHIFT) & MCAN_NBTP_NTSEG2_MASK)
 
#define MCAN_NBTP_NTSEG2_GET(x)   (((uint32_t)(x) & MCAN_NBTP_NTSEG2_MASK) >> MCAN_NBTP_NTSEG2_SHIFT)
 
#define MCAN_TSCC_TCP_MASK   (0xF0000UL)
 
#define MCAN_TSCC_TCP_SHIFT   (16U)
 
#define MCAN_TSCC_TCP_SET(x)   (((uint32_t)(x) << MCAN_TSCC_TCP_SHIFT) & MCAN_TSCC_TCP_MASK)
 
#define MCAN_TSCC_TCP_GET(x)   (((uint32_t)(x) & MCAN_TSCC_TCP_MASK) >> MCAN_TSCC_TCP_SHIFT)
 
#define MCAN_TSCC_TSS_MASK   (0x3U)
 
#define MCAN_TSCC_TSS_SHIFT   (0U)
 
#define MCAN_TSCC_TSS_SET(x)   (((uint32_t)(x) << MCAN_TSCC_TSS_SHIFT) & MCAN_TSCC_TSS_MASK)
 
#define MCAN_TSCC_TSS_GET(x)   (((uint32_t)(x) & MCAN_TSCC_TSS_MASK) >> MCAN_TSCC_TSS_SHIFT)
 
#define MCAN_TSCV_TSC_MASK   (0xFFFFU)
 
#define MCAN_TSCV_TSC_SHIFT   (0U)
 
#define MCAN_TSCV_TSC_GET(x)   (((uint32_t)(x) & MCAN_TSCV_TSC_MASK) >> MCAN_TSCV_TSC_SHIFT)
 
#define MCAN_TOCC_TOP_MASK   (0xFFFF0000UL)
 
#define MCAN_TOCC_TOP_SHIFT   (16U)
 
#define MCAN_TOCC_TOP_SET(x)   (((uint32_t)(x) << MCAN_TOCC_TOP_SHIFT) & MCAN_TOCC_TOP_MASK)
 
#define MCAN_TOCC_TOP_GET(x)   (((uint32_t)(x) & MCAN_TOCC_TOP_MASK) >> MCAN_TOCC_TOP_SHIFT)
 
#define MCAN_TOCC_TOS_MASK   (0x6U)
 
#define MCAN_TOCC_TOS_SHIFT   (1U)
 
#define MCAN_TOCC_TOS_SET(x)   (((uint32_t)(x) << MCAN_TOCC_TOS_SHIFT) & MCAN_TOCC_TOS_MASK)
 
#define MCAN_TOCC_TOS_GET(x)   (((uint32_t)(x) & MCAN_TOCC_TOS_MASK) >> MCAN_TOCC_TOS_SHIFT)
 
#define MCAN_TOCC_RP_MASK   (0x1U)
 
#define MCAN_TOCC_RP_SHIFT   (0U)
 
#define MCAN_TOCC_RP_SET(x)   (((uint32_t)(x) << MCAN_TOCC_RP_SHIFT) & MCAN_TOCC_RP_MASK)
 
#define MCAN_TOCC_RP_GET(x)   (((uint32_t)(x) & MCAN_TOCC_RP_MASK) >> MCAN_TOCC_RP_SHIFT)
 
#define MCAN_TOCV_TOC_MASK   (0xFFFFU)
 
#define MCAN_TOCV_TOC_SHIFT   (0U)
 
#define MCAN_TOCV_TOC_GET(x)   (((uint32_t)(x) & MCAN_TOCV_TOC_MASK) >> MCAN_TOCV_TOC_SHIFT)
 
#define MCAN_ECR_CEL_MASK   (0xFF0000UL)
 
#define MCAN_ECR_CEL_SHIFT   (16U)
 
#define MCAN_ECR_CEL_GET(x)   (((uint32_t)(x) & MCAN_ECR_CEL_MASK) >> MCAN_ECR_CEL_SHIFT)
 
#define MCAN_ECR_RP_MASK   (0x8000U)
 
#define MCAN_ECR_RP_SHIFT   (15U)
 
#define MCAN_ECR_RP_GET(x)   (((uint32_t)(x) & MCAN_ECR_RP_MASK) >> MCAN_ECR_RP_SHIFT)
 
#define MCAN_ECR_REC_MASK   (0x7F00U)
 
#define MCAN_ECR_REC_SHIFT   (8U)
 
#define MCAN_ECR_REC_GET(x)   (((uint32_t)(x) & MCAN_ECR_REC_MASK) >> MCAN_ECR_REC_SHIFT)
 
#define MCAN_ECR_TEC_MASK   (0xFFU)
 
#define MCAN_ECR_TEC_SHIFT   (0U)
 
#define MCAN_ECR_TEC_GET(x)   (((uint32_t)(x) & MCAN_ECR_TEC_MASK) >> MCAN_ECR_TEC_SHIFT)
 
#define MCAN_PSR_TDCV_MASK   (0x7F0000UL)
 
#define MCAN_PSR_TDCV_SHIFT   (16U)
 
#define MCAN_PSR_TDCV_GET(x)   (((uint32_t)(x) & MCAN_PSR_TDCV_MASK) >> MCAN_PSR_TDCV_SHIFT)
 
#define MCAN_PSR_PXE_MASK   (0x4000U)
 
#define MCAN_PSR_PXE_SHIFT   (14U)
 
#define MCAN_PSR_PXE_GET(x)   (((uint32_t)(x) & MCAN_PSR_PXE_MASK) >> MCAN_PSR_PXE_SHIFT)
 
#define MCAN_PSR_RFDF_MASK   (0x2000U)
 
#define MCAN_PSR_RFDF_SHIFT   (13U)
 
#define MCAN_PSR_RFDF_GET(x)   (((uint32_t)(x) & MCAN_PSR_RFDF_MASK) >> MCAN_PSR_RFDF_SHIFT)
 
#define MCAN_PSR_RBRS_MASK   (0x1000U)
 
#define MCAN_PSR_RBRS_SHIFT   (12U)
 
#define MCAN_PSR_RBRS_GET(x)   (((uint32_t)(x) & MCAN_PSR_RBRS_MASK) >> MCAN_PSR_RBRS_SHIFT)
 
#define MCAN_PSR_RESI_MASK   (0x800U)
 
#define MCAN_PSR_RESI_SHIFT   (11U)
 
#define MCAN_PSR_RESI_GET(x)   (((uint32_t)(x) & MCAN_PSR_RESI_MASK) >> MCAN_PSR_RESI_SHIFT)
 
#define MCAN_PSR_DLEC_MASK   (0x700U)
 
#define MCAN_PSR_DLEC_SHIFT   (8U)
 
#define MCAN_PSR_DLEC_GET(x)   (((uint32_t)(x) & MCAN_PSR_DLEC_MASK) >> MCAN_PSR_DLEC_SHIFT)
 
#define MCAN_PSR_BO_MASK   (0x80U)
 
#define MCAN_PSR_BO_SHIFT   (7U)
 
#define MCAN_PSR_BO_GET(x)   (((uint32_t)(x) & MCAN_PSR_BO_MASK) >> MCAN_PSR_BO_SHIFT)
 
#define MCAN_PSR_EW_MASK   (0x40U)
 
#define MCAN_PSR_EW_SHIFT   (6U)
 
#define MCAN_PSR_EW_GET(x)   (((uint32_t)(x) & MCAN_PSR_EW_MASK) >> MCAN_PSR_EW_SHIFT)
 
#define MCAN_PSR_EP_MASK   (0x20U)
 
#define MCAN_PSR_EP_SHIFT   (5U)
 
#define MCAN_PSR_EP_GET(x)   (((uint32_t)(x) & MCAN_PSR_EP_MASK) >> MCAN_PSR_EP_SHIFT)
 
#define MCAN_PSR_ACT_MASK   (0x18U)
 
#define MCAN_PSR_ACT_SHIFT   (3U)
 
#define MCAN_PSR_ACT_GET(x)   (((uint32_t)(x) & MCAN_PSR_ACT_MASK) >> MCAN_PSR_ACT_SHIFT)
 
#define MCAN_PSR_LEC_MASK   (0x7U)
 
#define MCAN_PSR_LEC_SHIFT   (0U)
 
#define MCAN_PSR_LEC_GET(x)   (((uint32_t)(x) & MCAN_PSR_LEC_MASK) >> MCAN_PSR_LEC_SHIFT)
 
#define MCAN_TDCR_TDCO_MASK   (0x7F00U)
 
#define MCAN_TDCR_TDCO_SHIFT   (8U)
 
#define MCAN_TDCR_TDCO_SET(x)   (((uint32_t)(x) << MCAN_TDCR_TDCO_SHIFT) & MCAN_TDCR_TDCO_MASK)
 
#define MCAN_TDCR_TDCO_GET(x)   (((uint32_t)(x) & MCAN_TDCR_TDCO_MASK) >> MCAN_TDCR_TDCO_SHIFT)
 
#define MCAN_TDCR_TDCF_MASK   (0x7FU)
 
#define MCAN_TDCR_TDCF_SHIFT   (0U)
 
#define MCAN_TDCR_TDCF_SET(x)   (((uint32_t)(x) << MCAN_TDCR_TDCF_SHIFT) & MCAN_TDCR_TDCF_MASK)
 
#define MCAN_TDCR_TDCF_GET(x)   (((uint32_t)(x) & MCAN_TDCR_TDCF_MASK) >> MCAN_TDCR_TDCF_SHIFT)
 
#define MCAN_IR_ARA_MASK   (0x20000000UL)
 
#define MCAN_IR_ARA_SHIFT   (29U)
 
#define MCAN_IR_ARA_SET(x)   (((uint32_t)(x) << MCAN_IR_ARA_SHIFT) & MCAN_IR_ARA_MASK)
 
#define MCAN_IR_ARA_GET(x)   (((uint32_t)(x) & MCAN_IR_ARA_MASK) >> MCAN_IR_ARA_SHIFT)
 
#define MCAN_IR_PED_MASK   (0x10000000UL)
 
#define MCAN_IR_PED_SHIFT   (28U)
 
#define MCAN_IR_PED_SET(x)   (((uint32_t)(x) << MCAN_IR_PED_SHIFT) & MCAN_IR_PED_MASK)
 
#define MCAN_IR_PED_GET(x)   (((uint32_t)(x) & MCAN_IR_PED_MASK) >> MCAN_IR_PED_SHIFT)
 
#define MCAN_IR_PEA_MASK   (0x8000000UL)
 
#define MCAN_IR_PEA_SHIFT   (27U)
 
#define MCAN_IR_PEA_SET(x)   (((uint32_t)(x) << MCAN_IR_PEA_SHIFT) & MCAN_IR_PEA_MASK)
 
#define MCAN_IR_PEA_GET(x)   (((uint32_t)(x) & MCAN_IR_PEA_MASK) >> MCAN_IR_PEA_SHIFT)
 
#define MCAN_IR_WDI_MASK   (0x4000000UL)
 
#define MCAN_IR_WDI_SHIFT   (26U)
 
#define MCAN_IR_WDI_SET(x)   (((uint32_t)(x) << MCAN_IR_WDI_SHIFT) & MCAN_IR_WDI_MASK)
 
#define MCAN_IR_WDI_GET(x)   (((uint32_t)(x) & MCAN_IR_WDI_MASK) >> MCAN_IR_WDI_SHIFT)
 
#define MCAN_IR_BO_MASK   (0x2000000UL)
 
#define MCAN_IR_BO_SHIFT   (25U)
 
#define MCAN_IR_BO_SET(x)   (((uint32_t)(x) << MCAN_IR_BO_SHIFT) & MCAN_IR_BO_MASK)
 
#define MCAN_IR_BO_GET(x)   (((uint32_t)(x) & MCAN_IR_BO_MASK) >> MCAN_IR_BO_SHIFT)
 
#define MCAN_IR_EW_MASK   (0x1000000UL)
 
#define MCAN_IR_EW_SHIFT   (24U)
 
#define MCAN_IR_EW_SET(x)   (((uint32_t)(x) << MCAN_IR_EW_SHIFT) & MCAN_IR_EW_MASK)
 
#define MCAN_IR_EW_GET(x)   (((uint32_t)(x) & MCAN_IR_EW_MASK) >> MCAN_IR_EW_SHIFT)
 
#define MCAN_IR_EP_MASK   (0x800000UL)
 
#define MCAN_IR_EP_SHIFT   (23U)
 
#define MCAN_IR_EP_SET(x)   (((uint32_t)(x) << MCAN_IR_EP_SHIFT) & MCAN_IR_EP_MASK)
 
#define MCAN_IR_EP_GET(x)   (((uint32_t)(x) & MCAN_IR_EP_MASK) >> MCAN_IR_EP_SHIFT)
 
#define MCAN_IR_ELO_MASK   (0x400000UL)
 
#define MCAN_IR_ELO_SHIFT   (22U)
 
#define MCAN_IR_ELO_SET(x)   (((uint32_t)(x) << MCAN_IR_ELO_SHIFT) & MCAN_IR_ELO_MASK)
 
#define MCAN_IR_ELO_GET(x)   (((uint32_t)(x) & MCAN_IR_ELO_MASK) >> MCAN_IR_ELO_SHIFT)
 
#define MCAN_IR_BEU_MASK   (0x200000UL)
 
#define MCAN_IR_BEU_SHIFT   (21U)
 
#define MCAN_IR_BEU_SET(x)   (((uint32_t)(x) << MCAN_IR_BEU_SHIFT) & MCAN_IR_BEU_MASK)
 
#define MCAN_IR_BEU_GET(x)   (((uint32_t)(x) & MCAN_IR_BEU_MASK) >> MCAN_IR_BEU_SHIFT)
 
#define MCAN_IR_BEC_MASK   (0x100000UL)
 
#define MCAN_IR_BEC_SHIFT   (20U)
 
#define MCAN_IR_BEC_SET(x)   (((uint32_t)(x) << MCAN_IR_BEC_SHIFT) & MCAN_IR_BEC_MASK)
 
#define MCAN_IR_BEC_GET(x)   (((uint32_t)(x) & MCAN_IR_BEC_MASK) >> MCAN_IR_BEC_SHIFT)
 
#define MCAN_IR_DRX_MASK   (0x80000UL)
 
#define MCAN_IR_DRX_SHIFT   (19U)
 
#define MCAN_IR_DRX_SET(x)   (((uint32_t)(x) << MCAN_IR_DRX_SHIFT) & MCAN_IR_DRX_MASK)
 
#define MCAN_IR_DRX_GET(x)   (((uint32_t)(x) & MCAN_IR_DRX_MASK) >> MCAN_IR_DRX_SHIFT)
 
#define MCAN_IR_TOO_MASK   (0x40000UL)
 
#define MCAN_IR_TOO_SHIFT   (18U)
 
#define MCAN_IR_TOO_SET(x)   (((uint32_t)(x) << MCAN_IR_TOO_SHIFT) & MCAN_IR_TOO_MASK)
 
#define MCAN_IR_TOO_GET(x)   (((uint32_t)(x) & MCAN_IR_TOO_MASK) >> MCAN_IR_TOO_SHIFT)
 
#define MCAN_IR_MRAF_MASK   (0x20000UL)
 
#define MCAN_IR_MRAF_SHIFT   (17U)
 
#define MCAN_IR_MRAF_SET(x)   (((uint32_t)(x) << MCAN_IR_MRAF_SHIFT) & MCAN_IR_MRAF_MASK)
 
#define MCAN_IR_MRAF_GET(x)   (((uint32_t)(x) & MCAN_IR_MRAF_MASK) >> MCAN_IR_MRAF_SHIFT)
 
#define MCAN_IR_TSW_MASK   (0x10000UL)
 
#define MCAN_IR_TSW_SHIFT   (16U)
 
#define MCAN_IR_TSW_SET(x)   (((uint32_t)(x) << MCAN_IR_TSW_SHIFT) & MCAN_IR_TSW_MASK)
 
#define MCAN_IR_TSW_GET(x)   (((uint32_t)(x) & MCAN_IR_TSW_MASK) >> MCAN_IR_TSW_SHIFT)
 
#define MCAN_IR_TEFL_MASK   (0x8000U)
 
#define MCAN_IR_TEFL_SHIFT   (15U)
 
#define MCAN_IR_TEFL_SET(x)   (((uint32_t)(x) << MCAN_IR_TEFL_SHIFT) & MCAN_IR_TEFL_MASK)
 
#define MCAN_IR_TEFL_GET(x)   (((uint32_t)(x) & MCAN_IR_TEFL_MASK) >> MCAN_IR_TEFL_SHIFT)
 
#define MCAN_IR_TEFF_MASK   (0x4000U)
 
#define MCAN_IR_TEFF_SHIFT   (14U)
 
#define MCAN_IR_TEFF_SET(x)   (((uint32_t)(x) << MCAN_IR_TEFF_SHIFT) & MCAN_IR_TEFF_MASK)
 
#define MCAN_IR_TEFF_GET(x)   (((uint32_t)(x) & MCAN_IR_TEFF_MASK) >> MCAN_IR_TEFF_SHIFT)
 
#define MCAN_IR_TEFW_MASK   (0x2000U)
 
#define MCAN_IR_TEFW_SHIFT   (13U)
 
#define MCAN_IR_TEFW_SET(x)   (((uint32_t)(x) << MCAN_IR_TEFW_SHIFT) & MCAN_IR_TEFW_MASK)
 
#define MCAN_IR_TEFW_GET(x)   (((uint32_t)(x) & MCAN_IR_TEFW_MASK) >> MCAN_IR_TEFW_SHIFT)
 
#define MCAN_IR_TEFN_MASK   (0x1000U)
 
#define MCAN_IR_TEFN_SHIFT   (12U)
 
#define MCAN_IR_TEFN_SET(x)   (((uint32_t)(x) << MCAN_IR_TEFN_SHIFT) & MCAN_IR_TEFN_MASK)
 
#define MCAN_IR_TEFN_GET(x)   (((uint32_t)(x) & MCAN_IR_TEFN_MASK) >> MCAN_IR_TEFN_SHIFT)
 
#define MCAN_IR_TFE_MASK   (0x800U)
 
#define MCAN_IR_TFE_SHIFT   (11U)
 
#define MCAN_IR_TFE_SET(x)   (((uint32_t)(x) << MCAN_IR_TFE_SHIFT) & MCAN_IR_TFE_MASK)
 
#define MCAN_IR_TFE_GET(x)   (((uint32_t)(x) & MCAN_IR_TFE_MASK) >> MCAN_IR_TFE_SHIFT)
 
#define MCAN_IR_TCF_MASK   (0x400U)
 
#define MCAN_IR_TCF_SHIFT   (10U)
 
#define MCAN_IR_TCF_SET(x)   (((uint32_t)(x) << MCAN_IR_TCF_SHIFT) & MCAN_IR_TCF_MASK)
 
#define MCAN_IR_TCF_GET(x)   (((uint32_t)(x) & MCAN_IR_TCF_MASK) >> MCAN_IR_TCF_SHIFT)
 
#define MCAN_IR_TC_MASK   (0x200U)
 
#define MCAN_IR_TC_SHIFT   (9U)
 
#define MCAN_IR_TC_SET(x)   (((uint32_t)(x) << MCAN_IR_TC_SHIFT) & MCAN_IR_TC_MASK)
 
#define MCAN_IR_TC_GET(x)   (((uint32_t)(x) & MCAN_IR_TC_MASK) >> MCAN_IR_TC_SHIFT)
 
#define MCAN_IR_HPM_MASK   (0x100U)
 
#define MCAN_IR_HPM_SHIFT   (8U)
 
#define MCAN_IR_HPM_SET(x)   (((uint32_t)(x) << MCAN_IR_HPM_SHIFT) & MCAN_IR_HPM_MASK)
 
#define MCAN_IR_HPM_GET(x)   (((uint32_t)(x) & MCAN_IR_HPM_MASK) >> MCAN_IR_HPM_SHIFT)
 
#define MCAN_IR_RF1L_MASK   (0x80U)
 
#define MCAN_IR_RF1L_SHIFT   (7U)
 
#define MCAN_IR_RF1L_SET(x)   (((uint32_t)(x) << MCAN_IR_RF1L_SHIFT) & MCAN_IR_RF1L_MASK)
 
#define MCAN_IR_RF1L_GET(x)   (((uint32_t)(x) & MCAN_IR_RF1L_MASK) >> MCAN_IR_RF1L_SHIFT)
 
#define MCAN_IR_RF1F_MASK   (0x40U)
 
#define MCAN_IR_RF1F_SHIFT   (6U)
 
#define MCAN_IR_RF1F_SET(x)   (((uint32_t)(x) << MCAN_IR_RF1F_SHIFT) & MCAN_IR_RF1F_MASK)
 
#define MCAN_IR_RF1F_GET(x)   (((uint32_t)(x) & MCAN_IR_RF1F_MASK) >> MCAN_IR_RF1F_SHIFT)
 
#define MCAN_IR_RF1W_MASK   (0x20U)
 
#define MCAN_IR_RF1W_SHIFT   (5U)
 
#define MCAN_IR_RF1W_SET(x)   (((uint32_t)(x) << MCAN_IR_RF1W_SHIFT) & MCAN_IR_RF1W_MASK)
 
#define MCAN_IR_RF1W_GET(x)   (((uint32_t)(x) & MCAN_IR_RF1W_MASK) >> MCAN_IR_RF1W_SHIFT)
 
#define MCAN_IR_RF1N_MASK   (0x10U)
 
#define MCAN_IR_RF1N_SHIFT   (4U)
 
#define MCAN_IR_RF1N_SET(x)   (((uint32_t)(x) << MCAN_IR_RF1N_SHIFT) & MCAN_IR_RF1N_MASK)
 
#define MCAN_IR_RF1N_GET(x)   (((uint32_t)(x) & MCAN_IR_RF1N_MASK) >> MCAN_IR_RF1N_SHIFT)
 
#define MCAN_IR_RF0L_MASK   (0x8U)
 
#define MCAN_IR_RF0L_SHIFT   (3U)
 
#define MCAN_IR_RF0L_SET(x)   (((uint32_t)(x) << MCAN_IR_RF0L_SHIFT) & MCAN_IR_RF0L_MASK)
 
#define MCAN_IR_RF0L_GET(x)   (((uint32_t)(x) & MCAN_IR_RF0L_MASK) >> MCAN_IR_RF0L_SHIFT)
 
#define MCAN_IR_RF0F_MASK   (0x4U)
 
#define MCAN_IR_RF0F_SHIFT   (2U)
 
#define MCAN_IR_RF0F_SET(x)   (((uint32_t)(x) << MCAN_IR_RF0F_SHIFT) & MCAN_IR_RF0F_MASK)
 
#define MCAN_IR_RF0F_GET(x)   (((uint32_t)(x) & MCAN_IR_RF0F_MASK) >> MCAN_IR_RF0F_SHIFT)
 
#define MCAN_IR_RF0W_MASK   (0x2U)
 
#define MCAN_IR_RF0W_SHIFT   (1U)
 
#define MCAN_IR_RF0W_SET(x)   (((uint32_t)(x) << MCAN_IR_RF0W_SHIFT) & MCAN_IR_RF0W_MASK)
 
#define MCAN_IR_RF0W_GET(x)   (((uint32_t)(x) & MCAN_IR_RF0W_MASK) >> MCAN_IR_RF0W_SHIFT)
 
#define MCAN_IR_RF0N_MASK   (0x1U)
 
#define MCAN_IR_RF0N_SHIFT   (0U)
 
#define MCAN_IR_RF0N_SET(x)   (((uint32_t)(x) << MCAN_IR_RF0N_SHIFT) & MCAN_IR_RF0N_MASK)
 
#define MCAN_IR_RF0N_GET(x)   (((uint32_t)(x) & MCAN_IR_RF0N_MASK) >> MCAN_IR_RF0N_SHIFT)
 
#define MCAN_IE_ARAE_MASK   (0x20000000UL)
 
#define MCAN_IE_ARAE_SHIFT   (29U)
 
#define MCAN_IE_ARAE_SET(x)   (((uint32_t)(x) << MCAN_IE_ARAE_SHIFT) & MCAN_IE_ARAE_MASK)
 
#define MCAN_IE_ARAE_GET(x)   (((uint32_t)(x) & MCAN_IE_ARAE_MASK) >> MCAN_IE_ARAE_SHIFT)
 
#define MCAN_IE_PEDE_MASK   (0x10000000UL)
 
#define MCAN_IE_PEDE_SHIFT   (28U)
 
#define MCAN_IE_PEDE_SET(x)   (((uint32_t)(x) << MCAN_IE_PEDE_SHIFT) & MCAN_IE_PEDE_MASK)
 
#define MCAN_IE_PEDE_GET(x)   (((uint32_t)(x) & MCAN_IE_PEDE_MASK) >> MCAN_IE_PEDE_SHIFT)
 
#define MCAN_IE_PEAE_MASK   (0x8000000UL)
 
#define MCAN_IE_PEAE_SHIFT   (27U)
 
#define MCAN_IE_PEAE_SET(x)   (((uint32_t)(x) << MCAN_IE_PEAE_SHIFT) & MCAN_IE_PEAE_MASK)
 
#define MCAN_IE_PEAE_GET(x)   (((uint32_t)(x) & MCAN_IE_PEAE_MASK) >> MCAN_IE_PEAE_SHIFT)
 
#define MCAN_IE_WDIE_MASK   (0x4000000UL)
 
#define MCAN_IE_WDIE_SHIFT   (26U)
 
#define MCAN_IE_WDIE_SET(x)   (((uint32_t)(x) << MCAN_IE_WDIE_SHIFT) & MCAN_IE_WDIE_MASK)
 
#define MCAN_IE_WDIE_GET(x)   (((uint32_t)(x) & MCAN_IE_WDIE_MASK) >> MCAN_IE_WDIE_SHIFT)
 
#define MCAN_IE_BOE_MASK   (0x2000000UL)
 
#define MCAN_IE_BOE_SHIFT   (25U)
 
#define MCAN_IE_BOE_SET(x)   (((uint32_t)(x) << MCAN_IE_BOE_SHIFT) & MCAN_IE_BOE_MASK)
 
#define MCAN_IE_BOE_GET(x)   (((uint32_t)(x) & MCAN_IE_BOE_MASK) >> MCAN_IE_BOE_SHIFT)
 
#define MCAN_IE_EWE_MASK   (0x1000000UL)
 
#define MCAN_IE_EWE_SHIFT   (24U)
 
#define MCAN_IE_EWE_SET(x)   (((uint32_t)(x) << MCAN_IE_EWE_SHIFT) & MCAN_IE_EWE_MASK)
 
#define MCAN_IE_EWE_GET(x)   (((uint32_t)(x) & MCAN_IE_EWE_MASK) >> MCAN_IE_EWE_SHIFT)
 
#define MCAN_IE_EPE_MASK   (0x800000UL)
 
#define MCAN_IE_EPE_SHIFT   (23U)
 
#define MCAN_IE_EPE_SET(x)   (((uint32_t)(x) << MCAN_IE_EPE_SHIFT) & MCAN_IE_EPE_MASK)
 
#define MCAN_IE_EPE_GET(x)   (((uint32_t)(x) & MCAN_IE_EPE_MASK) >> MCAN_IE_EPE_SHIFT)
 
#define MCAN_IE_ELOE_MASK   (0x400000UL)
 
#define MCAN_IE_ELOE_SHIFT   (22U)
 
#define MCAN_IE_ELOE_SET(x)   (((uint32_t)(x) << MCAN_IE_ELOE_SHIFT) & MCAN_IE_ELOE_MASK)
 
#define MCAN_IE_ELOE_GET(x)   (((uint32_t)(x) & MCAN_IE_ELOE_MASK) >> MCAN_IE_ELOE_SHIFT)
 
#define MCAN_IE_BEUE_MASK   (0x200000UL)
 
#define MCAN_IE_BEUE_SHIFT   (21U)
 
#define MCAN_IE_BEUE_SET(x)   (((uint32_t)(x) << MCAN_IE_BEUE_SHIFT) & MCAN_IE_BEUE_MASK)
 
#define MCAN_IE_BEUE_GET(x)   (((uint32_t)(x) & MCAN_IE_BEUE_MASK) >> MCAN_IE_BEUE_SHIFT)
 
#define MCAN_IE_BECE_MASK   (0x100000UL)
 
#define MCAN_IE_BECE_SHIFT   (20U)
 
#define MCAN_IE_BECE_SET(x)   (((uint32_t)(x) << MCAN_IE_BECE_SHIFT) & MCAN_IE_BECE_MASK)
 
#define MCAN_IE_BECE_GET(x)   (((uint32_t)(x) & MCAN_IE_BECE_MASK) >> MCAN_IE_BECE_SHIFT)
 
#define MCAN_IE_DRXE_MASK   (0x80000UL)
 
#define MCAN_IE_DRXE_SHIFT   (19U)
 
#define MCAN_IE_DRXE_SET(x)   (((uint32_t)(x) << MCAN_IE_DRXE_SHIFT) & MCAN_IE_DRXE_MASK)
 
#define MCAN_IE_DRXE_GET(x)   (((uint32_t)(x) & MCAN_IE_DRXE_MASK) >> MCAN_IE_DRXE_SHIFT)
 
#define MCAN_IE_TOOE_MASK   (0x40000UL)
 
#define MCAN_IE_TOOE_SHIFT   (18U)
 
#define MCAN_IE_TOOE_SET(x)   (((uint32_t)(x) << MCAN_IE_TOOE_SHIFT) & MCAN_IE_TOOE_MASK)
 
#define MCAN_IE_TOOE_GET(x)   (((uint32_t)(x) & MCAN_IE_TOOE_MASK) >> MCAN_IE_TOOE_SHIFT)
 
#define MCAN_IE_MRAFE_MASK   (0x20000UL)
 
#define MCAN_IE_MRAFE_SHIFT   (17U)
 
#define MCAN_IE_MRAFE_SET(x)   (((uint32_t)(x) << MCAN_IE_MRAFE_SHIFT) & MCAN_IE_MRAFE_MASK)
 
#define MCAN_IE_MRAFE_GET(x)   (((uint32_t)(x) & MCAN_IE_MRAFE_MASK) >> MCAN_IE_MRAFE_SHIFT)
 
#define MCAN_IE_TSWE_MASK   (0x10000UL)
 
#define MCAN_IE_TSWE_SHIFT   (16U)
 
#define MCAN_IE_TSWE_SET(x)   (((uint32_t)(x) << MCAN_IE_TSWE_SHIFT) & MCAN_IE_TSWE_MASK)
 
#define MCAN_IE_TSWE_GET(x)   (((uint32_t)(x) & MCAN_IE_TSWE_MASK) >> MCAN_IE_TSWE_SHIFT)
 
#define MCAN_IE_TEFLE_MASK   (0x8000U)
 
#define MCAN_IE_TEFLE_SHIFT   (15U)
 
#define MCAN_IE_TEFLE_SET(x)   (((uint32_t)(x) << MCAN_IE_TEFLE_SHIFT) & MCAN_IE_TEFLE_MASK)
 
#define MCAN_IE_TEFLE_GET(x)   (((uint32_t)(x) & MCAN_IE_TEFLE_MASK) >> MCAN_IE_TEFLE_SHIFT)
 
#define MCAN_IE_TEFFE_MASK   (0x4000U)
 
#define MCAN_IE_TEFFE_SHIFT   (14U)
 
#define MCAN_IE_TEFFE_SET(x)   (((uint32_t)(x) << MCAN_IE_TEFFE_SHIFT) & MCAN_IE_TEFFE_MASK)
 
#define MCAN_IE_TEFFE_GET(x)   (((uint32_t)(x) & MCAN_IE_TEFFE_MASK) >> MCAN_IE_TEFFE_SHIFT)
 
#define MCAN_IE_TEFWE_MASK   (0x2000U)
 
#define MCAN_IE_TEFWE_SHIFT   (13U)
 
#define MCAN_IE_TEFWE_SET(x)   (((uint32_t)(x) << MCAN_IE_TEFWE_SHIFT) & MCAN_IE_TEFWE_MASK)
 
#define MCAN_IE_TEFWE_GET(x)   (((uint32_t)(x) & MCAN_IE_TEFWE_MASK) >> MCAN_IE_TEFWE_SHIFT)
 
#define MCAN_IE_TEFNE_MASK   (0x1000U)
 
#define MCAN_IE_TEFNE_SHIFT   (12U)
 
#define MCAN_IE_TEFNE_SET(x)   (((uint32_t)(x) << MCAN_IE_TEFNE_SHIFT) & MCAN_IE_TEFNE_MASK)
 
#define MCAN_IE_TEFNE_GET(x)   (((uint32_t)(x) & MCAN_IE_TEFNE_MASK) >> MCAN_IE_TEFNE_SHIFT)
 
#define MCAN_IE_TFEE_MASK   (0x800U)
 
#define MCAN_IE_TFEE_SHIFT   (11U)
 
#define MCAN_IE_TFEE_SET(x)   (((uint32_t)(x) << MCAN_IE_TFEE_SHIFT) & MCAN_IE_TFEE_MASK)
 
#define MCAN_IE_TFEE_GET(x)   (((uint32_t)(x) & MCAN_IE_TFEE_MASK) >> MCAN_IE_TFEE_SHIFT)
 
#define MCAN_IE_TCFE_MASK   (0x400U)
 
#define MCAN_IE_TCFE_SHIFT   (10U)
 
#define MCAN_IE_TCFE_SET(x)   (((uint32_t)(x) << MCAN_IE_TCFE_SHIFT) & MCAN_IE_TCFE_MASK)
 
#define MCAN_IE_TCFE_GET(x)   (((uint32_t)(x) & MCAN_IE_TCFE_MASK) >> MCAN_IE_TCFE_SHIFT)
 
#define MCAN_IE_TCE_MASK   (0x200U)
 
#define MCAN_IE_TCE_SHIFT   (9U)
 
#define MCAN_IE_TCE_SET(x)   (((uint32_t)(x) << MCAN_IE_TCE_SHIFT) & MCAN_IE_TCE_MASK)
 
#define MCAN_IE_TCE_GET(x)   (((uint32_t)(x) & MCAN_IE_TCE_MASK) >> MCAN_IE_TCE_SHIFT)
 
#define MCAN_IE_HPME_MASK   (0x100U)
 
#define MCAN_IE_HPME_SHIFT   (8U)
 
#define MCAN_IE_HPME_SET(x)   (((uint32_t)(x) << MCAN_IE_HPME_SHIFT) & MCAN_IE_HPME_MASK)
 
#define MCAN_IE_HPME_GET(x)   (((uint32_t)(x) & MCAN_IE_HPME_MASK) >> MCAN_IE_HPME_SHIFT)
 
#define MCAN_IE_RF1LE_MASK   (0x80U)
 
#define MCAN_IE_RF1LE_SHIFT   (7U)
 
#define MCAN_IE_RF1LE_SET(x)   (((uint32_t)(x) << MCAN_IE_RF1LE_SHIFT) & MCAN_IE_RF1LE_MASK)
 
#define MCAN_IE_RF1LE_GET(x)   (((uint32_t)(x) & MCAN_IE_RF1LE_MASK) >> MCAN_IE_RF1LE_SHIFT)
 
#define MCAN_IE_RF1FE_MASK   (0x40U)
 
#define MCAN_IE_RF1FE_SHIFT   (6U)
 
#define MCAN_IE_RF1FE_SET(x)   (((uint32_t)(x) << MCAN_IE_RF1FE_SHIFT) & MCAN_IE_RF1FE_MASK)
 
#define MCAN_IE_RF1FE_GET(x)   (((uint32_t)(x) & MCAN_IE_RF1FE_MASK) >> MCAN_IE_RF1FE_SHIFT)
 
#define MCAN_IE_RF1WE_MASK   (0x20U)
 
#define MCAN_IE_RF1WE_SHIFT   (5U)
 
#define MCAN_IE_RF1WE_SET(x)   (((uint32_t)(x) << MCAN_IE_RF1WE_SHIFT) & MCAN_IE_RF1WE_MASK)
 
#define MCAN_IE_RF1WE_GET(x)   (((uint32_t)(x) & MCAN_IE_RF1WE_MASK) >> MCAN_IE_RF1WE_SHIFT)
 
#define MCAN_IE_RF1NE_MASK   (0x10U)
 
#define MCAN_IE_RF1NE_SHIFT   (4U)
 
#define MCAN_IE_RF1NE_SET(x)   (((uint32_t)(x) << MCAN_IE_RF1NE_SHIFT) & MCAN_IE_RF1NE_MASK)
 
#define MCAN_IE_RF1NE_GET(x)   (((uint32_t)(x) & MCAN_IE_RF1NE_MASK) >> MCAN_IE_RF1NE_SHIFT)
 
#define MCAN_IE_RF0LE_MASK   (0x8U)
 
#define MCAN_IE_RF0LE_SHIFT   (3U)
 
#define MCAN_IE_RF0LE_SET(x)   (((uint32_t)(x) << MCAN_IE_RF0LE_SHIFT) & MCAN_IE_RF0LE_MASK)
 
#define MCAN_IE_RF0LE_GET(x)   (((uint32_t)(x) & MCAN_IE_RF0LE_MASK) >> MCAN_IE_RF0LE_SHIFT)
 
#define MCAN_IE_RF0FE_MASK   (0x4U)
 
#define MCAN_IE_RF0FE_SHIFT   (2U)
 
#define MCAN_IE_RF0FE_SET(x)   (((uint32_t)(x) << MCAN_IE_RF0FE_SHIFT) & MCAN_IE_RF0FE_MASK)
 
#define MCAN_IE_RF0FE_GET(x)   (((uint32_t)(x) & MCAN_IE_RF0FE_MASK) >> MCAN_IE_RF0FE_SHIFT)
 
#define MCAN_IE_RF0WE_MASK   (0x2U)
 
#define MCAN_IE_RF0WE_SHIFT   (1U)
 
#define MCAN_IE_RF0WE_SET(x)   (((uint32_t)(x) << MCAN_IE_RF0WE_SHIFT) & MCAN_IE_RF0WE_MASK)
 
#define MCAN_IE_RF0WE_GET(x)   (((uint32_t)(x) & MCAN_IE_RF0WE_MASK) >> MCAN_IE_RF0WE_SHIFT)
 
#define MCAN_IE_RF0NE_MASK   (0x1U)
 
#define MCAN_IE_RF0NE_SHIFT   (0U)
 
#define MCAN_IE_RF0NE_SET(x)   (((uint32_t)(x) << MCAN_IE_RF0NE_SHIFT) & MCAN_IE_RF0NE_MASK)
 
#define MCAN_IE_RF0NE_GET(x)   (((uint32_t)(x) & MCAN_IE_RF0NE_MASK) >> MCAN_IE_RF0NE_SHIFT)
 
#define MCAN_ILS_ARAL_MASK   (0x20000000UL)
 
#define MCAN_ILS_ARAL_SHIFT   (29U)
 
#define MCAN_ILS_ARAL_SET(x)   (((uint32_t)(x) << MCAN_ILS_ARAL_SHIFT) & MCAN_ILS_ARAL_MASK)
 
#define MCAN_ILS_ARAL_GET(x)   (((uint32_t)(x) & MCAN_ILS_ARAL_MASK) >> MCAN_ILS_ARAL_SHIFT)
 
#define MCAN_ILS_PEDL_MASK   (0x10000000UL)
 
#define MCAN_ILS_PEDL_SHIFT   (28U)
 
#define MCAN_ILS_PEDL_SET(x)   (((uint32_t)(x) << MCAN_ILS_PEDL_SHIFT) & MCAN_ILS_PEDL_MASK)
 
#define MCAN_ILS_PEDL_GET(x)   (((uint32_t)(x) & MCAN_ILS_PEDL_MASK) >> MCAN_ILS_PEDL_SHIFT)
 
#define MCAN_ILS_PEAL_MASK   (0x8000000UL)
 
#define MCAN_ILS_PEAL_SHIFT   (27U)
 
#define MCAN_ILS_PEAL_SET(x)   (((uint32_t)(x) << MCAN_ILS_PEAL_SHIFT) & MCAN_ILS_PEAL_MASK)
 
#define MCAN_ILS_PEAL_GET(x)   (((uint32_t)(x) & MCAN_ILS_PEAL_MASK) >> MCAN_ILS_PEAL_SHIFT)
 
#define MCAN_ILS_WDIL_MASK   (0x4000000UL)
 
#define MCAN_ILS_WDIL_SHIFT   (26U)
 
#define MCAN_ILS_WDIL_SET(x)   (((uint32_t)(x) << MCAN_ILS_WDIL_SHIFT) & MCAN_ILS_WDIL_MASK)
 
#define MCAN_ILS_WDIL_GET(x)   (((uint32_t)(x) & MCAN_ILS_WDIL_MASK) >> MCAN_ILS_WDIL_SHIFT)
 
#define MCAN_ILS_BOL_MASK   (0x2000000UL)
 
#define MCAN_ILS_BOL_SHIFT   (25U)
 
#define MCAN_ILS_BOL_SET(x)   (((uint32_t)(x) << MCAN_ILS_BOL_SHIFT) & MCAN_ILS_BOL_MASK)
 
#define MCAN_ILS_BOL_GET(x)   (((uint32_t)(x) & MCAN_ILS_BOL_MASK) >> MCAN_ILS_BOL_SHIFT)
 
#define MCAN_ILS_EWL_MASK   (0x1000000UL)
 
#define MCAN_ILS_EWL_SHIFT   (24U)
 
#define MCAN_ILS_EWL_SET(x)   (((uint32_t)(x) << MCAN_ILS_EWL_SHIFT) & MCAN_ILS_EWL_MASK)
 
#define MCAN_ILS_EWL_GET(x)   (((uint32_t)(x) & MCAN_ILS_EWL_MASK) >> MCAN_ILS_EWL_SHIFT)
 
#define MCAN_ILS_EPL_MASK   (0x800000UL)
 
#define MCAN_ILS_EPL_SHIFT   (23U)
 
#define MCAN_ILS_EPL_SET(x)   (((uint32_t)(x) << MCAN_ILS_EPL_SHIFT) & MCAN_ILS_EPL_MASK)
 
#define MCAN_ILS_EPL_GET(x)   (((uint32_t)(x) & MCAN_ILS_EPL_MASK) >> MCAN_ILS_EPL_SHIFT)
 
#define MCAN_ILS_ELOL_MASK   (0x400000UL)
 
#define MCAN_ILS_ELOL_SHIFT   (22U)
 
#define MCAN_ILS_ELOL_SET(x)   (((uint32_t)(x) << MCAN_ILS_ELOL_SHIFT) & MCAN_ILS_ELOL_MASK)
 
#define MCAN_ILS_ELOL_GET(x)   (((uint32_t)(x) & MCAN_ILS_ELOL_MASK) >> MCAN_ILS_ELOL_SHIFT)
 
#define MCAN_ILS_BEUL_MASK   (0x200000UL)
 
#define MCAN_ILS_BEUL_SHIFT   (21U)
 
#define MCAN_ILS_BEUL_SET(x)   (((uint32_t)(x) << MCAN_ILS_BEUL_SHIFT) & MCAN_ILS_BEUL_MASK)
 
#define MCAN_ILS_BEUL_GET(x)   (((uint32_t)(x) & MCAN_ILS_BEUL_MASK) >> MCAN_ILS_BEUL_SHIFT)
 
#define MCAN_ILS_BECL_MASK   (0x100000UL)
 
#define MCAN_ILS_BECL_SHIFT   (20U)
 
#define MCAN_ILS_BECL_SET(x)   (((uint32_t)(x) << MCAN_ILS_BECL_SHIFT) & MCAN_ILS_BECL_MASK)
 
#define MCAN_ILS_BECL_GET(x)   (((uint32_t)(x) & MCAN_ILS_BECL_MASK) >> MCAN_ILS_BECL_SHIFT)
 
#define MCAN_ILS_DRXL_MASK   (0x80000UL)
 
#define MCAN_ILS_DRXL_SHIFT   (19U)
 
#define MCAN_ILS_DRXL_SET(x)   (((uint32_t)(x) << MCAN_ILS_DRXL_SHIFT) & MCAN_ILS_DRXL_MASK)
 
#define MCAN_ILS_DRXL_GET(x)   (((uint32_t)(x) & MCAN_ILS_DRXL_MASK) >> MCAN_ILS_DRXL_SHIFT)
 
#define MCAN_ILS_TOOL_MASK   (0x40000UL)
 
#define MCAN_ILS_TOOL_SHIFT   (18U)
 
#define MCAN_ILS_TOOL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TOOL_SHIFT) & MCAN_ILS_TOOL_MASK)
 
#define MCAN_ILS_TOOL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TOOL_MASK) >> MCAN_ILS_TOOL_SHIFT)
 
#define MCAN_ILS_MRAFL_MASK   (0x20000UL)
 
#define MCAN_ILS_MRAFL_SHIFT   (17U)
 
#define MCAN_ILS_MRAFL_SET(x)   (((uint32_t)(x) << MCAN_ILS_MRAFL_SHIFT) & MCAN_ILS_MRAFL_MASK)
 
#define MCAN_ILS_MRAFL_GET(x)   (((uint32_t)(x) & MCAN_ILS_MRAFL_MASK) >> MCAN_ILS_MRAFL_SHIFT)
 
#define MCAN_ILS_TSWL_MASK   (0x10000UL)
 
#define MCAN_ILS_TSWL_SHIFT   (16U)
 
#define MCAN_ILS_TSWL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TSWL_SHIFT) & MCAN_ILS_TSWL_MASK)
 
#define MCAN_ILS_TSWL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TSWL_MASK) >> MCAN_ILS_TSWL_SHIFT)
 
#define MCAN_ILS_TEFLL_MASK   (0x8000U)
 
#define MCAN_ILS_TEFLL_SHIFT   (15U)
 
#define MCAN_ILS_TEFLL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TEFLL_SHIFT) & MCAN_ILS_TEFLL_MASK)
 
#define MCAN_ILS_TEFLL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TEFLL_MASK) >> MCAN_ILS_TEFLL_SHIFT)
 
#define MCAN_ILS_TEFFL_MASK   (0x4000U)
 
#define MCAN_ILS_TEFFL_SHIFT   (14U)
 
#define MCAN_ILS_TEFFL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TEFFL_SHIFT) & MCAN_ILS_TEFFL_MASK)
 
#define MCAN_ILS_TEFFL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TEFFL_MASK) >> MCAN_ILS_TEFFL_SHIFT)
 
#define MCAN_ILS_TEFWL_MASK   (0x2000U)
 
#define MCAN_ILS_TEFWL_SHIFT   (13U)
 
#define MCAN_ILS_TEFWL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TEFWL_SHIFT) & MCAN_ILS_TEFWL_MASK)
 
#define MCAN_ILS_TEFWL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TEFWL_MASK) >> MCAN_ILS_TEFWL_SHIFT)
 
#define MCAN_ILS_TEFNL_MASK   (0x1000U)
 
#define MCAN_ILS_TEFNL_SHIFT   (12U)
 
#define MCAN_ILS_TEFNL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TEFNL_SHIFT) & MCAN_ILS_TEFNL_MASK)
 
#define MCAN_ILS_TEFNL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TEFNL_MASK) >> MCAN_ILS_TEFNL_SHIFT)
 
#define MCAN_ILS_TFEL_MASK   (0x800U)
 
#define MCAN_ILS_TFEL_SHIFT   (11U)
 
#define MCAN_ILS_TFEL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TFEL_SHIFT) & MCAN_ILS_TFEL_MASK)
 
#define MCAN_ILS_TFEL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TFEL_MASK) >> MCAN_ILS_TFEL_SHIFT)
 
#define MCAN_ILS_TCFL_MASK   (0x400U)
 
#define MCAN_ILS_TCFL_SHIFT   (10U)
 
#define MCAN_ILS_TCFL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TCFL_SHIFT) & MCAN_ILS_TCFL_MASK)
 
#define MCAN_ILS_TCFL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TCFL_MASK) >> MCAN_ILS_TCFL_SHIFT)
 
#define MCAN_ILS_TCL_MASK   (0x200U)
 
#define MCAN_ILS_TCL_SHIFT   (9U)
 
#define MCAN_ILS_TCL_SET(x)   (((uint32_t)(x) << MCAN_ILS_TCL_SHIFT) & MCAN_ILS_TCL_MASK)
 
#define MCAN_ILS_TCL_GET(x)   (((uint32_t)(x) & MCAN_ILS_TCL_MASK) >> MCAN_ILS_TCL_SHIFT)
 
#define MCAN_ILS_HPML_MASK   (0x100U)
 
#define MCAN_ILS_HPML_SHIFT   (8U)
 
#define MCAN_ILS_HPML_SET(x)   (((uint32_t)(x) << MCAN_ILS_HPML_SHIFT) & MCAN_ILS_HPML_MASK)
 
#define MCAN_ILS_HPML_GET(x)   (((uint32_t)(x) & MCAN_ILS_HPML_MASK) >> MCAN_ILS_HPML_SHIFT)
 
#define MCAN_ILS_RF1LL_MASK   (0x80U)
 
#define MCAN_ILS_RF1LL_SHIFT   (7U)
 
#define MCAN_ILS_RF1LL_SET(x)   (((uint32_t)(x) << MCAN_ILS_RF1LL_SHIFT) & MCAN_ILS_RF1LL_MASK)
 
#define MCAN_ILS_RF1LL_GET(x)   (((uint32_t)(x) & MCAN_ILS_RF1LL_MASK) >> MCAN_ILS_RF1LL_SHIFT)
 
#define MCAN_ILS_RF1FL_MASK   (0x40U)
 
#define MCAN_ILS_RF1FL_SHIFT   (6U)
 
#define MCAN_ILS_RF1FL_SET(x)   (((uint32_t)(x) << MCAN_ILS_RF1FL_SHIFT) & MCAN_ILS_RF1FL_MASK)
 
#define MCAN_ILS_RF1FL_GET(x)   (((uint32_t)(x) & MCAN_ILS_RF1FL_MASK) >> MCAN_ILS_RF1FL_SHIFT)
 
#define MCAN_ILS_RF1WL_MASK   (0x20U)
 
#define MCAN_ILS_RF1WL_SHIFT   (5U)
 
#define MCAN_ILS_RF1WL_SET(x)   (((uint32_t)(x) << MCAN_ILS_RF1WL_SHIFT) & MCAN_ILS_RF1WL_MASK)
 
#define MCAN_ILS_RF1WL_GET(x)   (((uint32_t)(x) & MCAN_ILS_RF1WL_MASK) >> MCAN_ILS_RF1WL_SHIFT)
 
#define MCAN_ILS_RF1NL_MASK   (0x10U)
 
#define MCAN_ILS_RF1NL_SHIFT   (4U)
 
#define MCAN_ILS_RF1NL_SET(x)   (((uint32_t)(x) << MCAN_ILS_RF1NL_SHIFT) & MCAN_ILS_RF1NL_MASK)
 
#define MCAN_ILS_RF1NL_GET(x)   (((uint32_t)(x) & MCAN_ILS_RF1NL_MASK) >> MCAN_ILS_RF1NL_SHIFT)
 
#define MCAN_ILS_RF0LL_MASK   (0x8U)
 
#define MCAN_ILS_RF0LL_SHIFT   (3U)
 
#define MCAN_ILS_RF0LL_SET(x)   (((uint32_t)(x) << MCAN_ILS_RF0LL_SHIFT) & MCAN_ILS_RF0LL_MASK)
 
#define MCAN_ILS_RF0LL_GET(x)   (((uint32_t)(x) & MCAN_ILS_RF0LL_MASK) >> MCAN_ILS_RF0LL_SHIFT)
 
#define MCAN_ILS_RF0FL_MASK   (0x4U)
 
#define MCAN_ILS_RF0FL_SHIFT   (2U)
 
#define MCAN_ILS_RF0FL_SET(x)   (((uint32_t)(x) << MCAN_ILS_RF0FL_SHIFT) & MCAN_ILS_RF0FL_MASK)
 
#define MCAN_ILS_RF0FL_GET(x)   (((uint32_t)(x) & MCAN_ILS_RF0FL_MASK) >> MCAN_ILS_RF0FL_SHIFT)
 
#define MCAN_ILS_RF0WL_MASK   (0x2U)
 
#define MCAN_ILS_RF0WL_SHIFT   (1U)
 
#define MCAN_ILS_RF0WL_SET(x)   (((uint32_t)(x) << MCAN_ILS_RF0WL_SHIFT) & MCAN_ILS_RF0WL_MASK)
 
#define MCAN_ILS_RF0WL_GET(x)   (((uint32_t)(x) & MCAN_ILS_RF0WL_MASK) >> MCAN_ILS_RF0WL_SHIFT)
 
#define MCAN_ILS_RF0NL_MASK   (0x1U)
 
#define MCAN_ILS_RF0NL_SHIFT   (0U)
 
#define MCAN_ILS_RF0NL_SET(x)   (((uint32_t)(x) << MCAN_ILS_RF0NL_SHIFT) & MCAN_ILS_RF0NL_MASK)
 
#define MCAN_ILS_RF0NL_GET(x)   (((uint32_t)(x) & MCAN_ILS_RF0NL_MASK) >> MCAN_ILS_RF0NL_SHIFT)
 
#define MCAN_ILE_EINT1_MASK   (0x2U)
 
#define MCAN_ILE_EINT1_SHIFT   (1U)
 
#define MCAN_ILE_EINT1_SET(x)   (((uint32_t)(x) << MCAN_ILE_EINT1_SHIFT) & MCAN_ILE_EINT1_MASK)
 
#define MCAN_ILE_EINT1_GET(x)   (((uint32_t)(x) & MCAN_ILE_EINT1_MASK) >> MCAN_ILE_EINT1_SHIFT)
 
#define MCAN_ILE_EINT0_MASK   (0x1U)
 
#define MCAN_ILE_EINT0_SHIFT   (0U)
 
#define MCAN_ILE_EINT0_SET(x)   (((uint32_t)(x) << MCAN_ILE_EINT0_SHIFT) & MCAN_ILE_EINT0_MASK)
 
#define MCAN_ILE_EINT0_GET(x)   (((uint32_t)(x) & MCAN_ILE_EINT0_MASK) >> MCAN_ILE_EINT0_SHIFT)
 
#define MCAN_GFC_ANFS_MASK   (0x30U)
 
#define MCAN_GFC_ANFS_SHIFT   (4U)
 
#define MCAN_GFC_ANFS_SET(x)   (((uint32_t)(x) << MCAN_GFC_ANFS_SHIFT) & MCAN_GFC_ANFS_MASK)
 
#define MCAN_GFC_ANFS_GET(x)   (((uint32_t)(x) & MCAN_GFC_ANFS_MASK) >> MCAN_GFC_ANFS_SHIFT)
 
#define MCAN_GFC_ANFE_MASK   (0xCU)
 
#define MCAN_GFC_ANFE_SHIFT   (2U)
 
#define MCAN_GFC_ANFE_SET(x)   (((uint32_t)(x) << MCAN_GFC_ANFE_SHIFT) & MCAN_GFC_ANFE_MASK)
 
#define MCAN_GFC_ANFE_GET(x)   (((uint32_t)(x) & MCAN_GFC_ANFE_MASK) >> MCAN_GFC_ANFE_SHIFT)
 
#define MCAN_GFC_RRFS_MASK   (0x2U)
 
#define MCAN_GFC_RRFS_SHIFT   (1U)
 
#define MCAN_GFC_RRFS_SET(x)   (((uint32_t)(x) << MCAN_GFC_RRFS_SHIFT) & MCAN_GFC_RRFS_MASK)
 
#define MCAN_GFC_RRFS_GET(x)   (((uint32_t)(x) & MCAN_GFC_RRFS_MASK) >> MCAN_GFC_RRFS_SHIFT)
 
#define MCAN_GFC_RRFE_MASK   (0x1U)
 
#define MCAN_GFC_RRFE_SHIFT   (0U)
 
#define MCAN_GFC_RRFE_SET(x)   (((uint32_t)(x) << MCAN_GFC_RRFE_SHIFT) & MCAN_GFC_RRFE_MASK)
 
#define MCAN_GFC_RRFE_GET(x)   (((uint32_t)(x) & MCAN_GFC_RRFE_MASK) >> MCAN_GFC_RRFE_SHIFT)
 
#define MCAN_SIDFC_LSS_MASK   (0xFF0000UL)
 
#define MCAN_SIDFC_LSS_SHIFT   (16U)
 
#define MCAN_SIDFC_LSS_SET(x)   (((uint32_t)(x) << MCAN_SIDFC_LSS_SHIFT) & MCAN_SIDFC_LSS_MASK)
 
#define MCAN_SIDFC_LSS_GET(x)   (((uint32_t)(x) & MCAN_SIDFC_LSS_MASK) >> MCAN_SIDFC_LSS_SHIFT)
 
#define MCAN_SIDFC_FLSSA_MASK   (0xFFFCU)
 
#define MCAN_SIDFC_FLSSA_SHIFT   (2U)
 
#define MCAN_SIDFC_FLSSA_SET(x)   (((uint32_t)(x) << MCAN_SIDFC_FLSSA_SHIFT) & MCAN_SIDFC_FLSSA_MASK)
 
#define MCAN_SIDFC_FLSSA_GET(x)   (((uint32_t)(x) & MCAN_SIDFC_FLSSA_MASK) >> MCAN_SIDFC_FLSSA_SHIFT)
 
#define MCAN_XIDFC_LSE_MASK   (0x7F0000UL)
 
#define MCAN_XIDFC_LSE_SHIFT   (16U)
 
#define MCAN_XIDFC_LSE_SET(x)   (((uint32_t)(x) << MCAN_XIDFC_LSE_SHIFT) & MCAN_XIDFC_LSE_MASK)
 
#define MCAN_XIDFC_LSE_GET(x)   (((uint32_t)(x) & MCAN_XIDFC_LSE_MASK) >> MCAN_XIDFC_LSE_SHIFT)
 
#define MCAN_XIDFC_FLESA_MASK   (0xFFFCU)
 
#define MCAN_XIDFC_FLESA_SHIFT   (2U)
 
#define MCAN_XIDFC_FLESA_SET(x)   (((uint32_t)(x) << MCAN_XIDFC_FLESA_SHIFT) & MCAN_XIDFC_FLESA_MASK)
 
#define MCAN_XIDFC_FLESA_GET(x)   (((uint32_t)(x) & MCAN_XIDFC_FLESA_MASK) >> MCAN_XIDFC_FLESA_SHIFT)
 
#define MCAN_XIDAM_EIDM_MASK   (0x1FFFFFFFUL)
 
#define MCAN_XIDAM_EIDM_SHIFT   (0U)
 
#define MCAN_XIDAM_EIDM_SET(x)   (((uint32_t)(x) << MCAN_XIDAM_EIDM_SHIFT) & MCAN_XIDAM_EIDM_MASK)
 
#define MCAN_XIDAM_EIDM_GET(x)   (((uint32_t)(x) & MCAN_XIDAM_EIDM_MASK) >> MCAN_XIDAM_EIDM_SHIFT)
 
#define MCAN_HPMS_FLST_MASK   (0x8000U)
 
#define MCAN_HPMS_FLST_SHIFT   (15U)
 
#define MCAN_HPMS_FLST_GET(x)   (((uint32_t)(x) & MCAN_HPMS_FLST_MASK) >> MCAN_HPMS_FLST_SHIFT)
 
#define MCAN_HPMS_FIDX_MASK   (0x7F00U)
 
#define MCAN_HPMS_FIDX_SHIFT   (8U)
 
#define MCAN_HPMS_FIDX_GET(x)   (((uint32_t)(x) & MCAN_HPMS_FIDX_MASK) >> MCAN_HPMS_FIDX_SHIFT)
 
#define MCAN_HPMS_MSI_MASK   (0xC0U)
 
#define MCAN_HPMS_MSI_SHIFT   (6U)
 
#define MCAN_HPMS_MSI_GET(x)   (((uint32_t)(x) & MCAN_HPMS_MSI_MASK) >> MCAN_HPMS_MSI_SHIFT)
 
#define MCAN_HPMS_BIDX_MASK   (0x3FU)
 
#define MCAN_HPMS_BIDX_SHIFT   (0U)
 
#define MCAN_HPMS_BIDX_GET(x)   (((uint32_t)(x) & MCAN_HPMS_BIDX_MASK) >> MCAN_HPMS_BIDX_SHIFT)
 
#define MCAN_NDAT1_ND1_MASK   (0xFFFFFFFFUL)
 
#define MCAN_NDAT1_ND1_SHIFT   (0U)
 
#define MCAN_NDAT1_ND1_SET(x)   (((uint32_t)(x) << MCAN_NDAT1_ND1_SHIFT) & MCAN_NDAT1_ND1_MASK)
 
#define MCAN_NDAT1_ND1_GET(x)   (((uint32_t)(x) & MCAN_NDAT1_ND1_MASK) >> MCAN_NDAT1_ND1_SHIFT)
 
#define MCAN_NDAT2_ND2_MASK   (0xFFFFFFFFUL)
 
#define MCAN_NDAT2_ND2_SHIFT   (0U)
 
#define MCAN_NDAT2_ND2_SET(x)   (((uint32_t)(x) << MCAN_NDAT2_ND2_SHIFT) & MCAN_NDAT2_ND2_MASK)
 
#define MCAN_NDAT2_ND2_GET(x)   (((uint32_t)(x) & MCAN_NDAT2_ND2_MASK) >> MCAN_NDAT2_ND2_SHIFT)
 
#define MCAN_RXF0C_F0OM_MASK   (0x80000000UL)
 
#define MCAN_RXF0C_F0OM_SHIFT   (31U)
 
#define MCAN_RXF0C_F0OM_SET(x)   (((uint32_t)(x) << MCAN_RXF0C_F0OM_SHIFT) & MCAN_RXF0C_F0OM_MASK)
 
#define MCAN_RXF0C_F0OM_GET(x)   (((uint32_t)(x) & MCAN_RXF0C_F0OM_MASK) >> MCAN_RXF0C_F0OM_SHIFT)
 
#define MCAN_RXF0C_F0WM_MASK   (0x7F000000UL)
 
#define MCAN_RXF0C_F0WM_SHIFT   (24U)
 
#define MCAN_RXF0C_F0WM_SET(x)   (((uint32_t)(x) << MCAN_RXF0C_F0WM_SHIFT) & MCAN_RXF0C_F0WM_MASK)
 
#define MCAN_RXF0C_F0WM_GET(x)   (((uint32_t)(x) & MCAN_RXF0C_F0WM_MASK) >> MCAN_RXF0C_F0WM_SHIFT)
 
#define MCAN_RXF0C_F0S_MASK   (0x7F0000UL)
 
#define MCAN_RXF0C_F0S_SHIFT   (16U)
 
#define MCAN_RXF0C_F0S_SET(x)   (((uint32_t)(x) << MCAN_RXF0C_F0S_SHIFT) & MCAN_RXF0C_F0S_MASK)
 
#define MCAN_RXF0C_F0S_GET(x)   (((uint32_t)(x) & MCAN_RXF0C_F0S_MASK) >> MCAN_RXF0C_F0S_SHIFT)
 
#define MCAN_RXF0C_F0SA_MASK   (0xFFFCU)
 
#define MCAN_RXF0C_F0SA_SHIFT   (2U)
 
#define MCAN_RXF0C_F0SA_SET(x)   (((uint32_t)(x) << MCAN_RXF0C_F0SA_SHIFT) & MCAN_RXF0C_F0SA_MASK)
 
#define MCAN_RXF0C_F0SA_GET(x)   (((uint32_t)(x) & MCAN_RXF0C_F0SA_MASK) >> MCAN_RXF0C_F0SA_SHIFT)
 
#define MCAN_RXF0S_RF0L_MASK   (0x2000000UL)
 
#define MCAN_RXF0S_RF0L_SHIFT   (25U)
 
#define MCAN_RXF0S_RF0L_GET(x)   (((uint32_t)(x) & MCAN_RXF0S_RF0L_MASK) >> MCAN_RXF0S_RF0L_SHIFT)
 
#define MCAN_RXF0S_F0F_MASK   (0x1000000UL)
 
#define MCAN_RXF0S_F0F_SHIFT   (24U)
 
#define MCAN_RXF0S_F0F_GET(x)   (((uint32_t)(x) & MCAN_RXF0S_F0F_MASK) >> MCAN_RXF0S_F0F_SHIFT)
 
#define MCAN_RXF0S_F0PI_MASK   (0x3F0000UL)
 
#define MCAN_RXF0S_F0PI_SHIFT   (16U)
 
#define MCAN_RXF0S_F0PI_GET(x)   (((uint32_t)(x) & MCAN_RXF0S_F0PI_MASK) >> MCAN_RXF0S_F0PI_SHIFT)
 
#define MCAN_RXF0S_F0GI_MASK   (0x3F00U)
 
#define MCAN_RXF0S_F0GI_SHIFT   (8U)
 
#define MCAN_RXF0S_F0GI_GET(x)   (((uint32_t)(x) & MCAN_RXF0S_F0GI_MASK) >> MCAN_RXF0S_F0GI_SHIFT)
 
#define MCAN_RXF0S_F0FL_MASK   (0x7FU)
 
#define MCAN_RXF0S_F0FL_SHIFT   (0U)
 
#define MCAN_RXF0S_F0FL_GET(x)   (((uint32_t)(x) & MCAN_RXF0S_F0FL_MASK) >> MCAN_RXF0S_F0FL_SHIFT)
 
#define MCAN_RXF0A_F0AI_MASK   (0x3FU)
 
#define MCAN_RXF0A_F0AI_SHIFT   (0U)
 
#define MCAN_RXF0A_F0AI_SET(x)   (((uint32_t)(x) << MCAN_RXF0A_F0AI_SHIFT) & MCAN_RXF0A_F0AI_MASK)
 
#define MCAN_RXF0A_F0AI_GET(x)   (((uint32_t)(x) & MCAN_RXF0A_F0AI_MASK) >> MCAN_RXF0A_F0AI_SHIFT)
 
#define MCAN_RXBC_RBSA_MASK   (0xFFFCU)
 
#define MCAN_RXBC_RBSA_SHIFT   (2U)
 
#define MCAN_RXBC_RBSA_SET(x)   (((uint32_t)(x) << MCAN_RXBC_RBSA_SHIFT) & MCAN_RXBC_RBSA_MASK)
 
#define MCAN_RXBC_RBSA_GET(x)   (((uint32_t)(x) & MCAN_RXBC_RBSA_MASK) >> MCAN_RXBC_RBSA_SHIFT)
 
#define MCAN_RXF1C_F1OM_MASK   (0x80000000UL)
 
#define MCAN_RXF1C_F1OM_SHIFT   (31U)
 
#define MCAN_RXF1C_F1OM_SET(x)   (((uint32_t)(x) << MCAN_RXF1C_F1OM_SHIFT) & MCAN_RXF1C_F1OM_MASK)
 
#define MCAN_RXF1C_F1OM_GET(x)   (((uint32_t)(x) & MCAN_RXF1C_F1OM_MASK) >> MCAN_RXF1C_F1OM_SHIFT)
 
#define MCAN_RXF1C_F1WM_MASK   (0x7F000000UL)
 
#define MCAN_RXF1C_F1WM_SHIFT   (24U)
 
#define MCAN_RXF1C_F1WM_SET(x)   (((uint32_t)(x) << MCAN_RXF1C_F1WM_SHIFT) & MCAN_RXF1C_F1WM_MASK)
 
#define MCAN_RXF1C_F1WM_GET(x)   (((uint32_t)(x) & MCAN_RXF1C_F1WM_MASK) >> MCAN_RXF1C_F1WM_SHIFT)
 
#define MCAN_RXF1C_F1S_MASK   (0x7F0000UL)
 
#define MCAN_RXF1C_F1S_SHIFT   (16U)
 
#define MCAN_RXF1C_F1S_SET(x)   (((uint32_t)(x) << MCAN_RXF1C_F1S_SHIFT) & MCAN_RXF1C_F1S_MASK)
 
#define MCAN_RXF1C_F1S_GET(x)   (((uint32_t)(x) & MCAN_RXF1C_F1S_MASK) >> MCAN_RXF1C_F1S_SHIFT)
 
#define MCAN_RXF1C_F1SA_MASK   (0xFFFCU)
 
#define MCAN_RXF1C_F1SA_SHIFT   (2U)
 
#define MCAN_RXF1C_F1SA_SET(x)   (((uint32_t)(x) << MCAN_RXF1C_F1SA_SHIFT) & MCAN_RXF1C_F1SA_MASK)
 
#define MCAN_RXF1C_F1SA_GET(x)   (((uint32_t)(x) & MCAN_RXF1C_F1SA_MASK) >> MCAN_RXF1C_F1SA_SHIFT)
 
#define MCAN_RXF1S_DMS_MASK   (0xC0000000UL)
 
#define MCAN_RXF1S_DMS_SHIFT   (30U)
 
#define MCAN_RXF1S_DMS_GET(x)   (((uint32_t)(x) & MCAN_RXF1S_DMS_MASK) >> MCAN_RXF1S_DMS_SHIFT)
 
#define MCAN_RXF1S_RF1L_MASK   (0x2000000UL)
 
#define MCAN_RXF1S_RF1L_SHIFT   (25U)
 
#define MCAN_RXF1S_RF1L_GET(x)   (((uint32_t)(x) & MCAN_RXF1S_RF1L_MASK) >> MCAN_RXF1S_RF1L_SHIFT)
 
#define MCAN_RXF1S_F1F_MASK   (0x1000000UL)
 
#define MCAN_RXF1S_F1F_SHIFT   (24U)
 
#define MCAN_RXF1S_F1F_GET(x)   (((uint32_t)(x) & MCAN_RXF1S_F1F_MASK) >> MCAN_RXF1S_F1F_SHIFT)
 
#define MCAN_RXF1S_F1PI_MASK   (0x3F0000UL)
 
#define MCAN_RXF1S_F1PI_SHIFT   (16U)
 
#define MCAN_RXF1S_F1PI_GET(x)   (((uint32_t)(x) & MCAN_RXF1S_F1PI_MASK) >> MCAN_RXF1S_F1PI_SHIFT)
 
#define MCAN_RXF1S_F1GI_MASK   (0x3F00U)
 
#define MCAN_RXF1S_F1GI_SHIFT   (8U)
 
#define MCAN_RXF1S_F1GI_GET(x)   (((uint32_t)(x) & MCAN_RXF1S_F1GI_MASK) >> MCAN_RXF1S_F1GI_SHIFT)
 
#define MCAN_RXF1S_F1FL_MASK   (0x7FU)
 
#define MCAN_RXF1S_F1FL_SHIFT   (0U)
 
#define MCAN_RXF1S_F1FL_GET(x)   (((uint32_t)(x) & MCAN_RXF1S_F1FL_MASK) >> MCAN_RXF1S_F1FL_SHIFT)
 
#define MCAN_RXF1A_F1AI_MASK   (0x3FU)
 
#define MCAN_RXF1A_F1AI_SHIFT   (0U)
 
#define MCAN_RXF1A_F1AI_SET(x)   (((uint32_t)(x) << MCAN_RXF1A_F1AI_SHIFT) & MCAN_RXF1A_F1AI_MASK)
 
#define MCAN_RXF1A_F1AI_GET(x)   (((uint32_t)(x) & MCAN_RXF1A_F1AI_MASK) >> MCAN_RXF1A_F1AI_SHIFT)
 
#define MCAN_RXESC_RBDS_MASK   (0x700U)
 
#define MCAN_RXESC_RBDS_SHIFT   (8U)
 
#define MCAN_RXESC_RBDS_SET(x)   (((uint32_t)(x) << MCAN_RXESC_RBDS_SHIFT) & MCAN_RXESC_RBDS_MASK)
 
#define MCAN_RXESC_RBDS_GET(x)   (((uint32_t)(x) & MCAN_RXESC_RBDS_MASK) >> MCAN_RXESC_RBDS_SHIFT)
 
#define MCAN_RXESC_F1DS_MASK   (0x70U)
 
#define MCAN_RXESC_F1DS_SHIFT   (4U)
 
#define MCAN_RXESC_F1DS_SET(x)   (((uint32_t)(x) << MCAN_RXESC_F1DS_SHIFT) & MCAN_RXESC_F1DS_MASK)
 
#define MCAN_RXESC_F1DS_GET(x)   (((uint32_t)(x) & MCAN_RXESC_F1DS_MASK) >> MCAN_RXESC_F1DS_SHIFT)
 
#define MCAN_RXESC_F0DS_MASK   (0x7U)
 
#define MCAN_RXESC_F0DS_SHIFT   (0U)
 
#define MCAN_RXESC_F0DS_SET(x)   (((uint32_t)(x) << MCAN_RXESC_F0DS_SHIFT) & MCAN_RXESC_F0DS_MASK)
 
#define MCAN_RXESC_F0DS_GET(x)   (((uint32_t)(x) & MCAN_RXESC_F0DS_MASK) >> MCAN_RXESC_F0DS_SHIFT)
 
#define MCAN_TXBC_TFQM_MASK   (0x40000000UL)
 
#define MCAN_TXBC_TFQM_SHIFT   (30U)
 
#define MCAN_TXBC_TFQM_SET(x)   (((uint32_t)(x) << MCAN_TXBC_TFQM_SHIFT) & MCAN_TXBC_TFQM_MASK)
 
#define MCAN_TXBC_TFQM_GET(x)   (((uint32_t)(x) & MCAN_TXBC_TFQM_MASK) >> MCAN_TXBC_TFQM_SHIFT)
 
#define MCAN_TXBC_TFQS_MASK   (0x3F000000UL)
 
#define MCAN_TXBC_TFQS_SHIFT   (24U)
 
#define MCAN_TXBC_TFQS_SET(x)   (((uint32_t)(x) << MCAN_TXBC_TFQS_SHIFT) & MCAN_TXBC_TFQS_MASK)
 
#define MCAN_TXBC_TFQS_GET(x)   (((uint32_t)(x) & MCAN_TXBC_TFQS_MASK) >> MCAN_TXBC_TFQS_SHIFT)
 
#define MCAN_TXBC_NDTB_MASK   (0x3F0000UL)
 
#define MCAN_TXBC_NDTB_SHIFT   (16U)
 
#define MCAN_TXBC_NDTB_SET(x)   (((uint32_t)(x) << MCAN_TXBC_NDTB_SHIFT) & MCAN_TXBC_NDTB_MASK)
 
#define MCAN_TXBC_NDTB_GET(x)   (((uint32_t)(x) & MCAN_TXBC_NDTB_MASK) >> MCAN_TXBC_NDTB_SHIFT)
 
#define MCAN_TXBC_TBSA_MASK   (0xFFFCU)
 
#define MCAN_TXBC_TBSA_SHIFT   (2U)
 
#define MCAN_TXBC_TBSA_SET(x)   (((uint32_t)(x) << MCAN_TXBC_TBSA_SHIFT) & MCAN_TXBC_TBSA_MASK)
 
#define MCAN_TXBC_TBSA_GET(x)   (((uint32_t)(x) & MCAN_TXBC_TBSA_MASK) >> MCAN_TXBC_TBSA_SHIFT)
 
#define MCAN_TXFQS_TFQF_MASK   (0x200000UL)
 
#define MCAN_TXFQS_TFQF_SHIFT   (21U)
 
#define MCAN_TXFQS_TFQF_GET(x)   (((uint32_t)(x) & MCAN_TXFQS_TFQF_MASK) >> MCAN_TXFQS_TFQF_SHIFT)
 
#define MCAN_TXFQS_TFQPI_MASK   (0x1F0000UL)
 
#define MCAN_TXFQS_TFQPI_SHIFT   (16U)
 
#define MCAN_TXFQS_TFQPI_GET(x)   (((uint32_t)(x) & MCAN_TXFQS_TFQPI_MASK) >> MCAN_TXFQS_TFQPI_SHIFT)
 
#define MCAN_TXFQS_TFGI_MASK   (0x1F00U)
 
#define MCAN_TXFQS_TFGI_SHIFT   (8U)
 
#define MCAN_TXFQS_TFGI_GET(x)   (((uint32_t)(x) & MCAN_TXFQS_TFGI_MASK) >> MCAN_TXFQS_TFGI_SHIFT)
 
#define MCAN_TXFQS_TFFL_MASK   (0x3FU)
 
#define MCAN_TXFQS_TFFL_SHIFT   (0U)
 
#define MCAN_TXFQS_TFFL_GET(x)   (((uint32_t)(x) & MCAN_TXFQS_TFFL_MASK) >> MCAN_TXFQS_TFFL_SHIFT)
 
#define MCAN_TXESC_TBDS_MASK   (0x7U)
 
#define MCAN_TXESC_TBDS_SHIFT   (0U)
 
#define MCAN_TXESC_TBDS_SET(x)   (((uint32_t)(x) << MCAN_TXESC_TBDS_SHIFT) & MCAN_TXESC_TBDS_MASK)
 
#define MCAN_TXESC_TBDS_GET(x)   (((uint32_t)(x) & MCAN_TXESC_TBDS_MASK) >> MCAN_TXESC_TBDS_SHIFT)
 
#define MCAN_TXBRP_TRP_MASK   (0xFFFFFFFFUL)
 
#define MCAN_TXBRP_TRP_SHIFT   (0U)
 
#define MCAN_TXBRP_TRP_GET(x)   (((uint32_t)(x) & MCAN_TXBRP_TRP_MASK) >> MCAN_TXBRP_TRP_SHIFT)
 
#define MCAN_TXBAR_AR_MASK   (0xFFFFFFFFUL)
 
#define MCAN_TXBAR_AR_SHIFT   (0U)
 
#define MCAN_TXBAR_AR_SET(x)   (((uint32_t)(x) << MCAN_TXBAR_AR_SHIFT) & MCAN_TXBAR_AR_MASK)
 
#define MCAN_TXBAR_AR_GET(x)   (((uint32_t)(x) & MCAN_TXBAR_AR_MASK) >> MCAN_TXBAR_AR_SHIFT)
 
#define MCAN_TXBCR_CR_MASK   (0xFFFFFFFFUL)
 
#define MCAN_TXBCR_CR_SHIFT   (0U)
 
#define MCAN_TXBCR_CR_SET(x)   (((uint32_t)(x) << MCAN_TXBCR_CR_SHIFT) & MCAN_TXBCR_CR_MASK)
 
#define MCAN_TXBCR_CR_GET(x)   (((uint32_t)(x) & MCAN_TXBCR_CR_MASK) >> MCAN_TXBCR_CR_SHIFT)
 
#define MCAN_TXBTO_TO_MASK   (0xFFFFFFFFUL)
 
#define MCAN_TXBTO_TO_SHIFT   (0U)
 
#define MCAN_TXBTO_TO_GET(x)   (((uint32_t)(x) & MCAN_TXBTO_TO_MASK) >> MCAN_TXBTO_TO_SHIFT)
 
#define MCAN_TXBCF_CF_MASK   (0xFFFFFFFFUL)
 
#define MCAN_TXBCF_CF_SHIFT   (0U)
 
#define MCAN_TXBCF_CF_GET(x)   (((uint32_t)(x) & MCAN_TXBCF_CF_MASK) >> MCAN_TXBCF_CF_SHIFT)
 
#define MCAN_TXBTIE_TIE_MASK   (0xFFFFFFFFUL)
 
#define MCAN_TXBTIE_TIE_SHIFT   (0U)
 
#define MCAN_TXBTIE_TIE_SET(x)   (((uint32_t)(x) << MCAN_TXBTIE_TIE_SHIFT) & MCAN_TXBTIE_TIE_MASK)
 
#define MCAN_TXBTIE_TIE_GET(x)   (((uint32_t)(x) & MCAN_TXBTIE_TIE_MASK) >> MCAN_TXBTIE_TIE_SHIFT)
 
#define MCAN_TXBCIE_CFIE_MASK   (0xFFFFFFFFUL)
 
#define MCAN_TXBCIE_CFIE_SHIFT   (0U)
 
#define MCAN_TXBCIE_CFIE_SET(x)   (((uint32_t)(x) << MCAN_TXBCIE_CFIE_SHIFT) & MCAN_TXBCIE_CFIE_MASK)
 
#define MCAN_TXBCIE_CFIE_GET(x)   (((uint32_t)(x) & MCAN_TXBCIE_CFIE_MASK) >> MCAN_TXBCIE_CFIE_SHIFT)
 
#define MCAN_TXEFC_EFWM_MASK   (0x3F000000UL)
 
#define MCAN_TXEFC_EFWM_SHIFT   (24U)
 
#define MCAN_TXEFC_EFWM_SET(x)   (((uint32_t)(x) << MCAN_TXEFC_EFWM_SHIFT) & MCAN_TXEFC_EFWM_MASK)
 
#define MCAN_TXEFC_EFWM_GET(x)   (((uint32_t)(x) & MCAN_TXEFC_EFWM_MASK) >> MCAN_TXEFC_EFWM_SHIFT)
 
#define MCAN_TXEFC_EFS_MASK   (0x3F0000UL)
 
#define MCAN_TXEFC_EFS_SHIFT   (16U)
 
#define MCAN_TXEFC_EFS_SET(x)   (((uint32_t)(x) << MCAN_TXEFC_EFS_SHIFT) & MCAN_TXEFC_EFS_MASK)
 
#define MCAN_TXEFC_EFS_GET(x)   (((uint32_t)(x) & MCAN_TXEFC_EFS_MASK) >> MCAN_TXEFC_EFS_SHIFT)
 
#define MCAN_TXEFC_EFSA_MASK   (0xFFFCU)
 
#define MCAN_TXEFC_EFSA_SHIFT   (2U)
 
#define MCAN_TXEFC_EFSA_SET(x)   (((uint32_t)(x) << MCAN_TXEFC_EFSA_SHIFT) & MCAN_TXEFC_EFSA_MASK)
 
#define MCAN_TXEFC_EFSA_GET(x)   (((uint32_t)(x) & MCAN_TXEFC_EFSA_MASK) >> MCAN_TXEFC_EFSA_SHIFT)
 
#define MCAN_TXEFS_TEFL_MASK   (0x2000000UL)
 
#define MCAN_TXEFS_TEFL_SHIFT   (25U)
 
#define MCAN_TXEFS_TEFL_GET(x)   (((uint32_t)(x) & MCAN_TXEFS_TEFL_MASK) >> MCAN_TXEFS_TEFL_SHIFT)
 
#define MCAN_TXEFS_EFF_MASK   (0x1000000UL)
 
#define MCAN_TXEFS_EFF_SHIFT   (24U)
 
#define MCAN_TXEFS_EFF_GET(x)   (((uint32_t)(x) & MCAN_TXEFS_EFF_MASK) >> MCAN_TXEFS_EFF_SHIFT)
 
#define MCAN_TXEFS_EFPI_MASK   (0x1F0000UL)
 
#define MCAN_TXEFS_EFPI_SHIFT   (16U)
 
#define MCAN_TXEFS_EFPI_GET(x)   (((uint32_t)(x) & MCAN_TXEFS_EFPI_MASK) >> MCAN_TXEFS_EFPI_SHIFT)
 
#define MCAN_TXEFS_EFGI_MASK   (0x1F00U)
 
#define MCAN_TXEFS_EFGI_SHIFT   (8U)
 
#define MCAN_TXEFS_EFGI_GET(x)   (((uint32_t)(x) & MCAN_TXEFS_EFGI_MASK) >> MCAN_TXEFS_EFGI_SHIFT)
 
#define MCAN_TXEFS_EFFL_MASK   (0x3FU)
 
#define MCAN_TXEFS_EFFL_SHIFT   (0U)
 
#define MCAN_TXEFS_EFFL_GET(x)   (((uint32_t)(x) & MCAN_TXEFS_EFFL_MASK) >> MCAN_TXEFS_EFFL_SHIFT)
 
#define MCAN_TXEFA_EFAI_MASK   (0x1FU)
 
#define MCAN_TXEFA_EFAI_SHIFT   (0U)
 
#define MCAN_TXEFA_EFAI_SET(x)   (((uint32_t)(x) << MCAN_TXEFA_EFAI_SHIFT) & MCAN_TXEFA_EFAI_MASK)
 
#define MCAN_TXEFA_EFAI_GET(x)   (((uint32_t)(x) & MCAN_TXEFA_EFAI_MASK) >> MCAN_TXEFA_EFAI_SHIFT)
 
#define MCAN_TS_SEL_TS_MASK   (0xFFFFFFFFUL)
 
#define MCAN_TS_SEL_TS_SHIFT   (0U)
 
#define MCAN_TS_SEL_TS_GET(x)   (((uint32_t)(x) & MCAN_TS_SEL_TS_MASK) >> MCAN_TS_SEL_TS_SHIFT)
 
#define MCAN_CREL_REL_MASK   (0xF0000000UL)
 
#define MCAN_CREL_REL_SHIFT   (28U)
 
#define MCAN_CREL_REL_GET(x)   (((uint32_t)(x) & MCAN_CREL_REL_MASK) >> MCAN_CREL_REL_SHIFT)
 
#define MCAN_CREL_STEP_MASK   (0xF000000UL)
 
#define MCAN_CREL_STEP_SHIFT   (24U)
 
#define MCAN_CREL_STEP_GET(x)   (((uint32_t)(x) & MCAN_CREL_STEP_MASK) >> MCAN_CREL_STEP_SHIFT)
 
#define MCAN_CREL_SUBSTEP_MASK   (0xF00000UL)
 
#define MCAN_CREL_SUBSTEP_SHIFT   (20U)
 
#define MCAN_CREL_SUBSTEP_GET(x)   (((uint32_t)(x) & MCAN_CREL_SUBSTEP_MASK) >> MCAN_CREL_SUBSTEP_SHIFT)
 
#define MCAN_CREL_YEAR_MASK   (0xF0000UL)
 
#define MCAN_CREL_YEAR_SHIFT   (16U)
 
#define MCAN_CREL_YEAR_GET(x)   (((uint32_t)(x) & MCAN_CREL_YEAR_MASK) >> MCAN_CREL_YEAR_SHIFT)
 
#define MCAN_CREL_MON_MASK   (0xFF00U)
 
#define MCAN_CREL_MON_SHIFT   (8U)
 
#define MCAN_CREL_MON_GET(x)   (((uint32_t)(x) & MCAN_CREL_MON_MASK) >> MCAN_CREL_MON_SHIFT)
 
#define MCAN_CREL_DAY_MASK   (0xFFU)
 
#define MCAN_CREL_DAY_SHIFT   (0U)
 
#define MCAN_CREL_DAY_GET(x)   (((uint32_t)(x) & MCAN_CREL_DAY_MASK) >> MCAN_CREL_DAY_SHIFT)
 
#define MCAN_TSCFG_TBPRE_MASK   (0xFF00U)
 
#define MCAN_TSCFG_TBPRE_SHIFT   (8U)
 
#define MCAN_TSCFG_TBPRE_SET(x)   (((uint32_t)(x) << MCAN_TSCFG_TBPRE_SHIFT) & MCAN_TSCFG_TBPRE_MASK)
 
#define MCAN_TSCFG_TBPRE_GET(x)   (((uint32_t)(x) & MCAN_TSCFG_TBPRE_MASK) >> MCAN_TSCFG_TBPRE_SHIFT)
 
#define MCAN_TSCFG_EN64_MASK   (0x8U)
 
#define MCAN_TSCFG_EN64_SHIFT   (3U)
 
#define MCAN_TSCFG_EN64_SET(x)   (((uint32_t)(x) << MCAN_TSCFG_EN64_SHIFT) & MCAN_TSCFG_EN64_MASK)
 
#define MCAN_TSCFG_EN64_GET(x)   (((uint32_t)(x) & MCAN_TSCFG_EN64_MASK) >> MCAN_TSCFG_EN64_SHIFT)
 
#define MCAN_TSCFG_SCP_MASK   (0x4U)
 
#define MCAN_TSCFG_SCP_SHIFT   (2U)
 
#define MCAN_TSCFG_SCP_SET(x)   (((uint32_t)(x) << MCAN_TSCFG_SCP_SHIFT) & MCAN_TSCFG_SCP_MASK)
 
#define MCAN_TSCFG_SCP_GET(x)   (((uint32_t)(x) & MCAN_TSCFG_SCP_MASK) >> MCAN_TSCFG_SCP_SHIFT)
 
#define MCAN_TSCFG_TBCS_MASK   (0x2U)
 
#define MCAN_TSCFG_TBCS_SHIFT   (1U)
 
#define MCAN_TSCFG_TBCS_SET(x)   (((uint32_t)(x) << MCAN_TSCFG_TBCS_SHIFT) & MCAN_TSCFG_TBCS_MASK)
 
#define MCAN_TSCFG_TBCS_GET(x)   (((uint32_t)(x) & MCAN_TSCFG_TBCS_MASK) >> MCAN_TSCFG_TBCS_SHIFT)
 
#define MCAN_TSCFG_TSUE_MASK   (0x1U)
 
#define MCAN_TSCFG_TSUE_SHIFT   (0U)
 
#define MCAN_TSCFG_TSUE_SET(x)   (((uint32_t)(x) << MCAN_TSCFG_TSUE_SHIFT) & MCAN_TSCFG_TSUE_MASK)
 
#define MCAN_TSCFG_TSUE_GET(x)   (((uint32_t)(x) & MCAN_TSCFG_TSUE_MASK) >> MCAN_TSCFG_TSUE_SHIFT)
 
#define MCAN_TSS1_TSL_MASK   (0xFFFF0000UL)
 
#define MCAN_TSS1_TSL_SHIFT   (16U)
 
#define MCAN_TSS1_TSL_GET(x)   (((uint32_t)(x) & MCAN_TSS1_TSL_MASK) >> MCAN_TSS1_TSL_SHIFT)
 
#define MCAN_TSS1_TSN_MASK   (0xFFFFU)
 
#define MCAN_TSS1_TSN_SHIFT   (0U)
 
#define MCAN_TSS1_TSN_GET(x)   (((uint32_t)(x) & MCAN_TSS1_TSN_MASK) >> MCAN_TSS1_TSN_SHIFT)
 
#define MCAN_TSS2_TSP_MASK   (0xFU)
 
#define MCAN_TSS2_TSP_SHIFT   (0U)
 
#define MCAN_TSS2_TSP_GET(x)   (((uint32_t)(x) & MCAN_TSS2_TSP_MASK) >> MCAN_TSS2_TSP_SHIFT)
 
#define MCAN_ATB_TB_MASK   (0xFFFFFFFFUL)
 
#define MCAN_ATB_TB_SHIFT   (0U)
 
#define MCAN_ATB_TB_GET(x)   (((uint32_t)(x) & MCAN_ATB_TB_MASK) >> MCAN_ATB_TB_SHIFT)
 
#define MCAN_ATBH_TBH_MASK   (0xFFFFFFFFUL)
 
#define MCAN_ATBH_TBH_SHIFT   (0U)
 
#define MCAN_ATBH_TBH_GET(x)   (((uint32_t)(x) & MCAN_ATBH_TBH_MASK) >> MCAN_ATBH_TBH_SHIFT)
 
#define MCAN_GLB_CTL_M_CAN_STBY_MASK   (0x80000000UL)
 
#define MCAN_GLB_CTL_M_CAN_STBY_SHIFT   (31U)
 
#define MCAN_GLB_CTL_M_CAN_STBY_SET(x)   (((uint32_t)(x) << MCAN_GLB_CTL_M_CAN_STBY_SHIFT) & MCAN_GLB_CTL_M_CAN_STBY_MASK)
 
#define MCAN_GLB_CTL_M_CAN_STBY_GET(x)   (((uint32_t)(x) & MCAN_GLB_CTL_M_CAN_STBY_MASK) >> MCAN_GLB_CTL_M_CAN_STBY_SHIFT)
 
#define MCAN_GLB_CTL_STBY_CLR_EN_MASK   (0x40000000UL)
 
#define MCAN_GLB_CTL_STBY_CLR_EN_SHIFT   (30U)
 
#define MCAN_GLB_CTL_STBY_CLR_EN_SET(x)   (((uint32_t)(x) << MCAN_GLB_CTL_STBY_CLR_EN_SHIFT) & MCAN_GLB_CTL_STBY_CLR_EN_MASK)
 
#define MCAN_GLB_CTL_STBY_CLR_EN_GET(x)   (((uint32_t)(x) & MCAN_GLB_CTL_STBY_CLR_EN_MASK) >> MCAN_GLB_CTL_STBY_CLR_EN_SHIFT)
 
#define MCAN_GLB_CTL_STBY_POL_MASK   (0x20000000UL)
 
#define MCAN_GLB_CTL_STBY_POL_SHIFT   (29U)
 
#define MCAN_GLB_CTL_STBY_POL_SET(x)   (((uint32_t)(x) << MCAN_GLB_CTL_STBY_POL_SHIFT) & MCAN_GLB_CTL_STBY_POL_MASK)
 
#define MCAN_GLB_CTL_STBY_POL_GET(x)   (((uint32_t)(x) & MCAN_GLB_CTL_STBY_POL_MASK) >> MCAN_GLB_CTL_STBY_POL_SHIFT)
 
#define MCAN_GLB_CTL_TSU_TBIN_SEL_MASK   (0x3U)
 
#define MCAN_GLB_CTL_TSU_TBIN_SEL_SHIFT   (0U)
 
#define MCAN_GLB_CTL_TSU_TBIN_SEL_SET(x)   (((uint32_t)(x) << MCAN_GLB_CTL_TSU_TBIN_SEL_SHIFT) & MCAN_GLB_CTL_TSU_TBIN_SEL_MASK)
 
#define MCAN_GLB_CTL_TSU_TBIN_SEL_GET(x)   (((uint32_t)(x) & MCAN_GLB_CTL_TSU_TBIN_SEL_MASK) >> MCAN_GLB_CTL_TSU_TBIN_SEL_SHIFT)
 
#define MCAN_GLB_STATUS_M_CAN_INT1_MASK   (0x8U)
 
#define MCAN_GLB_STATUS_M_CAN_INT1_SHIFT   (3U)
 
#define MCAN_GLB_STATUS_M_CAN_INT1_GET(x)   (((uint32_t)(x) & MCAN_GLB_STATUS_M_CAN_INT1_MASK) >> MCAN_GLB_STATUS_M_CAN_INT1_SHIFT)
 
#define MCAN_GLB_STATUS_M_CAN_INT0_MASK   (0x4U)
 
#define MCAN_GLB_STATUS_M_CAN_INT0_SHIFT   (2U)
 
#define MCAN_GLB_STATUS_M_CAN_INT0_GET(x)   (((uint32_t)(x) & MCAN_GLB_STATUS_M_CAN_INT0_MASK) >> MCAN_GLB_STATUS_M_CAN_INT0_SHIFT)
 
#define MCAN_TS_SEL_TS_SEL0   (0UL)
 
#define MCAN_TS_SEL_TS_SEL1   (1UL)
 
#define MCAN_TS_SEL_TS_SEL2   (2UL)
 
#define MCAN_TS_SEL_TS_SEL3   (3UL)
 
#define MCAN_TS_SEL_TS_SEL4   (4UL)
 
#define MCAN_TS_SEL_TS_SEL5   (5UL)
 
#define MCAN_TS_SEL_TS_SEL6   (6UL)
 
#define MCAN_TS_SEL_TS_SEL7   (7UL)
 
#define MCAN_TS_SEL_TS_SEL8   (8UL)
 
#define MCAN_TS_SEL_TS_SEL9   (9UL)
 
#define MCAN_TS_SEL_TS_SEL10   (10UL)
 
#define MCAN_TS_SEL_TS_SEL11   (11UL)
 
#define MCAN_TS_SEL_TS_SEL12   (12UL)
 
#define MCAN_TS_SEL_TS_SEL13   (13UL)
 
#define MCAN_TS_SEL_TS_SEL14   (14UL)
 
#define MCAN_TS_SEL_TS_SEL15   (15UL)
 

Macro Definition Documentation

◆ MCAN_ATB_TB_GET

#define MCAN_ATB_TB_GET (   x)    (((uint32_t)(x) & MCAN_ATB_TB_MASK) >> MCAN_ATB_TB_SHIFT)

◆ MCAN_ATB_TB_MASK

#define MCAN_ATB_TB_MASK   (0xFFFFFFFFUL)

◆ MCAN_ATB_TB_SHIFT

#define MCAN_ATB_TB_SHIFT   (0U)

◆ MCAN_ATBH_TBH_GET

#define MCAN_ATBH_TBH_GET (   x)    (((uint32_t)(x) & MCAN_ATBH_TBH_MASK) >> MCAN_ATBH_TBH_SHIFT)

◆ MCAN_ATBH_TBH_MASK

#define MCAN_ATBH_TBH_MASK   (0xFFFFFFFFUL)

◆ MCAN_ATBH_TBH_SHIFT

#define MCAN_ATBH_TBH_SHIFT   (0U)

◆ MCAN_CCCR_ASM_GET

#define MCAN_CCCR_ASM_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_ASM_MASK) >> MCAN_CCCR_ASM_SHIFT)

◆ MCAN_CCCR_ASM_MASK

#define MCAN_CCCR_ASM_MASK   (0x4U)

◆ MCAN_CCCR_ASM_SET

#define MCAN_CCCR_ASM_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_ASM_SHIFT) & MCAN_CCCR_ASM_MASK)

◆ MCAN_CCCR_ASM_SHIFT

#define MCAN_CCCR_ASM_SHIFT   (2U)

◆ MCAN_CCCR_BRSE_GET

#define MCAN_CCCR_BRSE_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_BRSE_MASK) >> MCAN_CCCR_BRSE_SHIFT)

◆ MCAN_CCCR_BRSE_MASK

#define MCAN_CCCR_BRSE_MASK   (0x200U)

◆ MCAN_CCCR_BRSE_SET

#define MCAN_CCCR_BRSE_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_BRSE_SHIFT) & MCAN_CCCR_BRSE_MASK)

◆ MCAN_CCCR_BRSE_SHIFT

#define MCAN_CCCR_BRSE_SHIFT   (9U)

◆ MCAN_CCCR_CCE_GET

#define MCAN_CCCR_CCE_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_CCE_MASK) >> MCAN_CCCR_CCE_SHIFT)

◆ MCAN_CCCR_CCE_MASK

#define MCAN_CCCR_CCE_MASK   (0x2U)

◆ MCAN_CCCR_CCE_SET

#define MCAN_CCCR_CCE_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_CCE_SHIFT) & MCAN_CCCR_CCE_MASK)

◆ MCAN_CCCR_CCE_SHIFT

#define MCAN_CCCR_CCE_SHIFT   (1U)

◆ MCAN_CCCR_CSA_GET

#define MCAN_CCCR_CSA_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_CSA_MASK) >> MCAN_CCCR_CSA_SHIFT)

◆ MCAN_CCCR_CSA_MASK

#define MCAN_CCCR_CSA_MASK   (0x8U)

◆ MCAN_CCCR_CSA_SHIFT

#define MCAN_CCCR_CSA_SHIFT   (3U)

◆ MCAN_CCCR_CSR_GET

#define MCAN_CCCR_CSR_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_CSR_MASK) >> MCAN_CCCR_CSR_SHIFT)

◆ MCAN_CCCR_CSR_MASK

#define MCAN_CCCR_CSR_MASK   (0x10U)

◆ MCAN_CCCR_CSR_SET

#define MCAN_CCCR_CSR_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_CSR_SHIFT) & MCAN_CCCR_CSR_MASK)

◆ MCAN_CCCR_CSR_SHIFT

#define MCAN_CCCR_CSR_SHIFT   (4U)

◆ MCAN_CCCR_DAR_GET

#define MCAN_CCCR_DAR_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_DAR_MASK) >> MCAN_CCCR_DAR_SHIFT)

◆ MCAN_CCCR_DAR_MASK

#define MCAN_CCCR_DAR_MASK   (0x40U)

◆ MCAN_CCCR_DAR_SET

#define MCAN_CCCR_DAR_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_DAR_SHIFT) & MCAN_CCCR_DAR_MASK)

◆ MCAN_CCCR_DAR_SHIFT

#define MCAN_CCCR_DAR_SHIFT   (6U)

◆ MCAN_CCCR_EFBI_GET

#define MCAN_CCCR_EFBI_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_EFBI_MASK) >> MCAN_CCCR_EFBI_SHIFT)

◆ MCAN_CCCR_EFBI_MASK

#define MCAN_CCCR_EFBI_MASK   (0x2000U)

◆ MCAN_CCCR_EFBI_SET

#define MCAN_CCCR_EFBI_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_EFBI_SHIFT) & MCAN_CCCR_EFBI_MASK)

◆ MCAN_CCCR_EFBI_SHIFT

#define MCAN_CCCR_EFBI_SHIFT   (13U)

◆ MCAN_CCCR_FDOE_GET

#define MCAN_CCCR_FDOE_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_FDOE_MASK) >> MCAN_CCCR_FDOE_SHIFT)

◆ MCAN_CCCR_FDOE_MASK

#define MCAN_CCCR_FDOE_MASK   (0x100U)

◆ MCAN_CCCR_FDOE_SET

#define MCAN_CCCR_FDOE_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_FDOE_SHIFT) & MCAN_CCCR_FDOE_MASK)

◆ MCAN_CCCR_FDOE_SHIFT

#define MCAN_CCCR_FDOE_SHIFT   (8U)

◆ MCAN_CCCR_INIT_GET

#define MCAN_CCCR_INIT_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_INIT_MASK) >> MCAN_CCCR_INIT_SHIFT)

◆ MCAN_CCCR_INIT_MASK

#define MCAN_CCCR_INIT_MASK   (0x1U)

◆ MCAN_CCCR_INIT_SET

#define MCAN_CCCR_INIT_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_INIT_SHIFT) & MCAN_CCCR_INIT_MASK)

◆ MCAN_CCCR_INIT_SHIFT

#define MCAN_CCCR_INIT_SHIFT   (0U)

◆ MCAN_CCCR_MON_GET

#define MCAN_CCCR_MON_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_MON_MASK) >> MCAN_CCCR_MON_SHIFT)

◆ MCAN_CCCR_MON_MASK

#define MCAN_CCCR_MON_MASK   (0x20U)

◆ MCAN_CCCR_MON_SET

#define MCAN_CCCR_MON_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_MON_SHIFT) & MCAN_CCCR_MON_MASK)

◆ MCAN_CCCR_MON_SHIFT

#define MCAN_CCCR_MON_SHIFT   (5U)

◆ MCAN_CCCR_NISO_GET

#define MCAN_CCCR_NISO_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_NISO_MASK) >> MCAN_CCCR_NISO_SHIFT)

◆ MCAN_CCCR_NISO_MASK

#define MCAN_CCCR_NISO_MASK   (0x8000U)

◆ MCAN_CCCR_NISO_SET

#define MCAN_CCCR_NISO_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_NISO_SHIFT) & MCAN_CCCR_NISO_MASK)

◆ MCAN_CCCR_NISO_SHIFT

#define MCAN_CCCR_NISO_SHIFT   (15U)

◆ MCAN_CCCR_PXHD_GET

#define MCAN_CCCR_PXHD_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_PXHD_MASK) >> MCAN_CCCR_PXHD_SHIFT)

◆ MCAN_CCCR_PXHD_MASK

#define MCAN_CCCR_PXHD_MASK   (0x1000U)

◆ MCAN_CCCR_PXHD_SET

#define MCAN_CCCR_PXHD_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_PXHD_SHIFT) & MCAN_CCCR_PXHD_MASK)

◆ MCAN_CCCR_PXHD_SHIFT

#define MCAN_CCCR_PXHD_SHIFT   (12U)

◆ MCAN_CCCR_TEST_GET

#define MCAN_CCCR_TEST_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_TEST_MASK) >> MCAN_CCCR_TEST_SHIFT)

◆ MCAN_CCCR_TEST_MASK

#define MCAN_CCCR_TEST_MASK   (0x80U)

◆ MCAN_CCCR_TEST_SET

#define MCAN_CCCR_TEST_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_TEST_SHIFT) & MCAN_CCCR_TEST_MASK)

◆ MCAN_CCCR_TEST_SHIFT

#define MCAN_CCCR_TEST_SHIFT   (7U)

◆ MCAN_CCCR_TXP_GET

#define MCAN_CCCR_TXP_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_TXP_MASK) >> MCAN_CCCR_TXP_SHIFT)

◆ MCAN_CCCR_TXP_MASK

#define MCAN_CCCR_TXP_MASK   (0x4000U)

◆ MCAN_CCCR_TXP_SET

#define MCAN_CCCR_TXP_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_TXP_SHIFT) & MCAN_CCCR_TXP_MASK)

◆ MCAN_CCCR_TXP_SHIFT

#define MCAN_CCCR_TXP_SHIFT   (14U)

◆ MCAN_CCCR_UTSU_GET

#define MCAN_CCCR_UTSU_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_UTSU_MASK) >> MCAN_CCCR_UTSU_SHIFT)

◆ MCAN_CCCR_UTSU_MASK

#define MCAN_CCCR_UTSU_MASK   (0x400U)

◆ MCAN_CCCR_UTSU_SET

#define MCAN_CCCR_UTSU_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_UTSU_SHIFT) & MCAN_CCCR_UTSU_MASK)

◆ MCAN_CCCR_UTSU_SHIFT

#define MCAN_CCCR_UTSU_SHIFT   (10U)

◆ MCAN_CCCR_WMM_GET

#define MCAN_CCCR_WMM_GET (   x)    (((uint32_t)(x) & MCAN_CCCR_WMM_MASK) >> MCAN_CCCR_WMM_SHIFT)

◆ MCAN_CCCR_WMM_MASK

#define MCAN_CCCR_WMM_MASK   (0x800U)

◆ MCAN_CCCR_WMM_SET

#define MCAN_CCCR_WMM_SET (   x)    (((uint32_t)(x) << MCAN_CCCR_WMM_SHIFT) & MCAN_CCCR_WMM_MASK)

◆ MCAN_CCCR_WMM_SHIFT

#define MCAN_CCCR_WMM_SHIFT   (11U)

◆ MCAN_CREL_DAY_GET

#define MCAN_CREL_DAY_GET (   x)    (((uint32_t)(x) & MCAN_CREL_DAY_MASK) >> MCAN_CREL_DAY_SHIFT)

◆ MCAN_CREL_DAY_MASK

#define MCAN_CREL_DAY_MASK   (0xFFU)

◆ MCAN_CREL_DAY_SHIFT

#define MCAN_CREL_DAY_SHIFT   (0U)

◆ MCAN_CREL_MON_GET

#define MCAN_CREL_MON_GET (   x)    (((uint32_t)(x) & MCAN_CREL_MON_MASK) >> MCAN_CREL_MON_SHIFT)

◆ MCAN_CREL_MON_MASK

#define MCAN_CREL_MON_MASK   (0xFF00U)

◆ MCAN_CREL_MON_SHIFT

#define MCAN_CREL_MON_SHIFT   (8U)

◆ MCAN_CREL_REL_GET

#define MCAN_CREL_REL_GET (   x)    (((uint32_t)(x) & MCAN_CREL_REL_MASK) >> MCAN_CREL_REL_SHIFT)

◆ MCAN_CREL_REL_MASK

#define MCAN_CREL_REL_MASK   (0xF0000000UL)

◆ MCAN_CREL_REL_SHIFT

#define MCAN_CREL_REL_SHIFT   (28U)

◆ MCAN_CREL_STEP_GET

#define MCAN_CREL_STEP_GET (   x)    (((uint32_t)(x) & MCAN_CREL_STEP_MASK) >> MCAN_CREL_STEP_SHIFT)

◆ MCAN_CREL_STEP_MASK

#define MCAN_CREL_STEP_MASK   (0xF000000UL)

◆ MCAN_CREL_STEP_SHIFT

#define MCAN_CREL_STEP_SHIFT   (24U)

◆ MCAN_CREL_SUBSTEP_GET

#define MCAN_CREL_SUBSTEP_GET (   x)    (((uint32_t)(x) & MCAN_CREL_SUBSTEP_MASK) >> MCAN_CREL_SUBSTEP_SHIFT)

◆ MCAN_CREL_SUBSTEP_MASK

#define MCAN_CREL_SUBSTEP_MASK   (0xF00000UL)

◆ MCAN_CREL_SUBSTEP_SHIFT

#define MCAN_CREL_SUBSTEP_SHIFT   (20U)

◆ MCAN_CREL_YEAR_GET

#define MCAN_CREL_YEAR_GET (   x)    (((uint32_t)(x) & MCAN_CREL_YEAR_MASK) >> MCAN_CREL_YEAR_SHIFT)

◆ MCAN_CREL_YEAR_MASK

#define MCAN_CREL_YEAR_MASK   (0xF0000UL)

◆ MCAN_CREL_YEAR_SHIFT

#define MCAN_CREL_YEAR_SHIFT   (16U)

◆ MCAN_DBTP_DBRP_GET

#define MCAN_DBTP_DBRP_GET (   x)    (((uint32_t)(x) & MCAN_DBTP_DBRP_MASK) >> MCAN_DBTP_DBRP_SHIFT)

◆ MCAN_DBTP_DBRP_MASK

#define MCAN_DBTP_DBRP_MASK   (0x1F0000UL)

◆ MCAN_DBTP_DBRP_SET

#define MCAN_DBTP_DBRP_SET (   x)    (((uint32_t)(x) << MCAN_DBTP_DBRP_SHIFT) & MCAN_DBTP_DBRP_MASK)

◆ MCAN_DBTP_DBRP_SHIFT

#define MCAN_DBTP_DBRP_SHIFT   (16U)

◆ MCAN_DBTP_DSJW_GET

#define MCAN_DBTP_DSJW_GET (   x)    (((uint32_t)(x) & MCAN_DBTP_DSJW_MASK) >> MCAN_DBTP_DSJW_SHIFT)

◆ MCAN_DBTP_DSJW_MASK

#define MCAN_DBTP_DSJW_MASK   (0xFU)

◆ MCAN_DBTP_DSJW_SET

#define MCAN_DBTP_DSJW_SET (   x)    (((uint32_t)(x) << MCAN_DBTP_DSJW_SHIFT) & MCAN_DBTP_DSJW_MASK)

◆ MCAN_DBTP_DSJW_SHIFT

#define MCAN_DBTP_DSJW_SHIFT   (0U)

◆ MCAN_DBTP_DTSEG1_GET

#define MCAN_DBTP_DTSEG1_GET (   x)    (((uint32_t)(x) & MCAN_DBTP_DTSEG1_MASK) >> MCAN_DBTP_DTSEG1_SHIFT)

◆ MCAN_DBTP_DTSEG1_MASK

#define MCAN_DBTP_DTSEG1_MASK   (0x1F00U)

◆ MCAN_DBTP_DTSEG1_SET

#define MCAN_DBTP_DTSEG1_SET (   x)    (((uint32_t)(x) << MCAN_DBTP_DTSEG1_SHIFT) & MCAN_DBTP_DTSEG1_MASK)

◆ MCAN_DBTP_DTSEG1_SHIFT

#define MCAN_DBTP_DTSEG1_SHIFT   (8U)

◆ MCAN_DBTP_DTSEG2_GET

#define MCAN_DBTP_DTSEG2_GET (   x)    (((uint32_t)(x) & MCAN_DBTP_DTSEG2_MASK) >> MCAN_DBTP_DTSEG2_SHIFT)

◆ MCAN_DBTP_DTSEG2_MASK

#define MCAN_DBTP_DTSEG2_MASK   (0xF0U)

◆ MCAN_DBTP_DTSEG2_SET

#define MCAN_DBTP_DTSEG2_SET (   x)    (((uint32_t)(x) << MCAN_DBTP_DTSEG2_SHIFT) & MCAN_DBTP_DTSEG2_MASK)

◆ MCAN_DBTP_DTSEG2_SHIFT

#define MCAN_DBTP_DTSEG2_SHIFT   (4U)

◆ MCAN_DBTP_TDC_GET

#define MCAN_DBTP_TDC_GET (   x)    (((uint32_t)(x) & MCAN_DBTP_TDC_MASK) >> MCAN_DBTP_TDC_SHIFT)

◆ MCAN_DBTP_TDC_MASK

#define MCAN_DBTP_TDC_MASK   (0x800000UL)

◆ MCAN_DBTP_TDC_SET

#define MCAN_DBTP_TDC_SET (   x)    (((uint32_t)(x) << MCAN_DBTP_TDC_SHIFT) & MCAN_DBTP_TDC_MASK)

◆ MCAN_DBTP_TDC_SHIFT

#define MCAN_DBTP_TDC_SHIFT   (23U)

◆ MCAN_ECR_CEL_GET

#define MCAN_ECR_CEL_GET (   x)    (((uint32_t)(x) & MCAN_ECR_CEL_MASK) >> MCAN_ECR_CEL_SHIFT)

◆ MCAN_ECR_CEL_MASK

#define MCAN_ECR_CEL_MASK   (0xFF0000UL)

◆ MCAN_ECR_CEL_SHIFT

#define MCAN_ECR_CEL_SHIFT   (16U)

◆ MCAN_ECR_REC_GET

#define MCAN_ECR_REC_GET (   x)    (((uint32_t)(x) & MCAN_ECR_REC_MASK) >> MCAN_ECR_REC_SHIFT)

◆ MCAN_ECR_REC_MASK

#define MCAN_ECR_REC_MASK   (0x7F00U)

◆ MCAN_ECR_REC_SHIFT

#define MCAN_ECR_REC_SHIFT   (8U)

◆ MCAN_ECR_RP_GET

#define MCAN_ECR_RP_GET (   x)    (((uint32_t)(x) & MCAN_ECR_RP_MASK) >> MCAN_ECR_RP_SHIFT)

◆ MCAN_ECR_RP_MASK

#define MCAN_ECR_RP_MASK   (0x8000U)

◆ MCAN_ECR_RP_SHIFT

#define MCAN_ECR_RP_SHIFT   (15U)

◆ MCAN_ECR_TEC_GET

#define MCAN_ECR_TEC_GET (   x)    (((uint32_t)(x) & MCAN_ECR_TEC_MASK) >> MCAN_ECR_TEC_SHIFT)

◆ MCAN_ECR_TEC_MASK

#define MCAN_ECR_TEC_MASK   (0xFFU)

◆ MCAN_ECR_TEC_SHIFT

#define MCAN_ECR_TEC_SHIFT   (0U)

◆ MCAN_ENDN_EVT_GET

#define MCAN_ENDN_EVT_GET (   x)    (((uint32_t)(x) & MCAN_ENDN_EVT_MASK) >> MCAN_ENDN_EVT_SHIFT)

◆ MCAN_ENDN_EVT_MASK

#define MCAN_ENDN_EVT_MASK   (0xFFFFFFFFUL)

◆ MCAN_ENDN_EVT_SHIFT

#define MCAN_ENDN_EVT_SHIFT   (0U)

◆ MCAN_GFC_ANFE_GET

#define MCAN_GFC_ANFE_GET (   x)    (((uint32_t)(x) & MCAN_GFC_ANFE_MASK) >> MCAN_GFC_ANFE_SHIFT)

◆ MCAN_GFC_ANFE_MASK

#define MCAN_GFC_ANFE_MASK   (0xCU)

◆ MCAN_GFC_ANFE_SET

#define MCAN_GFC_ANFE_SET (   x)    (((uint32_t)(x) << MCAN_GFC_ANFE_SHIFT) & MCAN_GFC_ANFE_MASK)

◆ MCAN_GFC_ANFE_SHIFT

#define MCAN_GFC_ANFE_SHIFT   (2U)

◆ MCAN_GFC_ANFS_GET

#define MCAN_GFC_ANFS_GET (   x)    (((uint32_t)(x) & MCAN_GFC_ANFS_MASK) >> MCAN_GFC_ANFS_SHIFT)

◆ MCAN_GFC_ANFS_MASK

#define MCAN_GFC_ANFS_MASK   (0x30U)

◆ MCAN_GFC_ANFS_SET

#define MCAN_GFC_ANFS_SET (   x)    (((uint32_t)(x) << MCAN_GFC_ANFS_SHIFT) & MCAN_GFC_ANFS_MASK)

◆ MCAN_GFC_ANFS_SHIFT

#define MCAN_GFC_ANFS_SHIFT   (4U)

◆ MCAN_GFC_RRFE_GET

#define MCAN_GFC_RRFE_GET (   x)    (((uint32_t)(x) & MCAN_GFC_RRFE_MASK) >> MCAN_GFC_RRFE_SHIFT)

◆ MCAN_GFC_RRFE_MASK

#define MCAN_GFC_RRFE_MASK   (0x1U)

◆ MCAN_GFC_RRFE_SET

#define MCAN_GFC_RRFE_SET (   x)    (((uint32_t)(x) << MCAN_GFC_RRFE_SHIFT) & MCAN_GFC_RRFE_MASK)

◆ MCAN_GFC_RRFE_SHIFT

#define MCAN_GFC_RRFE_SHIFT   (0U)

◆ MCAN_GFC_RRFS_GET

#define MCAN_GFC_RRFS_GET (   x)    (((uint32_t)(x) & MCAN_GFC_RRFS_MASK) >> MCAN_GFC_RRFS_SHIFT)

◆ MCAN_GFC_RRFS_MASK

#define MCAN_GFC_RRFS_MASK   (0x2U)

◆ MCAN_GFC_RRFS_SET

#define MCAN_GFC_RRFS_SET (   x)    (((uint32_t)(x) << MCAN_GFC_RRFS_SHIFT) & MCAN_GFC_RRFS_MASK)

◆ MCAN_GFC_RRFS_SHIFT

#define MCAN_GFC_RRFS_SHIFT   (1U)

◆ MCAN_GLB_CTL_M_CAN_STBY_GET

#define MCAN_GLB_CTL_M_CAN_STBY_GET (   x)    (((uint32_t)(x) & MCAN_GLB_CTL_M_CAN_STBY_MASK) >> MCAN_GLB_CTL_M_CAN_STBY_SHIFT)

◆ MCAN_GLB_CTL_M_CAN_STBY_MASK

#define MCAN_GLB_CTL_M_CAN_STBY_MASK   (0x80000000UL)

◆ MCAN_GLB_CTL_M_CAN_STBY_SET

#define MCAN_GLB_CTL_M_CAN_STBY_SET (   x)    (((uint32_t)(x) << MCAN_GLB_CTL_M_CAN_STBY_SHIFT) & MCAN_GLB_CTL_M_CAN_STBY_MASK)

◆ MCAN_GLB_CTL_M_CAN_STBY_SHIFT

#define MCAN_GLB_CTL_M_CAN_STBY_SHIFT   (31U)

◆ MCAN_GLB_CTL_STBY_CLR_EN_GET

#define MCAN_GLB_CTL_STBY_CLR_EN_GET (   x)    (((uint32_t)(x) & MCAN_GLB_CTL_STBY_CLR_EN_MASK) >> MCAN_GLB_CTL_STBY_CLR_EN_SHIFT)

◆ MCAN_GLB_CTL_STBY_CLR_EN_MASK

#define MCAN_GLB_CTL_STBY_CLR_EN_MASK   (0x40000000UL)

◆ MCAN_GLB_CTL_STBY_CLR_EN_SET

#define MCAN_GLB_CTL_STBY_CLR_EN_SET (   x)    (((uint32_t)(x) << MCAN_GLB_CTL_STBY_CLR_EN_SHIFT) & MCAN_GLB_CTL_STBY_CLR_EN_MASK)

◆ MCAN_GLB_CTL_STBY_CLR_EN_SHIFT

#define MCAN_GLB_CTL_STBY_CLR_EN_SHIFT   (30U)

◆ MCAN_GLB_CTL_STBY_POL_GET

#define MCAN_GLB_CTL_STBY_POL_GET (   x)    (((uint32_t)(x) & MCAN_GLB_CTL_STBY_POL_MASK) >> MCAN_GLB_CTL_STBY_POL_SHIFT)

◆ MCAN_GLB_CTL_STBY_POL_MASK

#define MCAN_GLB_CTL_STBY_POL_MASK   (0x20000000UL)

◆ MCAN_GLB_CTL_STBY_POL_SET

#define MCAN_GLB_CTL_STBY_POL_SET (   x)    (((uint32_t)(x) << MCAN_GLB_CTL_STBY_POL_SHIFT) & MCAN_GLB_CTL_STBY_POL_MASK)

◆ MCAN_GLB_CTL_STBY_POL_SHIFT

#define MCAN_GLB_CTL_STBY_POL_SHIFT   (29U)

◆ MCAN_GLB_CTL_TSU_TBIN_SEL_GET

#define MCAN_GLB_CTL_TSU_TBIN_SEL_GET (   x)    (((uint32_t)(x) & MCAN_GLB_CTL_TSU_TBIN_SEL_MASK) >> MCAN_GLB_CTL_TSU_TBIN_SEL_SHIFT)

◆ MCAN_GLB_CTL_TSU_TBIN_SEL_MASK

#define MCAN_GLB_CTL_TSU_TBIN_SEL_MASK   (0x3U)

◆ MCAN_GLB_CTL_TSU_TBIN_SEL_SET

#define MCAN_GLB_CTL_TSU_TBIN_SEL_SET (   x)    (((uint32_t)(x) << MCAN_GLB_CTL_TSU_TBIN_SEL_SHIFT) & MCAN_GLB_CTL_TSU_TBIN_SEL_MASK)

◆ MCAN_GLB_CTL_TSU_TBIN_SEL_SHIFT

#define MCAN_GLB_CTL_TSU_TBIN_SEL_SHIFT   (0U)

◆ MCAN_GLB_STATUS_M_CAN_INT0_GET

#define MCAN_GLB_STATUS_M_CAN_INT0_GET (   x)    (((uint32_t)(x) & MCAN_GLB_STATUS_M_CAN_INT0_MASK) >> MCAN_GLB_STATUS_M_CAN_INT0_SHIFT)

◆ MCAN_GLB_STATUS_M_CAN_INT0_MASK

#define MCAN_GLB_STATUS_M_CAN_INT0_MASK   (0x4U)

◆ MCAN_GLB_STATUS_M_CAN_INT0_SHIFT

#define MCAN_GLB_STATUS_M_CAN_INT0_SHIFT   (2U)

◆ MCAN_GLB_STATUS_M_CAN_INT1_GET

#define MCAN_GLB_STATUS_M_CAN_INT1_GET (   x)    (((uint32_t)(x) & MCAN_GLB_STATUS_M_CAN_INT1_MASK) >> MCAN_GLB_STATUS_M_CAN_INT1_SHIFT)

◆ MCAN_GLB_STATUS_M_CAN_INT1_MASK

#define MCAN_GLB_STATUS_M_CAN_INT1_MASK   (0x8U)

◆ MCAN_GLB_STATUS_M_CAN_INT1_SHIFT

#define MCAN_GLB_STATUS_M_CAN_INT1_SHIFT   (3U)

◆ MCAN_HPMS_BIDX_GET

#define MCAN_HPMS_BIDX_GET (   x)    (((uint32_t)(x) & MCAN_HPMS_BIDX_MASK) >> MCAN_HPMS_BIDX_SHIFT)

◆ MCAN_HPMS_BIDX_MASK

#define MCAN_HPMS_BIDX_MASK   (0x3FU)

◆ MCAN_HPMS_BIDX_SHIFT

#define MCAN_HPMS_BIDX_SHIFT   (0U)

◆ MCAN_HPMS_FIDX_GET

#define MCAN_HPMS_FIDX_GET (   x)    (((uint32_t)(x) & MCAN_HPMS_FIDX_MASK) >> MCAN_HPMS_FIDX_SHIFT)

◆ MCAN_HPMS_FIDX_MASK

#define MCAN_HPMS_FIDX_MASK   (0x7F00U)

◆ MCAN_HPMS_FIDX_SHIFT

#define MCAN_HPMS_FIDX_SHIFT   (8U)

◆ MCAN_HPMS_FLST_GET

#define MCAN_HPMS_FLST_GET (   x)    (((uint32_t)(x) & MCAN_HPMS_FLST_MASK) >> MCAN_HPMS_FLST_SHIFT)

◆ MCAN_HPMS_FLST_MASK

#define MCAN_HPMS_FLST_MASK   (0x8000U)

◆ MCAN_HPMS_FLST_SHIFT

#define MCAN_HPMS_FLST_SHIFT   (15U)

◆ MCAN_HPMS_MSI_GET

#define MCAN_HPMS_MSI_GET (   x)    (((uint32_t)(x) & MCAN_HPMS_MSI_MASK) >> MCAN_HPMS_MSI_SHIFT)

◆ MCAN_HPMS_MSI_MASK

#define MCAN_HPMS_MSI_MASK   (0xC0U)

◆ MCAN_HPMS_MSI_SHIFT

#define MCAN_HPMS_MSI_SHIFT   (6U)

◆ MCAN_IE_ARAE_GET

#define MCAN_IE_ARAE_GET (   x)    (((uint32_t)(x) & MCAN_IE_ARAE_MASK) >> MCAN_IE_ARAE_SHIFT)

◆ MCAN_IE_ARAE_MASK

#define MCAN_IE_ARAE_MASK   (0x20000000UL)

◆ MCAN_IE_ARAE_SET

#define MCAN_IE_ARAE_SET (   x)    (((uint32_t)(x) << MCAN_IE_ARAE_SHIFT) & MCAN_IE_ARAE_MASK)

◆ MCAN_IE_ARAE_SHIFT

#define MCAN_IE_ARAE_SHIFT   (29U)

◆ MCAN_IE_BECE_GET

#define MCAN_IE_BECE_GET (   x)    (((uint32_t)(x) & MCAN_IE_BECE_MASK) >> MCAN_IE_BECE_SHIFT)

◆ MCAN_IE_BECE_MASK

#define MCAN_IE_BECE_MASK   (0x100000UL)

◆ MCAN_IE_BECE_SET

#define MCAN_IE_BECE_SET (   x)    (((uint32_t)(x) << MCAN_IE_BECE_SHIFT) & MCAN_IE_BECE_MASK)

◆ MCAN_IE_BECE_SHIFT

#define MCAN_IE_BECE_SHIFT   (20U)

◆ MCAN_IE_BEUE_GET

#define MCAN_IE_BEUE_GET (   x)    (((uint32_t)(x) & MCAN_IE_BEUE_MASK) >> MCAN_IE_BEUE_SHIFT)

◆ MCAN_IE_BEUE_MASK

#define MCAN_IE_BEUE_MASK   (0x200000UL)

◆ MCAN_IE_BEUE_SET

#define MCAN_IE_BEUE_SET (   x)    (((uint32_t)(x) << MCAN_IE_BEUE_SHIFT) & MCAN_IE_BEUE_MASK)

◆ MCAN_IE_BEUE_SHIFT

#define MCAN_IE_BEUE_SHIFT   (21U)

◆ MCAN_IE_BOE_GET

#define MCAN_IE_BOE_GET (   x)    (((uint32_t)(x) & MCAN_IE_BOE_MASK) >> MCAN_IE_BOE_SHIFT)

◆ MCAN_IE_BOE_MASK

#define MCAN_IE_BOE_MASK   (0x2000000UL)

◆ MCAN_IE_BOE_SET

#define MCAN_IE_BOE_SET (   x)    (((uint32_t)(x) << MCAN_IE_BOE_SHIFT) & MCAN_IE_BOE_MASK)

◆ MCAN_IE_BOE_SHIFT

#define MCAN_IE_BOE_SHIFT   (25U)

◆ MCAN_IE_DRXE_GET

#define MCAN_IE_DRXE_GET (   x)    (((uint32_t)(x) & MCAN_IE_DRXE_MASK) >> MCAN_IE_DRXE_SHIFT)

◆ MCAN_IE_DRXE_MASK

#define MCAN_IE_DRXE_MASK   (0x80000UL)

◆ MCAN_IE_DRXE_SET

#define MCAN_IE_DRXE_SET (   x)    (((uint32_t)(x) << MCAN_IE_DRXE_SHIFT) & MCAN_IE_DRXE_MASK)

◆ MCAN_IE_DRXE_SHIFT

#define MCAN_IE_DRXE_SHIFT   (19U)

◆ MCAN_IE_ELOE_GET

#define MCAN_IE_ELOE_GET (   x)    (((uint32_t)(x) & MCAN_IE_ELOE_MASK) >> MCAN_IE_ELOE_SHIFT)

◆ MCAN_IE_ELOE_MASK

#define MCAN_IE_ELOE_MASK   (0x400000UL)

◆ MCAN_IE_ELOE_SET

#define MCAN_IE_ELOE_SET (   x)    (((uint32_t)(x) << MCAN_IE_ELOE_SHIFT) & MCAN_IE_ELOE_MASK)

◆ MCAN_IE_ELOE_SHIFT

#define MCAN_IE_ELOE_SHIFT   (22U)

◆ MCAN_IE_EPE_GET

#define MCAN_IE_EPE_GET (   x)    (((uint32_t)(x) & MCAN_IE_EPE_MASK) >> MCAN_IE_EPE_SHIFT)

◆ MCAN_IE_EPE_MASK

#define MCAN_IE_EPE_MASK   (0x800000UL)

◆ MCAN_IE_EPE_SET

#define MCAN_IE_EPE_SET (   x)    (((uint32_t)(x) << MCAN_IE_EPE_SHIFT) & MCAN_IE_EPE_MASK)

◆ MCAN_IE_EPE_SHIFT

#define MCAN_IE_EPE_SHIFT   (23U)

◆ MCAN_IE_EWE_GET

#define MCAN_IE_EWE_GET (   x)    (((uint32_t)(x) & MCAN_IE_EWE_MASK) >> MCAN_IE_EWE_SHIFT)

◆ MCAN_IE_EWE_MASK

#define MCAN_IE_EWE_MASK   (0x1000000UL)

◆ MCAN_IE_EWE_SET

#define MCAN_IE_EWE_SET (   x)    (((uint32_t)(x) << MCAN_IE_EWE_SHIFT) & MCAN_IE_EWE_MASK)

◆ MCAN_IE_EWE_SHIFT

#define MCAN_IE_EWE_SHIFT   (24U)

◆ MCAN_IE_HPME_GET

#define MCAN_IE_HPME_GET (   x)    (((uint32_t)(x) & MCAN_IE_HPME_MASK) >> MCAN_IE_HPME_SHIFT)

◆ MCAN_IE_HPME_MASK

#define MCAN_IE_HPME_MASK   (0x100U)

◆ MCAN_IE_HPME_SET

#define MCAN_IE_HPME_SET (   x)    (((uint32_t)(x) << MCAN_IE_HPME_SHIFT) & MCAN_IE_HPME_MASK)

◆ MCAN_IE_HPME_SHIFT

#define MCAN_IE_HPME_SHIFT   (8U)

◆ MCAN_IE_MRAFE_GET

#define MCAN_IE_MRAFE_GET (   x)    (((uint32_t)(x) & MCAN_IE_MRAFE_MASK) >> MCAN_IE_MRAFE_SHIFT)

◆ MCAN_IE_MRAFE_MASK

#define MCAN_IE_MRAFE_MASK   (0x20000UL)

◆ MCAN_IE_MRAFE_SET

#define MCAN_IE_MRAFE_SET (   x)    (((uint32_t)(x) << MCAN_IE_MRAFE_SHIFT) & MCAN_IE_MRAFE_MASK)

◆ MCAN_IE_MRAFE_SHIFT

#define MCAN_IE_MRAFE_SHIFT   (17U)

◆ MCAN_IE_PEAE_GET

#define MCAN_IE_PEAE_GET (   x)    (((uint32_t)(x) & MCAN_IE_PEAE_MASK) >> MCAN_IE_PEAE_SHIFT)

◆ MCAN_IE_PEAE_MASK

#define MCAN_IE_PEAE_MASK   (0x8000000UL)

◆ MCAN_IE_PEAE_SET

#define MCAN_IE_PEAE_SET (   x)    (((uint32_t)(x) << MCAN_IE_PEAE_SHIFT) & MCAN_IE_PEAE_MASK)

◆ MCAN_IE_PEAE_SHIFT

#define MCAN_IE_PEAE_SHIFT   (27U)

◆ MCAN_IE_PEDE_GET

#define MCAN_IE_PEDE_GET (   x)    (((uint32_t)(x) & MCAN_IE_PEDE_MASK) >> MCAN_IE_PEDE_SHIFT)

◆ MCAN_IE_PEDE_MASK

#define MCAN_IE_PEDE_MASK   (0x10000000UL)

◆ MCAN_IE_PEDE_SET

#define MCAN_IE_PEDE_SET (   x)    (((uint32_t)(x) << MCAN_IE_PEDE_SHIFT) & MCAN_IE_PEDE_MASK)

◆ MCAN_IE_PEDE_SHIFT

#define MCAN_IE_PEDE_SHIFT   (28U)

◆ MCAN_IE_RF0FE_GET

#define MCAN_IE_RF0FE_GET (   x)    (((uint32_t)(x) & MCAN_IE_RF0FE_MASK) >> MCAN_IE_RF0FE_SHIFT)

◆ MCAN_IE_RF0FE_MASK

#define MCAN_IE_RF0FE_MASK   (0x4U)

◆ MCAN_IE_RF0FE_SET

#define MCAN_IE_RF0FE_SET (   x)    (((uint32_t)(x) << MCAN_IE_RF0FE_SHIFT) & MCAN_IE_RF0FE_MASK)

◆ MCAN_IE_RF0FE_SHIFT

#define MCAN_IE_RF0FE_SHIFT   (2U)

◆ MCAN_IE_RF0LE_GET

#define MCAN_IE_RF0LE_GET (   x)    (((uint32_t)(x) & MCAN_IE_RF0LE_MASK) >> MCAN_IE_RF0LE_SHIFT)

◆ MCAN_IE_RF0LE_MASK

#define MCAN_IE_RF0LE_MASK   (0x8U)

◆ MCAN_IE_RF0LE_SET

#define MCAN_IE_RF0LE_SET (   x)    (((uint32_t)(x) << MCAN_IE_RF0LE_SHIFT) & MCAN_IE_RF0LE_MASK)

◆ MCAN_IE_RF0LE_SHIFT

#define MCAN_IE_RF0LE_SHIFT   (3U)

◆ MCAN_IE_RF0NE_GET

#define MCAN_IE_RF0NE_GET (   x)    (((uint32_t)(x) & MCAN_IE_RF0NE_MASK) >> MCAN_IE_RF0NE_SHIFT)

◆ MCAN_IE_RF0NE_MASK

#define MCAN_IE_RF0NE_MASK   (0x1U)

◆ MCAN_IE_RF0NE_SET

#define MCAN_IE_RF0NE_SET (   x)    (((uint32_t)(x) << MCAN_IE_RF0NE_SHIFT) & MCAN_IE_RF0NE_MASK)

◆ MCAN_IE_RF0NE_SHIFT

#define MCAN_IE_RF0NE_SHIFT   (0U)

◆ MCAN_IE_RF0WE_GET

#define MCAN_IE_RF0WE_GET (   x)    (((uint32_t)(x) & MCAN_IE_RF0WE_MASK) >> MCAN_IE_RF0WE_SHIFT)

◆ MCAN_IE_RF0WE_MASK

#define MCAN_IE_RF0WE_MASK   (0x2U)

◆ MCAN_IE_RF0WE_SET

#define MCAN_IE_RF0WE_SET (   x)    (((uint32_t)(x) << MCAN_IE_RF0WE_SHIFT) & MCAN_IE_RF0WE_MASK)

◆ MCAN_IE_RF0WE_SHIFT

#define MCAN_IE_RF0WE_SHIFT   (1U)

◆ MCAN_IE_RF1FE_GET

#define MCAN_IE_RF1FE_GET (   x)    (((uint32_t)(x) & MCAN_IE_RF1FE_MASK) >> MCAN_IE_RF1FE_SHIFT)

◆ MCAN_IE_RF1FE_MASK

#define MCAN_IE_RF1FE_MASK   (0x40U)

◆ MCAN_IE_RF1FE_SET

#define MCAN_IE_RF1FE_SET (   x)    (((uint32_t)(x) << MCAN_IE_RF1FE_SHIFT) & MCAN_IE_RF1FE_MASK)

◆ MCAN_IE_RF1FE_SHIFT

#define MCAN_IE_RF1FE_SHIFT   (6U)

◆ MCAN_IE_RF1LE_GET

#define MCAN_IE_RF1LE_GET (   x)    (((uint32_t)(x) & MCAN_IE_RF1LE_MASK) >> MCAN_IE_RF1LE_SHIFT)

◆ MCAN_IE_RF1LE_MASK

#define MCAN_IE_RF1LE_MASK   (0x80U)

◆ MCAN_IE_RF1LE_SET

#define MCAN_IE_RF1LE_SET (   x)    (((uint32_t)(x) << MCAN_IE_RF1LE_SHIFT) & MCAN_IE_RF1LE_MASK)

◆ MCAN_IE_RF1LE_SHIFT

#define MCAN_IE_RF1LE_SHIFT   (7U)

◆ MCAN_IE_RF1NE_GET

#define MCAN_IE_RF1NE_GET (   x)    (((uint32_t)(x) & MCAN_IE_RF1NE_MASK) >> MCAN_IE_RF1NE_SHIFT)

◆ MCAN_IE_RF1NE_MASK

#define MCAN_IE_RF1NE_MASK   (0x10U)

◆ MCAN_IE_RF1NE_SET

#define MCAN_IE_RF1NE_SET (   x)    (((uint32_t)(x) << MCAN_IE_RF1NE_SHIFT) & MCAN_IE_RF1NE_MASK)

◆ MCAN_IE_RF1NE_SHIFT

#define MCAN_IE_RF1NE_SHIFT   (4U)

◆ MCAN_IE_RF1WE_GET

#define MCAN_IE_RF1WE_GET (   x)    (((uint32_t)(x) & MCAN_IE_RF1WE_MASK) >> MCAN_IE_RF1WE_SHIFT)

◆ MCAN_IE_RF1WE_MASK

#define MCAN_IE_RF1WE_MASK   (0x20U)

◆ MCAN_IE_RF1WE_SET

#define MCAN_IE_RF1WE_SET (   x)    (((uint32_t)(x) << MCAN_IE_RF1WE_SHIFT) & MCAN_IE_RF1WE_MASK)

◆ MCAN_IE_RF1WE_SHIFT

#define MCAN_IE_RF1WE_SHIFT   (5U)

◆ MCAN_IE_TCE_GET

#define MCAN_IE_TCE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TCE_MASK) >> MCAN_IE_TCE_SHIFT)

◆ MCAN_IE_TCE_MASK

#define MCAN_IE_TCE_MASK   (0x200U)

◆ MCAN_IE_TCE_SET

#define MCAN_IE_TCE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TCE_SHIFT) & MCAN_IE_TCE_MASK)

◆ MCAN_IE_TCE_SHIFT

#define MCAN_IE_TCE_SHIFT   (9U)

◆ MCAN_IE_TCFE_GET

#define MCAN_IE_TCFE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TCFE_MASK) >> MCAN_IE_TCFE_SHIFT)

◆ MCAN_IE_TCFE_MASK

#define MCAN_IE_TCFE_MASK   (0x400U)

◆ MCAN_IE_TCFE_SET

#define MCAN_IE_TCFE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TCFE_SHIFT) & MCAN_IE_TCFE_MASK)

◆ MCAN_IE_TCFE_SHIFT

#define MCAN_IE_TCFE_SHIFT   (10U)

◆ MCAN_IE_TEFFE_GET

#define MCAN_IE_TEFFE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TEFFE_MASK) >> MCAN_IE_TEFFE_SHIFT)

◆ MCAN_IE_TEFFE_MASK

#define MCAN_IE_TEFFE_MASK   (0x4000U)

◆ MCAN_IE_TEFFE_SET

#define MCAN_IE_TEFFE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TEFFE_SHIFT) & MCAN_IE_TEFFE_MASK)

◆ MCAN_IE_TEFFE_SHIFT

#define MCAN_IE_TEFFE_SHIFT   (14U)

◆ MCAN_IE_TEFLE_GET

#define MCAN_IE_TEFLE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TEFLE_MASK) >> MCAN_IE_TEFLE_SHIFT)

◆ MCAN_IE_TEFLE_MASK

#define MCAN_IE_TEFLE_MASK   (0x8000U)

◆ MCAN_IE_TEFLE_SET

#define MCAN_IE_TEFLE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TEFLE_SHIFT) & MCAN_IE_TEFLE_MASK)

◆ MCAN_IE_TEFLE_SHIFT

#define MCAN_IE_TEFLE_SHIFT   (15U)

◆ MCAN_IE_TEFNE_GET

#define MCAN_IE_TEFNE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TEFNE_MASK) >> MCAN_IE_TEFNE_SHIFT)

◆ MCAN_IE_TEFNE_MASK

#define MCAN_IE_TEFNE_MASK   (0x1000U)

◆ MCAN_IE_TEFNE_SET

#define MCAN_IE_TEFNE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TEFNE_SHIFT) & MCAN_IE_TEFNE_MASK)

◆ MCAN_IE_TEFNE_SHIFT

#define MCAN_IE_TEFNE_SHIFT   (12U)

◆ MCAN_IE_TEFWE_GET

#define MCAN_IE_TEFWE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TEFWE_MASK) >> MCAN_IE_TEFWE_SHIFT)

◆ MCAN_IE_TEFWE_MASK

#define MCAN_IE_TEFWE_MASK   (0x2000U)

◆ MCAN_IE_TEFWE_SET

#define MCAN_IE_TEFWE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TEFWE_SHIFT) & MCAN_IE_TEFWE_MASK)

◆ MCAN_IE_TEFWE_SHIFT

#define MCAN_IE_TEFWE_SHIFT   (13U)

◆ MCAN_IE_TFEE_GET

#define MCAN_IE_TFEE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TFEE_MASK) >> MCAN_IE_TFEE_SHIFT)

◆ MCAN_IE_TFEE_MASK

#define MCAN_IE_TFEE_MASK   (0x800U)

◆ MCAN_IE_TFEE_SET

#define MCAN_IE_TFEE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TFEE_SHIFT) & MCAN_IE_TFEE_MASK)

◆ MCAN_IE_TFEE_SHIFT

#define MCAN_IE_TFEE_SHIFT   (11U)

◆ MCAN_IE_TOOE_GET

#define MCAN_IE_TOOE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TOOE_MASK) >> MCAN_IE_TOOE_SHIFT)

◆ MCAN_IE_TOOE_MASK

#define MCAN_IE_TOOE_MASK   (0x40000UL)

◆ MCAN_IE_TOOE_SET

#define MCAN_IE_TOOE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TOOE_SHIFT) & MCAN_IE_TOOE_MASK)

◆ MCAN_IE_TOOE_SHIFT

#define MCAN_IE_TOOE_SHIFT   (18U)

◆ MCAN_IE_TSWE_GET

#define MCAN_IE_TSWE_GET (   x)    (((uint32_t)(x) & MCAN_IE_TSWE_MASK) >> MCAN_IE_TSWE_SHIFT)

◆ MCAN_IE_TSWE_MASK

#define MCAN_IE_TSWE_MASK   (0x10000UL)

◆ MCAN_IE_TSWE_SET

#define MCAN_IE_TSWE_SET (   x)    (((uint32_t)(x) << MCAN_IE_TSWE_SHIFT) & MCAN_IE_TSWE_MASK)

◆ MCAN_IE_TSWE_SHIFT

#define MCAN_IE_TSWE_SHIFT   (16U)

◆ MCAN_IE_WDIE_GET

#define MCAN_IE_WDIE_GET (   x)    (((uint32_t)(x) & MCAN_IE_WDIE_MASK) >> MCAN_IE_WDIE_SHIFT)

◆ MCAN_IE_WDIE_MASK

#define MCAN_IE_WDIE_MASK   (0x4000000UL)

◆ MCAN_IE_WDIE_SET

#define MCAN_IE_WDIE_SET (   x)    (((uint32_t)(x) << MCAN_IE_WDIE_SHIFT) & MCAN_IE_WDIE_MASK)

◆ MCAN_IE_WDIE_SHIFT

#define MCAN_IE_WDIE_SHIFT   (26U)

◆ MCAN_ILE_EINT0_GET

#define MCAN_ILE_EINT0_GET (   x)    (((uint32_t)(x) & MCAN_ILE_EINT0_MASK) >> MCAN_ILE_EINT0_SHIFT)

◆ MCAN_ILE_EINT0_MASK

#define MCAN_ILE_EINT0_MASK   (0x1U)

◆ MCAN_ILE_EINT0_SET

#define MCAN_ILE_EINT0_SET (   x)    (((uint32_t)(x) << MCAN_ILE_EINT0_SHIFT) & MCAN_ILE_EINT0_MASK)

◆ MCAN_ILE_EINT0_SHIFT

#define MCAN_ILE_EINT0_SHIFT   (0U)

◆ MCAN_ILE_EINT1_GET

#define MCAN_ILE_EINT1_GET (   x)    (((uint32_t)(x) & MCAN_ILE_EINT1_MASK) >> MCAN_ILE_EINT1_SHIFT)

◆ MCAN_ILE_EINT1_MASK

#define MCAN_ILE_EINT1_MASK   (0x2U)

◆ MCAN_ILE_EINT1_SET

#define MCAN_ILE_EINT1_SET (   x)    (((uint32_t)(x) << MCAN_ILE_EINT1_SHIFT) & MCAN_ILE_EINT1_MASK)

◆ MCAN_ILE_EINT1_SHIFT

#define MCAN_ILE_EINT1_SHIFT   (1U)

◆ MCAN_ILS_ARAL_GET

#define MCAN_ILS_ARAL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_ARAL_MASK) >> MCAN_ILS_ARAL_SHIFT)

◆ MCAN_ILS_ARAL_MASK

#define MCAN_ILS_ARAL_MASK   (0x20000000UL)

◆ MCAN_ILS_ARAL_SET

#define MCAN_ILS_ARAL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_ARAL_SHIFT) & MCAN_ILS_ARAL_MASK)

◆ MCAN_ILS_ARAL_SHIFT

#define MCAN_ILS_ARAL_SHIFT   (29U)

◆ MCAN_ILS_BECL_GET

#define MCAN_ILS_BECL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_BECL_MASK) >> MCAN_ILS_BECL_SHIFT)

◆ MCAN_ILS_BECL_MASK

#define MCAN_ILS_BECL_MASK   (0x100000UL)

◆ MCAN_ILS_BECL_SET

#define MCAN_ILS_BECL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_BECL_SHIFT) & MCAN_ILS_BECL_MASK)

◆ MCAN_ILS_BECL_SHIFT

#define MCAN_ILS_BECL_SHIFT   (20U)

◆ MCAN_ILS_BEUL_GET

#define MCAN_ILS_BEUL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_BEUL_MASK) >> MCAN_ILS_BEUL_SHIFT)

◆ MCAN_ILS_BEUL_MASK

#define MCAN_ILS_BEUL_MASK   (0x200000UL)

◆ MCAN_ILS_BEUL_SET

#define MCAN_ILS_BEUL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_BEUL_SHIFT) & MCAN_ILS_BEUL_MASK)

◆ MCAN_ILS_BEUL_SHIFT

#define MCAN_ILS_BEUL_SHIFT   (21U)

◆ MCAN_ILS_BOL_GET

#define MCAN_ILS_BOL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_BOL_MASK) >> MCAN_ILS_BOL_SHIFT)

◆ MCAN_ILS_BOL_MASK

#define MCAN_ILS_BOL_MASK   (0x2000000UL)

◆ MCAN_ILS_BOL_SET

#define MCAN_ILS_BOL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_BOL_SHIFT) & MCAN_ILS_BOL_MASK)

◆ MCAN_ILS_BOL_SHIFT

#define MCAN_ILS_BOL_SHIFT   (25U)

◆ MCAN_ILS_DRXL_GET

#define MCAN_ILS_DRXL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_DRXL_MASK) >> MCAN_ILS_DRXL_SHIFT)

◆ MCAN_ILS_DRXL_MASK

#define MCAN_ILS_DRXL_MASK   (0x80000UL)

◆ MCAN_ILS_DRXL_SET

#define MCAN_ILS_DRXL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_DRXL_SHIFT) & MCAN_ILS_DRXL_MASK)

◆ MCAN_ILS_DRXL_SHIFT

#define MCAN_ILS_DRXL_SHIFT   (19U)

◆ MCAN_ILS_ELOL_GET

#define MCAN_ILS_ELOL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_ELOL_MASK) >> MCAN_ILS_ELOL_SHIFT)

◆ MCAN_ILS_ELOL_MASK

#define MCAN_ILS_ELOL_MASK   (0x400000UL)

◆ MCAN_ILS_ELOL_SET

#define MCAN_ILS_ELOL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_ELOL_SHIFT) & MCAN_ILS_ELOL_MASK)

◆ MCAN_ILS_ELOL_SHIFT

#define MCAN_ILS_ELOL_SHIFT   (22U)

◆ MCAN_ILS_EPL_GET

#define MCAN_ILS_EPL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_EPL_MASK) >> MCAN_ILS_EPL_SHIFT)

◆ MCAN_ILS_EPL_MASK

#define MCAN_ILS_EPL_MASK   (0x800000UL)

◆ MCAN_ILS_EPL_SET

#define MCAN_ILS_EPL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_EPL_SHIFT) & MCAN_ILS_EPL_MASK)

◆ MCAN_ILS_EPL_SHIFT

#define MCAN_ILS_EPL_SHIFT   (23U)

◆ MCAN_ILS_EWL_GET

#define MCAN_ILS_EWL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_EWL_MASK) >> MCAN_ILS_EWL_SHIFT)

◆ MCAN_ILS_EWL_MASK

#define MCAN_ILS_EWL_MASK   (0x1000000UL)

◆ MCAN_ILS_EWL_SET

#define MCAN_ILS_EWL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_EWL_SHIFT) & MCAN_ILS_EWL_MASK)

◆ MCAN_ILS_EWL_SHIFT

#define MCAN_ILS_EWL_SHIFT   (24U)

◆ MCAN_ILS_HPML_GET

#define MCAN_ILS_HPML_GET (   x)    (((uint32_t)(x) & MCAN_ILS_HPML_MASK) >> MCAN_ILS_HPML_SHIFT)

◆ MCAN_ILS_HPML_MASK

#define MCAN_ILS_HPML_MASK   (0x100U)

◆ MCAN_ILS_HPML_SET

#define MCAN_ILS_HPML_SET (   x)    (((uint32_t)(x) << MCAN_ILS_HPML_SHIFT) & MCAN_ILS_HPML_MASK)

◆ MCAN_ILS_HPML_SHIFT

#define MCAN_ILS_HPML_SHIFT   (8U)

◆ MCAN_ILS_MRAFL_GET

#define MCAN_ILS_MRAFL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_MRAFL_MASK) >> MCAN_ILS_MRAFL_SHIFT)

◆ MCAN_ILS_MRAFL_MASK

#define MCAN_ILS_MRAFL_MASK   (0x20000UL)

◆ MCAN_ILS_MRAFL_SET

#define MCAN_ILS_MRAFL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_MRAFL_SHIFT) & MCAN_ILS_MRAFL_MASK)

◆ MCAN_ILS_MRAFL_SHIFT

#define MCAN_ILS_MRAFL_SHIFT   (17U)

◆ MCAN_ILS_PEAL_GET

#define MCAN_ILS_PEAL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_PEAL_MASK) >> MCAN_ILS_PEAL_SHIFT)

◆ MCAN_ILS_PEAL_MASK

#define MCAN_ILS_PEAL_MASK   (0x8000000UL)

◆ MCAN_ILS_PEAL_SET

#define MCAN_ILS_PEAL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_PEAL_SHIFT) & MCAN_ILS_PEAL_MASK)

◆ MCAN_ILS_PEAL_SHIFT

#define MCAN_ILS_PEAL_SHIFT   (27U)

◆ MCAN_ILS_PEDL_GET

#define MCAN_ILS_PEDL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_PEDL_MASK) >> MCAN_ILS_PEDL_SHIFT)

◆ MCAN_ILS_PEDL_MASK

#define MCAN_ILS_PEDL_MASK   (0x10000000UL)

◆ MCAN_ILS_PEDL_SET

#define MCAN_ILS_PEDL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_PEDL_SHIFT) & MCAN_ILS_PEDL_MASK)

◆ MCAN_ILS_PEDL_SHIFT

#define MCAN_ILS_PEDL_SHIFT   (28U)

◆ MCAN_ILS_RF0FL_GET

#define MCAN_ILS_RF0FL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_RF0FL_MASK) >> MCAN_ILS_RF0FL_SHIFT)

◆ MCAN_ILS_RF0FL_MASK

#define MCAN_ILS_RF0FL_MASK   (0x4U)

◆ MCAN_ILS_RF0FL_SET

#define MCAN_ILS_RF0FL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_RF0FL_SHIFT) & MCAN_ILS_RF0FL_MASK)

◆ MCAN_ILS_RF0FL_SHIFT

#define MCAN_ILS_RF0FL_SHIFT   (2U)

◆ MCAN_ILS_RF0LL_GET

#define MCAN_ILS_RF0LL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_RF0LL_MASK) >> MCAN_ILS_RF0LL_SHIFT)

◆ MCAN_ILS_RF0LL_MASK

#define MCAN_ILS_RF0LL_MASK   (0x8U)

◆ MCAN_ILS_RF0LL_SET

#define MCAN_ILS_RF0LL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_RF0LL_SHIFT) & MCAN_ILS_RF0LL_MASK)

◆ MCAN_ILS_RF0LL_SHIFT

#define MCAN_ILS_RF0LL_SHIFT   (3U)

◆ MCAN_ILS_RF0NL_GET

#define MCAN_ILS_RF0NL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_RF0NL_MASK) >> MCAN_ILS_RF0NL_SHIFT)

◆ MCAN_ILS_RF0NL_MASK

#define MCAN_ILS_RF0NL_MASK   (0x1U)

◆ MCAN_ILS_RF0NL_SET

#define MCAN_ILS_RF0NL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_RF0NL_SHIFT) & MCAN_ILS_RF0NL_MASK)

◆ MCAN_ILS_RF0NL_SHIFT

#define MCAN_ILS_RF0NL_SHIFT   (0U)

◆ MCAN_ILS_RF0WL_GET

#define MCAN_ILS_RF0WL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_RF0WL_MASK) >> MCAN_ILS_RF0WL_SHIFT)

◆ MCAN_ILS_RF0WL_MASK

#define MCAN_ILS_RF0WL_MASK   (0x2U)

◆ MCAN_ILS_RF0WL_SET

#define MCAN_ILS_RF0WL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_RF0WL_SHIFT) & MCAN_ILS_RF0WL_MASK)

◆ MCAN_ILS_RF0WL_SHIFT

#define MCAN_ILS_RF0WL_SHIFT   (1U)

◆ MCAN_ILS_RF1FL_GET

#define MCAN_ILS_RF1FL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_RF1FL_MASK) >> MCAN_ILS_RF1FL_SHIFT)

◆ MCAN_ILS_RF1FL_MASK

#define MCAN_ILS_RF1FL_MASK   (0x40U)

◆ MCAN_ILS_RF1FL_SET

#define MCAN_ILS_RF1FL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_RF1FL_SHIFT) & MCAN_ILS_RF1FL_MASK)

◆ MCAN_ILS_RF1FL_SHIFT

#define MCAN_ILS_RF1FL_SHIFT   (6U)

◆ MCAN_ILS_RF1LL_GET

#define MCAN_ILS_RF1LL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_RF1LL_MASK) >> MCAN_ILS_RF1LL_SHIFT)

◆ MCAN_ILS_RF1LL_MASK

#define MCAN_ILS_RF1LL_MASK   (0x80U)

◆ MCAN_ILS_RF1LL_SET

#define MCAN_ILS_RF1LL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_RF1LL_SHIFT) & MCAN_ILS_RF1LL_MASK)

◆ MCAN_ILS_RF1LL_SHIFT

#define MCAN_ILS_RF1LL_SHIFT   (7U)

◆ MCAN_ILS_RF1NL_GET

#define MCAN_ILS_RF1NL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_RF1NL_MASK) >> MCAN_ILS_RF1NL_SHIFT)

◆ MCAN_ILS_RF1NL_MASK

#define MCAN_ILS_RF1NL_MASK   (0x10U)

◆ MCAN_ILS_RF1NL_SET

#define MCAN_ILS_RF1NL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_RF1NL_SHIFT) & MCAN_ILS_RF1NL_MASK)

◆ MCAN_ILS_RF1NL_SHIFT

#define MCAN_ILS_RF1NL_SHIFT   (4U)

◆ MCAN_ILS_RF1WL_GET

#define MCAN_ILS_RF1WL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_RF1WL_MASK) >> MCAN_ILS_RF1WL_SHIFT)

◆ MCAN_ILS_RF1WL_MASK

#define MCAN_ILS_RF1WL_MASK   (0x20U)

◆ MCAN_ILS_RF1WL_SET

#define MCAN_ILS_RF1WL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_RF1WL_SHIFT) & MCAN_ILS_RF1WL_MASK)

◆ MCAN_ILS_RF1WL_SHIFT

#define MCAN_ILS_RF1WL_SHIFT   (5U)

◆ MCAN_ILS_TCFL_GET

#define MCAN_ILS_TCFL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TCFL_MASK) >> MCAN_ILS_TCFL_SHIFT)

◆ MCAN_ILS_TCFL_MASK

#define MCAN_ILS_TCFL_MASK   (0x400U)

◆ MCAN_ILS_TCFL_SET

#define MCAN_ILS_TCFL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TCFL_SHIFT) & MCAN_ILS_TCFL_MASK)

◆ MCAN_ILS_TCFL_SHIFT

#define MCAN_ILS_TCFL_SHIFT   (10U)

◆ MCAN_ILS_TCL_GET

#define MCAN_ILS_TCL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TCL_MASK) >> MCAN_ILS_TCL_SHIFT)

◆ MCAN_ILS_TCL_MASK

#define MCAN_ILS_TCL_MASK   (0x200U)

◆ MCAN_ILS_TCL_SET

#define MCAN_ILS_TCL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TCL_SHIFT) & MCAN_ILS_TCL_MASK)

◆ MCAN_ILS_TCL_SHIFT

#define MCAN_ILS_TCL_SHIFT   (9U)

◆ MCAN_ILS_TEFFL_GET

#define MCAN_ILS_TEFFL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TEFFL_MASK) >> MCAN_ILS_TEFFL_SHIFT)

◆ MCAN_ILS_TEFFL_MASK

#define MCAN_ILS_TEFFL_MASK   (0x4000U)

◆ MCAN_ILS_TEFFL_SET

#define MCAN_ILS_TEFFL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TEFFL_SHIFT) & MCAN_ILS_TEFFL_MASK)

◆ MCAN_ILS_TEFFL_SHIFT

#define MCAN_ILS_TEFFL_SHIFT   (14U)

◆ MCAN_ILS_TEFLL_GET

#define MCAN_ILS_TEFLL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TEFLL_MASK) >> MCAN_ILS_TEFLL_SHIFT)

◆ MCAN_ILS_TEFLL_MASK

#define MCAN_ILS_TEFLL_MASK   (0x8000U)

◆ MCAN_ILS_TEFLL_SET

#define MCAN_ILS_TEFLL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TEFLL_SHIFT) & MCAN_ILS_TEFLL_MASK)

◆ MCAN_ILS_TEFLL_SHIFT

#define MCAN_ILS_TEFLL_SHIFT   (15U)

◆ MCAN_ILS_TEFNL_GET

#define MCAN_ILS_TEFNL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TEFNL_MASK) >> MCAN_ILS_TEFNL_SHIFT)

◆ MCAN_ILS_TEFNL_MASK

#define MCAN_ILS_TEFNL_MASK   (0x1000U)

◆ MCAN_ILS_TEFNL_SET

#define MCAN_ILS_TEFNL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TEFNL_SHIFT) & MCAN_ILS_TEFNL_MASK)

◆ MCAN_ILS_TEFNL_SHIFT

#define MCAN_ILS_TEFNL_SHIFT   (12U)

◆ MCAN_ILS_TEFWL_GET

#define MCAN_ILS_TEFWL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TEFWL_MASK) >> MCAN_ILS_TEFWL_SHIFT)

◆ MCAN_ILS_TEFWL_MASK

#define MCAN_ILS_TEFWL_MASK   (0x2000U)

◆ MCAN_ILS_TEFWL_SET

#define MCAN_ILS_TEFWL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TEFWL_SHIFT) & MCAN_ILS_TEFWL_MASK)

◆ MCAN_ILS_TEFWL_SHIFT

#define MCAN_ILS_TEFWL_SHIFT   (13U)

◆ MCAN_ILS_TFEL_GET

#define MCAN_ILS_TFEL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TFEL_MASK) >> MCAN_ILS_TFEL_SHIFT)

◆ MCAN_ILS_TFEL_MASK

#define MCAN_ILS_TFEL_MASK   (0x800U)

◆ MCAN_ILS_TFEL_SET

#define MCAN_ILS_TFEL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TFEL_SHIFT) & MCAN_ILS_TFEL_MASK)

◆ MCAN_ILS_TFEL_SHIFT

#define MCAN_ILS_TFEL_SHIFT   (11U)

◆ MCAN_ILS_TOOL_GET

#define MCAN_ILS_TOOL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TOOL_MASK) >> MCAN_ILS_TOOL_SHIFT)

◆ MCAN_ILS_TOOL_MASK

#define MCAN_ILS_TOOL_MASK   (0x40000UL)

◆ MCAN_ILS_TOOL_SET

#define MCAN_ILS_TOOL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TOOL_SHIFT) & MCAN_ILS_TOOL_MASK)

◆ MCAN_ILS_TOOL_SHIFT

#define MCAN_ILS_TOOL_SHIFT   (18U)

◆ MCAN_ILS_TSWL_GET

#define MCAN_ILS_TSWL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_TSWL_MASK) >> MCAN_ILS_TSWL_SHIFT)

◆ MCAN_ILS_TSWL_MASK

#define MCAN_ILS_TSWL_MASK   (0x10000UL)

◆ MCAN_ILS_TSWL_SET

#define MCAN_ILS_TSWL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_TSWL_SHIFT) & MCAN_ILS_TSWL_MASK)

◆ MCAN_ILS_TSWL_SHIFT

#define MCAN_ILS_TSWL_SHIFT   (16U)

◆ MCAN_ILS_WDIL_GET

#define MCAN_ILS_WDIL_GET (   x)    (((uint32_t)(x) & MCAN_ILS_WDIL_MASK) >> MCAN_ILS_WDIL_SHIFT)

◆ MCAN_ILS_WDIL_MASK

#define MCAN_ILS_WDIL_MASK   (0x4000000UL)

◆ MCAN_ILS_WDIL_SET

#define MCAN_ILS_WDIL_SET (   x)    (((uint32_t)(x) << MCAN_ILS_WDIL_SHIFT) & MCAN_ILS_WDIL_MASK)

◆ MCAN_ILS_WDIL_SHIFT

#define MCAN_ILS_WDIL_SHIFT   (26U)

◆ MCAN_IR_ARA_GET

#define MCAN_IR_ARA_GET (   x)    (((uint32_t)(x) & MCAN_IR_ARA_MASK) >> MCAN_IR_ARA_SHIFT)

◆ MCAN_IR_ARA_MASK

#define MCAN_IR_ARA_MASK   (0x20000000UL)

◆ MCAN_IR_ARA_SET

#define MCAN_IR_ARA_SET (   x)    (((uint32_t)(x) << MCAN_IR_ARA_SHIFT) & MCAN_IR_ARA_MASK)

◆ MCAN_IR_ARA_SHIFT

#define MCAN_IR_ARA_SHIFT   (29U)

◆ MCAN_IR_BEC_GET

#define MCAN_IR_BEC_GET (   x)    (((uint32_t)(x) & MCAN_IR_BEC_MASK) >> MCAN_IR_BEC_SHIFT)

◆ MCAN_IR_BEC_MASK

#define MCAN_IR_BEC_MASK   (0x100000UL)

◆ MCAN_IR_BEC_SET

#define MCAN_IR_BEC_SET (   x)    (((uint32_t)(x) << MCAN_IR_BEC_SHIFT) & MCAN_IR_BEC_MASK)

◆ MCAN_IR_BEC_SHIFT

#define MCAN_IR_BEC_SHIFT   (20U)

◆ MCAN_IR_BEU_GET

#define MCAN_IR_BEU_GET (   x)    (((uint32_t)(x) & MCAN_IR_BEU_MASK) >> MCAN_IR_BEU_SHIFT)

◆ MCAN_IR_BEU_MASK

#define MCAN_IR_BEU_MASK   (0x200000UL)

◆ MCAN_IR_BEU_SET

#define MCAN_IR_BEU_SET (   x)    (((uint32_t)(x) << MCAN_IR_BEU_SHIFT) & MCAN_IR_BEU_MASK)

◆ MCAN_IR_BEU_SHIFT

#define MCAN_IR_BEU_SHIFT   (21U)

◆ MCAN_IR_BO_GET

#define MCAN_IR_BO_GET (   x)    (((uint32_t)(x) & MCAN_IR_BO_MASK) >> MCAN_IR_BO_SHIFT)

◆ MCAN_IR_BO_MASK

#define MCAN_IR_BO_MASK   (0x2000000UL)

◆ MCAN_IR_BO_SET

#define MCAN_IR_BO_SET (   x)    (((uint32_t)(x) << MCAN_IR_BO_SHIFT) & MCAN_IR_BO_MASK)

◆ MCAN_IR_BO_SHIFT

#define MCAN_IR_BO_SHIFT   (25U)

◆ MCAN_IR_DRX_GET

#define MCAN_IR_DRX_GET (   x)    (((uint32_t)(x) & MCAN_IR_DRX_MASK) >> MCAN_IR_DRX_SHIFT)

◆ MCAN_IR_DRX_MASK

#define MCAN_IR_DRX_MASK   (0x80000UL)

◆ MCAN_IR_DRX_SET

#define MCAN_IR_DRX_SET (   x)    (((uint32_t)(x) << MCAN_IR_DRX_SHIFT) & MCAN_IR_DRX_MASK)

◆ MCAN_IR_DRX_SHIFT

#define MCAN_IR_DRX_SHIFT   (19U)

◆ MCAN_IR_ELO_GET

#define MCAN_IR_ELO_GET (   x)    (((uint32_t)(x) & MCAN_IR_ELO_MASK) >> MCAN_IR_ELO_SHIFT)

◆ MCAN_IR_ELO_MASK

#define MCAN_IR_ELO_MASK   (0x400000UL)

◆ MCAN_IR_ELO_SET

#define MCAN_IR_ELO_SET (   x)    (((uint32_t)(x) << MCAN_IR_ELO_SHIFT) & MCAN_IR_ELO_MASK)

◆ MCAN_IR_ELO_SHIFT

#define MCAN_IR_ELO_SHIFT   (22U)

◆ MCAN_IR_EP_GET

#define MCAN_IR_EP_GET (   x)    (((uint32_t)(x) & MCAN_IR_EP_MASK) >> MCAN_IR_EP_SHIFT)

◆ MCAN_IR_EP_MASK

#define MCAN_IR_EP_MASK   (0x800000UL)

◆ MCAN_IR_EP_SET

#define MCAN_IR_EP_SET (   x)    (((uint32_t)(x) << MCAN_IR_EP_SHIFT) & MCAN_IR_EP_MASK)

◆ MCAN_IR_EP_SHIFT

#define MCAN_IR_EP_SHIFT   (23U)

◆ MCAN_IR_EW_GET

#define MCAN_IR_EW_GET (   x)    (((uint32_t)(x) & MCAN_IR_EW_MASK) >> MCAN_IR_EW_SHIFT)

◆ MCAN_IR_EW_MASK

#define MCAN_IR_EW_MASK   (0x1000000UL)

◆ MCAN_IR_EW_SET

#define MCAN_IR_EW_SET (   x)    (((uint32_t)(x) << MCAN_IR_EW_SHIFT) & MCAN_IR_EW_MASK)

◆ MCAN_IR_EW_SHIFT

#define MCAN_IR_EW_SHIFT   (24U)

◆ MCAN_IR_HPM_GET

#define MCAN_IR_HPM_GET (   x)    (((uint32_t)(x) & MCAN_IR_HPM_MASK) >> MCAN_IR_HPM_SHIFT)

◆ MCAN_IR_HPM_MASK

#define MCAN_IR_HPM_MASK   (0x100U)

◆ MCAN_IR_HPM_SET

#define MCAN_IR_HPM_SET (   x)    (((uint32_t)(x) << MCAN_IR_HPM_SHIFT) & MCAN_IR_HPM_MASK)

◆ MCAN_IR_HPM_SHIFT

#define MCAN_IR_HPM_SHIFT   (8U)

◆ MCAN_IR_MRAF_GET

#define MCAN_IR_MRAF_GET (   x)    (((uint32_t)(x) & MCAN_IR_MRAF_MASK) >> MCAN_IR_MRAF_SHIFT)

◆ MCAN_IR_MRAF_MASK

#define MCAN_IR_MRAF_MASK   (0x20000UL)

◆ MCAN_IR_MRAF_SET

#define MCAN_IR_MRAF_SET (   x)    (((uint32_t)(x) << MCAN_IR_MRAF_SHIFT) & MCAN_IR_MRAF_MASK)

◆ MCAN_IR_MRAF_SHIFT

#define MCAN_IR_MRAF_SHIFT   (17U)

◆ MCAN_IR_PEA_GET

#define MCAN_IR_PEA_GET (   x)    (((uint32_t)(x) & MCAN_IR_PEA_MASK) >> MCAN_IR_PEA_SHIFT)

◆ MCAN_IR_PEA_MASK

#define MCAN_IR_PEA_MASK   (0x8000000UL)

◆ MCAN_IR_PEA_SET

#define MCAN_IR_PEA_SET (   x)    (((uint32_t)(x) << MCAN_IR_PEA_SHIFT) & MCAN_IR_PEA_MASK)

◆ MCAN_IR_PEA_SHIFT

#define MCAN_IR_PEA_SHIFT   (27U)

◆ MCAN_IR_PED_GET

#define MCAN_IR_PED_GET (   x)    (((uint32_t)(x) & MCAN_IR_PED_MASK) >> MCAN_IR_PED_SHIFT)

◆ MCAN_IR_PED_MASK

#define MCAN_IR_PED_MASK   (0x10000000UL)

◆ MCAN_IR_PED_SET

#define MCAN_IR_PED_SET (   x)    (((uint32_t)(x) << MCAN_IR_PED_SHIFT) & MCAN_IR_PED_MASK)

◆ MCAN_IR_PED_SHIFT

#define MCAN_IR_PED_SHIFT   (28U)

◆ MCAN_IR_RF0F_GET

#define MCAN_IR_RF0F_GET (   x)    (((uint32_t)(x) & MCAN_IR_RF0F_MASK) >> MCAN_IR_RF0F_SHIFT)

◆ MCAN_IR_RF0F_MASK

#define MCAN_IR_RF0F_MASK   (0x4U)

◆ MCAN_IR_RF0F_SET

#define MCAN_IR_RF0F_SET (   x)    (((uint32_t)(x) << MCAN_IR_RF0F_SHIFT) & MCAN_IR_RF0F_MASK)

◆ MCAN_IR_RF0F_SHIFT

#define MCAN_IR_RF0F_SHIFT   (2U)

◆ MCAN_IR_RF0L_GET

#define MCAN_IR_RF0L_GET (   x)    (((uint32_t)(x) & MCAN_IR_RF0L_MASK) >> MCAN_IR_RF0L_SHIFT)

◆ MCAN_IR_RF0L_MASK

#define MCAN_IR_RF0L_MASK   (0x8U)

◆ MCAN_IR_RF0L_SET

#define MCAN_IR_RF0L_SET (   x)    (((uint32_t)(x) << MCAN_IR_RF0L_SHIFT) & MCAN_IR_RF0L_MASK)

◆ MCAN_IR_RF0L_SHIFT

#define MCAN_IR_RF0L_SHIFT   (3U)

◆ MCAN_IR_RF0N_GET

#define MCAN_IR_RF0N_GET (   x)    (((uint32_t)(x) & MCAN_IR_RF0N_MASK) >> MCAN_IR_RF0N_SHIFT)

◆ MCAN_IR_RF0N_MASK

#define MCAN_IR_RF0N_MASK   (0x1U)

◆ MCAN_IR_RF0N_SET

#define MCAN_IR_RF0N_SET (   x)    (((uint32_t)(x) << MCAN_IR_RF0N_SHIFT) & MCAN_IR_RF0N_MASK)

◆ MCAN_IR_RF0N_SHIFT

#define MCAN_IR_RF0N_SHIFT   (0U)

◆ MCAN_IR_RF0W_GET

#define MCAN_IR_RF0W_GET (   x)    (((uint32_t)(x) & MCAN_IR_RF0W_MASK) >> MCAN_IR_RF0W_SHIFT)

◆ MCAN_IR_RF0W_MASK

#define MCAN_IR_RF0W_MASK   (0x2U)

◆ MCAN_IR_RF0W_SET

#define MCAN_IR_RF0W_SET (   x)    (((uint32_t)(x) << MCAN_IR_RF0W_SHIFT) & MCAN_IR_RF0W_MASK)

◆ MCAN_IR_RF0W_SHIFT

#define MCAN_IR_RF0W_SHIFT   (1U)

◆ MCAN_IR_RF1F_GET

#define MCAN_IR_RF1F_GET (   x)    (((uint32_t)(x) & MCAN_IR_RF1F_MASK) >> MCAN_IR_RF1F_SHIFT)

◆ MCAN_IR_RF1F_MASK

#define MCAN_IR_RF1F_MASK   (0x40U)

◆ MCAN_IR_RF1F_SET

#define MCAN_IR_RF1F_SET (   x)    (((uint32_t)(x) << MCAN_IR_RF1F_SHIFT) & MCAN_IR_RF1F_MASK)

◆ MCAN_IR_RF1F_SHIFT

#define MCAN_IR_RF1F_SHIFT   (6U)

◆ MCAN_IR_RF1L_GET

#define MCAN_IR_RF1L_GET (   x)    (((uint32_t)(x) & MCAN_IR_RF1L_MASK) >> MCAN_IR_RF1L_SHIFT)

◆ MCAN_IR_RF1L_MASK

#define MCAN_IR_RF1L_MASK   (0x80U)

◆ MCAN_IR_RF1L_SET

#define MCAN_IR_RF1L_SET (   x)    (((uint32_t)(x) << MCAN_IR_RF1L_SHIFT) & MCAN_IR_RF1L_MASK)

◆ MCAN_IR_RF1L_SHIFT

#define MCAN_IR_RF1L_SHIFT   (7U)

◆ MCAN_IR_RF1N_GET

#define MCAN_IR_RF1N_GET (   x)    (((uint32_t)(x) & MCAN_IR_RF1N_MASK) >> MCAN_IR_RF1N_SHIFT)

◆ MCAN_IR_RF1N_MASK

#define MCAN_IR_RF1N_MASK   (0x10U)

◆ MCAN_IR_RF1N_SET

#define MCAN_IR_RF1N_SET (   x)    (((uint32_t)(x) << MCAN_IR_RF1N_SHIFT) & MCAN_IR_RF1N_MASK)

◆ MCAN_IR_RF1N_SHIFT

#define MCAN_IR_RF1N_SHIFT   (4U)

◆ MCAN_IR_RF1W_GET

#define MCAN_IR_RF1W_GET (   x)    (((uint32_t)(x) & MCAN_IR_RF1W_MASK) >> MCAN_IR_RF1W_SHIFT)

◆ MCAN_IR_RF1W_MASK

#define MCAN_IR_RF1W_MASK   (0x20U)

◆ MCAN_IR_RF1W_SET

#define MCAN_IR_RF1W_SET (   x)    (((uint32_t)(x) << MCAN_IR_RF1W_SHIFT) & MCAN_IR_RF1W_MASK)

◆ MCAN_IR_RF1W_SHIFT

#define MCAN_IR_RF1W_SHIFT   (5U)

◆ MCAN_IR_TC_GET

#define MCAN_IR_TC_GET (   x)    (((uint32_t)(x) & MCAN_IR_TC_MASK) >> MCAN_IR_TC_SHIFT)

◆ MCAN_IR_TC_MASK

#define MCAN_IR_TC_MASK   (0x200U)

◆ MCAN_IR_TC_SET

#define MCAN_IR_TC_SET (   x)    (((uint32_t)(x) << MCAN_IR_TC_SHIFT) & MCAN_IR_TC_MASK)

◆ MCAN_IR_TC_SHIFT

#define MCAN_IR_TC_SHIFT   (9U)

◆ MCAN_IR_TCF_GET

#define MCAN_IR_TCF_GET (   x)    (((uint32_t)(x) & MCAN_IR_TCF_MASK) >> MCAN_IR_TCF_SHIFT)

◆ MCAN_IR_TCF_MASK

#define MCAN_IR_TCF_MASK   (0x400U)

◆ MCAN_IR_TCF_SET

#define MCAN_IR_TCF_SET (   x)    (((uint32_t)(x) << MCAN_IR_TCF_SHIFT) & MCAN_IR_TCF_MASK)

◆ MCAN_IR_TCF_SHIFT

#define MCAN_IR_TCF_SHIFT   (10U)

◆ MCAN_IR_TEFF_GET

#define MCAN_IR_TEFF_GET (   x)    (((uint32_t)(x) & MCAN_IR_TEFF_MASK) >> MCAN_IR_TEFF_SHIFT)

◆ MCAN_IR_TEFF_MASK

#define MCAN_IR_TEFF_MASK   (0x4000U)

◆ MCAN_IR_TEFF_SET

#define MCAN_IR_TEFF_SET (   x)    (((uint32_t)(x) << MCAN_IR_TEFF_SHIFT) & MCAN_IR_TEFF_MASK)

◆ MCAN_IR_TEFF_SHIFT

#define MCAN_IR_TEFF_SHIFT   (14U)

◆ MCAN_IR_TEFL_GET

#define MCAN_IR_TEFL_GET (   x)    (((uint32_t)(x) & MCAN_IR_TEFL_MASK) >> MCAN_IR_TEFL_SHIFT)

◆ MCAN_IR_TEFL_MASK

#define MCAN_IR_TEFL_MASK   (0x8000U)

◆ MCAN_IR_TEFL_SET

#define MCAN_IR_TEFL_SET (   x)    (((uint32_t)(x) << MCAN_IR_TEFL_SHIFT) & MCAN_IR_TEFL_MASK)

◆ MCAN_IR_TEFL_SHIFT

#define MCAN_IR_TEFL_SHIFT   (15U)

◆ MCAN_IR_TEFN_GET

#define MCAN_IR_TEFN_GET (   x)    (((uint32_t)(x) & MCAN_IR_TEFN_MASK) >> MCAN_IR_TEFN_SHIFT)

◆ MCAN_IR_TEFN_MASK

#define MCAN_IR_TEFN_MASK   (0x1000U)

◆ MCAN_IR_TEFN_SET

#define MCAN_IR_TEFN_SET (   x)    (((uint32_t)(x) << MCAN_IR_TEFN_SHIFT) & MCAN_IR_TEFN_MASK)

◆ MCAN_IR_TEFN_SHIFT

#define MCAN_IR_TEFN_SHIFT   (12U)

◆ MCAN_IR_TEFW_GET

#define MCAN_IR_TEFW_GET (   x)    (((uint32_t)(x) & MCAN_IR_TEFW_MASK) >> MCAN_IR_TEFW_SHIFT)

◆ MCAN_IR_TEFW_MASK

#define MCAN_IR_TEFW_MASK   (0x2000U)

◆ MCAN_IR_TEFW_SET

#define MCAN_IR_TEFW_SET (   x)    (((uint32_t)(x) << MCAN_IR_TEFW_SHIFT) & MCAN_IR_TEFW_MASK)

◆ MCAN_IR_TEFW_SHIFT

#define MCAN_IR_TEFW_SHIFT   (13U)

◆ MCAN_IR_TFE_GET

#define MCAN_IR_TFE_GET (   x)    (((uint32_t)(x) & MCAN_IR_TFE_MASK) >> MCAN_IR_TFE_SHIFT)

◆ MCAN_IR_TFE_MASK

#define MCAN_IR_TFE_MASK   (0x800U)

◆ MCAN_IR_TFE_SET

#define MCAN_IR_TFE_SET (   x)    (((uint32_t)(x) << MCAN_IR_TFE_SHIFT) & MCAN_IR_TFE_MASK)

◆ MCAN_IR_TFE_SHIFT

#define MCAN_IR_TFE_SHIFT   (11U)

◆ MCAN_IR_TOO_GET

#define MCAN_IR_TOO_GET (   x)    (((uint32_t)(x) & MCAN_IR_TOO_MASK) >> MCAN_IR_TOO_SHIFT)

◆ MCAN_IR_TOO_MASK

#define MCAN_IR_TOO_MASK   (0x40000UL)

◆ MCAN_IR_TOO_SET

#define MCAN_IR_TOO_SET (   x)    (((uint32_t)(x) << MCAN_IR_TOO_SHIFT) & MCAN_IR_TOO_MASK)

◆ MCAN_IR_TOO_SHIFT

#define MCAN_IR_TOO_SHIFT   (18U)

◆ MCAN_IR_TSW_GET

#define MCAN_IR_TSW_GET (   x)    (((uint32_t)(x) & MCAN_IR_TSW_MASK) >> MCAN_IR_TSW_SHIFT)

◆ MCAN_IR_TSW_MASK

#define MCAN_IR_TSW_MASK   (0x10000UL)

◆ MCAN_IR_TSW_SET

#define MCAN_IR_TSW_SET (   x)    (((uint32_t)(x) << MCAN_IR_TSW_SHIFT) & MCAN_IR_TSW_MASK)

◆ MCAN_IR_TSW_SHIFT

#define MCAN_IR_TSW_SHIFT   (16U)

◆ MCAN_IR_WDI_GET

#define MCAN_IR_WDI_GET (   x)    (((uint32_t)(x) & MCAN_IR_WDI_MASK) >> MCAN_IR_WDI_SHIFT)

◆ MCAN_IR_WDI_MASK

#define MCAN_IR_WDI_MASK   (0x4000000UL)

◆ MCAN_IR_WDI_SET

#define MCAN_IR_WDI_SET (   x)    (((uint32_t)(x) << MCAN_IR_WDI_SHIFT) & MCAN_IR_WDI_MASK)

◆ MCAN_IR_WDI_SHIFT

#define MCAN_IR_WDI_SHIFT   (26U)

◆ MCAN_NBTP_NBRP_GET

#define MCAN_NBTP_NBRP_GET (   x)    (((uint32_t)(x) & MCAN_NBTP_NBRP_MASK) >> MCAN_NBTP_NBRP_SHIFT)

◆ MCAN_NBTP_NBRP_MASK

#define MCAN_NBTP_NBRP_MASK   (0x1FF0000UL)

◆ MCAN_NBTP_NBRP_SET

#define MCAN_NBTP_NBRP_SET (   x)    (((uint32_t)(x) << MCAN_NBTP_NBRP_SHIFT) & MCAN_NBTP_NBRP_MASK)

◆ MCAN_NBTP_NBRP_SHIFT

#define MCAN_NBTP_NBRP_SHIFT   (16U)

◆ MCAN_NBTP_NSJW_GET

#define MCAN_NBTP_NSJW_GET (   x)    (((uint32_t)(x) & MCAN_NBTP_NSJW_MASK) >> MCAN_NBTP_NSJW_SHIFT)

◆ MCAN_NBTP_NSJW_MASK

#define MCAN_NBTP_NSJW_MASK   (0xFE000000UL)

◆ MCAN_NBTP_NSJW_SET

#define MCAN_NBTP_NSJW_SET (   x)    (((uint32_t)(x) << MCAN_NBTP_NSJW_SHIFT) & MCAN_NBTP_NSJW_MASK)

◆ MCAN_NBTP_NSJW_SHIFT

#define MCAN_NBTP_NSJW_SHIFT   (25U)

◆ MCAN_NBTP_NTSEG1_GET

#define MCAN_NBTP_NTSEG1_GET (   x)    (((uint32_t)(x) & MCAN_NBTP_NTSEG1_MASK) >> MCAN_NBTP_NTSEG1_SHIFT)

◆ MCAN_NBTP_NTSEG1_MASK

#define MCAN_NBTP_NTSEG1_MASK   (0xFF00U)

◆ MCAN_NBTP_NTSEG1_SET

#define MCAN_NBTP_NTSEG1_SET (   x)    (((uint32_t)(x) << MCAN_NBTP_NTSEG1_SHIFT) & MCAN_NBTP_NTSEG1_MASK)

◆ MCAN_NBTP_NTSEG1_SHIFT

#define MCAN_NBTP_NTSEG1_SHIFT   (8U)

◆ MCAN_NBTP_NTSEG2_GET

#define MCAN_NBTP_NTSEG2_GET (   x)    (((uint32_t)(x) & MCAN_NBTP_NTSEG2_MASK) >> MCAN_NBTP_NTSEG2_SHIFT)

◆ MCAN_NBTP_NTSEG2_MASK

#define MCAN_NBTP_NTSEG2_MASK   (0x7FU)

◆ MCAN_NBTP_NTSEG2_SET

#define MCAN_NBTP_NTSEG2_SET (   x)    (((uint32_t)(x) << MCAN_NBTP_NTSEG2_SHIFT) & MCAN_NBTP_NTSEG2_MASK)

◆ MCAN_NBTP_NTSEG2_SHIFT

#define MCAN_NBTP_NTSEG2_SHIFT   (0U)

◆ MCAN_NDAT1_ND1_GET

#define MCAN_NDAT1_ND1_GET (   x)    (((uint32_t)(x) & MCAN_NDAT1_ND1_MASK) >> MCAN_NDAT1_ND1_SHIFT)

◆ MCAN_NDAT1_ND1_MASK

#define MCAN_NDAT1_ND1_MASK   (0xFFFFFFFFUL)

◆ MCAN_NDAT1_ND1_SET

#define MCAN_NDAT1_ND1_SET (   x)    (((uint32_t)(x) << MCAN_NDAT1_ND1_SHIFT) & MCAN_NDAT1_ND1_MASK)

◆ MCAN_NDAT1_ND1_SHIFT

#define MCAN_NDAT1_ND1_SHIFT   (0U)

◆ MCAN_NDAT2_ND2_GET

#define MCAN_NDAT2_ND2_GET (   x)    (((uint32_t)(x) & MCAN_NDAT2_ND2_MASK) >> MCAN_NDAT2_ND2_SHIFT)

◆ MCAN_NDAT2_ND2_MASK

#define MCAN_NDAT2_ND2_MASK   (0xFFFFFFFFUL)

◆ MCAN_NDAT2_ND2_SET

#define MCAN_NDAT2_ND2_SET (   x)    (((uint32_t)(x) << MCAN_NDAT2_ND2_SHIFT) & MCAN_NDAT2_ND2_MASK)

◆ MCAN_NDAT2_ND2_SHIFT

#define MCAN_NDAT2_ND2_SHIFT   (0U)

◆ MCAN_PSR_ACT_GET

#define MCAN_PSR_ACT_GET (   x)    (((uint32_t)(x) & MCAN_PSR_ACT_MASK) >> MCAN_PSR_ACT_SHIFT)

◆ MCAN_PSR_ACT_MASK

#define MCAN_PSR_ACT_MASK   (0x18U)

◆ MCAN_PSR_ACT_SHIFT

#define MCAN_PSR_ACT_SHIFT   (3U)

◆ MCAN_PSR_BO_GET

#define MCAN_PSR_BO_GET (   x)    (((uint32_t)(x) & MCAN_PSR_BO_MASK) >> MCAN_PSR_BO_SHIFT)

◆ MCAN_PSR_BO_MASK

#define MCAN_PSR_BO_MASK   (0x80U)

◆ MCAN_PSR_BO_SHIFT

#define MCAN_PSR_BO_SHIFT   (7U)

◆ MCAN_PSR_DLEC_GET

#define MCAN_PSR_DLEC_GET (   x)    (((uint32_t)(x) & MCAN_PSR_DLEC_MASK) >> MCAN_PSR_DLEC_SHIFT)

◆ MCAN_PSR_DLEC_MASK

#define MCAN_PSR_DLEC_MASK   (0x700U)

◆ MCAN_PSR_DLEC_SHIFT

#define MCAN_PSR_DLEC_SHIFT   (8U)

◆ MCAN_PSR_EP_GET

#define MCAN_PSR_EP_GET (   x)    (((uint32_t)(x) & MCAN_PSR_EP_MASK) >> MCAN_PSR_EP_SHIFT)

◆ MCAN_PSR_EP_MASK

#define MCAN_PSR_EP_MASK   (0x20U)

◆ MCAN_PSR_EP_SHIFT

#define MCAN_PSR_EP_SHIFT   (5U)

◆ MCAN_PSR_EW_GET

#define MCAN_PSR_EW_GET (   x)    (((uint32_t)(x) & MCAN_PSR_EW_MASK) >> MCAN_PSR_EW_SHIFT)

◆ MCAN_PSR_EW_MASK

#define MCAN_PSR_EW_MASK   (0x40U)

◆ MCAN_PSR_EW_SHIFT

#define MCAN_PSR_EW_SHIFT   (6U)

◆ MCAN_PSR_LEC_GET

#define MCAN_PSR_LEC_GET (   x)    (((uint32_t)(x) & MCAN_PSR_LEC_MASK) >> MCAN_PSR_LEC_SHIFT)

◆ MCAN_PSR_LEC_MASK

#define MCAN_PSR_LEC_MASK   (0x7U)

◆ MCAN_PSR_LEC_SHIFT

#define MCAN_PSR_LEC_SHIFT   (0U)

◆ MCAN_PSR_PXE_GET

#define MCAN_PSR_PXE_GET (   x)    (((uint32_t)(x) & MCAN_PSR_PXE_MASK) >> MCAN_PSR_PXE_SHIFT)

◆ MCAN_PSR_PXE_MASK

#define MCAN_PSR_PXE_MASK   (0x4000U)

◆ MCAN_PSR_PXE_SHIFT

#define MCAN_PSR_PXE_SHIFT   (14U)

◆ MCAN_PSR_RBRS_GET

#define MCAN_PSR_RBRS_GET (   x)    (((uint32_t)(x) & MCAN_PSR_RBRS_MASK) >> MCAN_PSR_RBRS_SHIFT)

◆ MCAN_PSR_RBRS_MASK

#define MCAN_PSR_RBRS_MASK   (0x1000U)

◆ MCAN_PSR_RBRS_SHIFT

#define MCAN_PSR_RBRS_SHIFT   (12U)

◆ MCAN_PSR_RESI_GET

#define MCAN_PSR_RESI_GET (   x)    (((uint32_t)(x) & MCAN_PSR_RESI_MASK) >> MCAN_PSR_RESI_SHIFT)

◆ MCAN_PSR_RESI_MASK

#define MCAN_PSR_RESI_MASK   (0x800U)

◆ MCAN_PSR_RESI_SHIFT

#define MCAN_PSR_RESI_SHIFT   (11U)

◆ MCAN_PSR_RFDF_GET

#define MCAN_PSR_RFDF_GET (   x)    (((uint32_t)(x) & MCAN_PSR_RFDF_MASK) >> MCAN_PSR_RFDF_SHIFT)

◆ MCAN_PSR_RFDF_MASK

#define MCAN_PSR_RFDF_MASK   (0x2000U)

◆ MCAN_PSR_RFDF_SHIFT

#define MCAN_PSR_RFDF_SHIFT   (13U)

◆ MCAN_PSR_TDCV_GET

#define MCAN_PSR_TDCV_GET (   x)    (((uint32_t)(x) & MCAN_PSR_TDCV_MASK) >> MCAN_PSR_TDCV_SHIFT)

◆ MCAN_PSR_TDCV_MASK

#define MCAN_PSR_TDCV_MASK   (0x7F0000UL)

◆ MCAN_PSR_TDCV_SHIFT

#define MCAN_PSR_TDCV_SHIFT   (16U)

◆ MCAN_RWD_WDC_GET

#define MCAN_RWD_WDC_GET (   x)    (((uint32_t)(x) & MCAN_RWD_WDC_MASK) >> MCAN_RWD_WDC_SHIFT)

◆ MCAN_RWD_WDC_MASK

#define MCAN_RWD_WDC_MASK   (0xFFU)

◆ MCAN_RWD_WDC_SET

#define MCAN_RWD_WDC_SET (   x)    (((uint32_t)(x) << MCAN_RWD_WDC_SHIFT) & MCAN_RWD_WDC_MASK)

◆ MCAN_RWD_WDC_SHIFT

#define MCAN_RWD_WDC_SHIFT   (0U)

◆ MCAN_RWD_WDV_GET

#define MCAN_RWD_WDV_GET (   x)    (((uint32_t)(x) & MCAN_RWD_WDV_MASK) >> MCAN_RWD_WDV_SHIFT)

◆ MCAN_RWD_WDV_MASK

#define MCAN_RWD_WDV_MASK   (0xFF00U)

◆ MCAN_RWD_WDV_SHIFT

#define MCAN_RWD_WDV_SHIFT   (8U)

◆ MCAN_RXBC_RBSA_GET

#define MCAN_RXBC_RBSA_GET (   x)    (((uint32_t)(x) & MCAN_RXBC_RBSA_MASK) >> MCAN_RXBC_RBSA_SHIFT)

◆ MCAN_RXBC_RBSA_MASK

#define MCAN_RXBC_RBSA_MASK   (0xFFFCU)

◆ MCAN_RXBC_RBSA_SET

#define MCAN_RXBC_RBSA_SET (   x)    (((uint32_t)(x) << MCAN_RXBC_RBSA_SHIFT) & MCAN_RXBC_RBSA_MASK)

◆ MCAN_RXBC_RBSA_SHIFT

#define MCAN_RXBC_RBSA_SHIFT   (2U)

◆ MCAN_RXESC_F0DS_GET

#define MCAN_RXESC_F0DS_GET (   x)    (((uint32_t)(x) & MCAN_RXESC_F0DS_MASK) >> MCAN_RXESC_F0DS_SHIFT)

◆ MCAN_RXESC_F0DS_MASK

#define MCAN_RXESC_F0DS_MASK   (0x7U)

◆ MCAN_RXESC_F0DS_SET

#define MCAN_RXESC_F0DS_SET (   x)    (((uint32_t)(x) << MCAN_RXESC_F0DS_SHIFT) & MCAN_RXESC_F0DS_MASK)

◆ MCAN_RXESC_F0DS_SHIFT

#define MCAN_RXESC_F0DS_SHIFT   (0U)

◆ MCAN_RXESC_F1DS_GET

#define MCAN_RXESC_F1DS_GET (   x)    (((uint32_t)(x) & MCAN_RXESC_F1DS_MASK) >> MCAN_RXESC_F1DS_SHIFT)

◆ MCAN_RXESC_F1DS_MASK

#define MCAN_RXESC_F1DS_MASK   (0x70U)

◆ MCAN_RXESC_F1DS_SET

#define MCAN_RXESC_F1DS_SET (   x)    (((uint32_t)(x) << MCAN_RXESC_F1DS_SHIFT) & MCAN_RXESC_F1DS_MASK)

◆ MCAN_RXESC_F1DS_SHIFT

#define MCAN_RXESC_F1DS_SHIFT   (4U)

◆ MCAN_RXESC_RBDS_GET

#define MCAN_RXESC_RBDS_GET (   x)    (((uint32_t)(x) & MCAN_RXESC_RBDS_MASK) >> MCAN_RXESC_RBDS_SHIFT)

◆ MCAN_RXESC_RBDS_MASK

#define MCAN_RXESC_RBDS_MASK   (0x700U)

◆ MCAN_RXESC_RBDS_SET

#define MCAN_RXESC_RBDS_SET (   x)    (((uint32_t)(x) << MCAN_RXESC_RBDS_SHIFT) & MCAN_RXESC_RBDS_MASK)

◆ MCAN_RXESC_RBDS_SHIFT

#define MCAN_RXESC_RBDS_SHIFT   (8U)

◆ MCAN_RXF0A_F0AI_GET

#define MCAN_RXF0A_F0AI_GET (   x)    (((uint32_t)(x) & MCAN_RXF0A_F0AI_MASK) >> MCAN_RXF0A_F0AI_SHIFT)

◆ MCAN_RXF0A_F0AI_MASK

#define MCAN_RXF0A_F0AI_MASK   (0x3FU)

◆ MCAN_RXF0A_F0AI_SET

#define MCAN_RXF0A_F0AI_SET (   x)    (((uint32_t)(x) << MCAN_RXF0A_F0AI_SHIFT) & MCAN_RXF0A_F0AI_MASK)

◆ MCAN_RXF0A_F0AI_SHIFT

#define MCAN_RXF0A_F0AI_SHIFT   (0U)

◆ MCAN_RXF0C_F0OM_GET

#define MCAN_RXF0C_F0OM_GET (   x)    (((uint32_t)(x) & MCAN_RXF0C_F0OM_MASK) >> MCAN_RXF0C_F0OM_SHIFT)

◆ MCAN_RXF0C_F0OM_MASK

#define MCAN_RXF0C_F0OM_MASK   (0x80000000UL)

◆ MCAN_RXF0C_F0OM_SET

#define MCAN_RXF0C_F0OM_SET (   x)    (((uint32_t)(x) << MCAN_RXF0C_F0OM_SHIFT) & MCAN_RXF0C_F0OM_MASK)

◆ MCAN_RXF0C_F0OM_SHIFT

#define MCAN_RXF0C_F0OM_SHIFT   (31U)

◆ MCAN_RXF0C_F0S_GET

#define MCAN_RXF0C_F0S_GET (   x)    (((uint32_t)(x) & MCAN_RXF0C_F0S_MASK) >> MCAN_RXF0C_F0S_SHIFT)

◆ MCAN_RXF0C_F0S_MASK

#define MCAN_RXF0C_F0S_MASK   (0x7F0000UL)

◆ MCAN_RXF0C_F0S_SET

#define MCAN_RXF0C_F0S_SET (   x)    (((uint32_t)(x) << MCAN_RXF0C_F0S_SHIFT) & MCAN_RXF0C_F0S_MASK)

◆ MCAN_RXF0C_F0S_SHIFT

#define MCAN_RXF0C_F0S_SHIFT   (16U)

◆ MCAN_RXF0C_F0SA_GET

#define MCAN_RXF0C_F0SA_GET (   x)    (((uint32_t)(x) & MCAN_RXF0C_F0SA_MASK) >> MCAN_RXF0C_F0SA_SHIFT)

◆ MCAN_RXF0C_F0SA_MASK

#define MCAN_RXF0C_F0SA_MASK   (0xFFFCU)

◆ MCAN_RXF0C_F0SA_SET

#define MCAN_RXF0C_F0SA_SET (   x)    (((uint32_t)(x) << MCAN_RXF0C_F0SA_SHIFT) & MCAN_RXF0C_F0SA_MASK)

◆ MCAN_RXF0C_F0SA_SHIFT

#define MCAN_RXF0C_F0SA_SHIFT   (2U)

◆ MCAN_RXF0C_F0WM_GET

#define MCAN_RXF0C_F0WM_GET (   x)    (((uint32_t)(x) & MCAN_RXF0C_F0WM_MASK) >> MCAN_RXF0C_F0WM_SHIFT)

◆ MCAN_RXF0C_F0WM_MASK

#define MCAN_RXF0C_F0WM_MASK   (0x7F000000UL)

◆ MCAN_RXF0C_F0WM_SET

#define MCAN_RXF0C_F0WM_SET (   x)    (((uint32_t)(x) << MCAN_RXF0C_F0WM_SHIFT) & MCAN_RXF0C_F0WM_MASK)

◆ MCAN_RXF0C_F0WM_SHIFT

#define MCAN_RXF0C_F0WM_SHIFT   (24U)

◆ MCAN_RXF0S_F0F_GET

#define MCAN_RXF0S_F0F_GET (   x)    (((uint32_t)(x) & MCAN_RXF0S_F0F_MASK) >> MCAN_RXF0S_F0F_SHIFT)

◆ MCAN_RXF0S_F0F_MASK

#define MCAN_RXF0S_F0F_MASK   (0x1000000UL)

◆ MCAN_RXF0S_F0F_SHIFT

#define MCAN_RXF0S_F0F_SHIFT   (24U)

◆ MCAN_RXF0S_F0FL_GET

#define MCAN_RXF0S_F0FL_GET (   x)    (((uint32_t)(x) & MCAN_RXF0S_F0FL_MASK) >> MCAN_RXF0S_F0FL_SHIFT)

◆ MCAN_RXF0S_F0FL_MASK

#define MCAN_RXF0S_F0FL_MASK   (0x7FU)

◆ MCAN_RXF0S_F0FL_SHIFT

#define MCAN_RXF0S_F0FL_SHIFT   (0U)

◆ MCAN_RXF0S_F0GI_GET

#define MCAN_RXF0S_F0GI_GET (   x)    (((uint32_t)(x) & MCAN_RXF0S_F0GI_MASK) >> MCAN_RXF0S_F0GI_SHIFT)

◆ MCAN_RXF0S_F0GI_MASK

#define MCAN_RXF0S_F0GI_MASK   (0x3F00U)

◆ MCAN_RXF0S_F0GI_SHIFT

#define MCAN_RXF0S_F0GI_SHIFT   (8U)

◆ MCAN_RXF0S_F0PI_GET

#define MCAN_RXF0S_F0PI_GET (   x)    (((uint32_t)(x) & MCAN_RXF0S_F0PI_MASK) >> MCAN_RXF0S_F0PI_SHIFT)

◆ MCAN_RXF0S_F0PI_MASK

#define MCAN_RXF0S_F0PI_MASK   (0x3F0000UL)

◆ MCAN_RXF0S_F0PI_SHIFT

#define MCAN_RXF0S_F0PI_SHIFT   (16U)

◆ MCAN_RXF0S_RF0L_GET

#define MCAN_RXF0S_RF0L_GET (   x)    (((uint32_t)(x) & MCAN_RXF0S_RF0L_MASK) >> MCAN_RXF0S_RF0L_SHIFT)

◆ MCAN_RXF0S_RF0L_MASK

#define MCAN_RXF0S_RF0L_MASK   (0x2000000UL)

◆ MCAN_RXF0S_RF0L_SHIFT

#define MCAN_RXF0S_RF0L_SHIFT   (25U)

◆ MCAN_RXF1A_F1AI_GET

#define MCAN_RXF1A_F1AI_GET (   x)    (((uint32_t)(x) & MCAN_RXF1A_F1AI_MASK) >> MCAN_RXF1A_F1AI_SHIFT)

◆ MCAN_RXF1A_F1AI_MASK

#define MCAN_RXF1A_F1AI_MASK   (0x3FU)

◆ MCAN_RXF1A_F1AI_SET

#define MCAN_RXF1A_F1AI_SET (   x)    (((uint32_t)(x) << MCAN_RXF1A_F1AI_SHIFT) & MCAN_RXF1A_F1AI_MASK)

◆ MCAN_RXF1A_F1AI_SHIFT

#define MCAN_RXF1A_F1AI_SHIFT   (0U)

◆ MCAN_RXF1C_F1OM_GET

#define MCAN_RXF1C_F1OM_GET (   x)    (((uint32_t)(x) & MCAN_RXF1C_F1OM_MASK) >> MCAN_RXF1C_F1OM_SHIFT)

◆ MCAN_RXF1C_F1OM_MASK

#define MCAN_RXF1C_F1OM_MASK   (0x80000000UL)

◆ MCAN_RXF1C_F1OM_SET

#define MCAN_RXF1C_F1OM_SET (   x)    (((uint32_t)(x) << MCAN_RXF1C_F1OM_SHIFT) & MCAN_RXF1C_F1OM_MASK)

◆ MCAN_RXF1C_F1OM_SHIFT

#define MCAN_RXF1C_F1OM_SHIFT   (31U)

◆ MCAN_RXF1C_F1S_GET

#define MCAN_RXF1C_F1S_GET (   x)    (((uint32_t)(x) & MCAN_RXF1C_F1S_MASK) >> MCAN_RXF1C_F1S_SHIFT)

◆ MCAN_RXF1C_F1S_MASK

#define MCAN_RXF1C_F1S_MASK   (0x7F0000UL)

◆ MCAN_RXF1C_F1S_SET

#define MCAN_RXF1C_F1S_SET (   x)    (((uint32_t)(x) << MCAN_RXF1C_F1S_SHIFT) & MCAN_RXF1C_F1S_MASK)

◆ MCAN_RXF1C_F1S_SHIFT

#define MCAN_RXF1C_F1S_SHIFT   (16U)

◆ MCAN_RXF1C_F1SA_GET

#define MCAN_RXF1C_F1SA_GET (   x)    (((uint32_t)(x) & MCAN_RXF1C_F1SA_MASK) >> MCAN_RXF1C_F1SA_SHIFT)

◆ MCAN_RXF1C_F1SA_MASK

#define MCAN_RXF1C_F1SA_MASK   (0xFFFCU)

◆ MCAN_RXF1C_F1SA_SET

#define MCAN_RXF1C_F1SA_SET (   x)    (((uint32_t)(x) << MCAN_RXF1C_F1SA_SHIFT) & MCAN_RXF1C_F1SA_MASK)

◆ MCAN_RXF1C_F1SA_SHIFT

#define MCAN_RXF1C_F1SA_SHIFT   (2U)

◆ MCAN_RXF1C_F1WM_GET

#define MCAN_RXF1C_F1WM_GET (   x)    (((uint32_t)(x) & MCAN_RXF1C_F1WM_MASK) >> MCAN_RXF1C_F1WM_SHIFT)

◆ MCAN_RXF1C_F1WM_MASK

#define MCAN_RXF1C_F1WM_MASK   (0x7F000000UL)

◆ MCAN_RXF1C_F1WM_SET

#define MCAN_RXF1C_F1WM_SET (   x)    (((uint32_t)(x) << MCAN_RXF1C_F1WM_SHIFT) & MCAN_RXF1C_F1WM_MASK)

◆ MCAN_RXF1C_F1WM_SHIFT

#define MCAN_RXF1C_F1WM_SHIFT   (24U)

◆ MCAN_RXF1S_DMS_GET

#define MCAN_RXF1S_DMS_GET (   x)    (((uint32_t)(x) & MCAN_RXF1S_DMS_MASK) >> MCAN_RXF1S_DMS_SHIFT)

◆ MCAN_RXF1S_DMS_MASK

#define MCAN_RXF1S_DMS_MASK   (0xC0000000UL)

◆ MCAN_RXF1S_DMS_SHIFT

#define MCAN_RXF1S_DMS_SHIFT   (30U)

◆ MCAN_RXF1S_F1F_GET

#define MCAN_RXF1S_F1F_GET (   x)    (((uint32_t)(x) & MCAN_RXF1S_F1F_MASK) >> MCAN_RXF1S_F1F_SHIFT)

◆ MCAN_RXF1S_F1F_MASK

#define MCAN_RXF1S_F1F_MASK   (0x1000000UL)

◆ MCAN_RXF1S_F1F_SHIFT

#define MCAN_RXF1S_F1F_SHIFT   (24U)

◆ MCAN_RXF1S_F1FL_GET

#define MCAN_RXF1S_F1FL_GET (   x)    (((uint32_t)(x) & MCAN_RXF1S_F1FL_MASK) >> MCAN_RXF1S_F1FL_SHIFT)

◆ MCAN_RXF1S_F1FL_MASK

#define MCAN_RXF1S_F1FL_MASK   (0x7FU)

◆ MCAN_RXF1S_F1FL_SHIFT

#define MCAN_RXF1S_F1FL_SHIFT   (0U)

◆ MCAN_RXF1S_F1GI_GET

#define MCAN_RXF1S_F1GI_GET (   x)    (((uint32_t)(x) & MCAN_RXF1S_F1GI_MASK) >> MCAN_RXF1S_F1GI_SHIFT)

◆ MCAN_RXF1S_F1GI_MASK

#define MCAN_RXF1S_F1GI_MASK   (0x3F00U)

◆ MCAN_RXF1S_F1GI_SHIFT

#define MCAN_RXF1S_F1GI_SHIFT   (8U)

◆ MCAN_RXF1S_F1PI_GET

#define MCAN_RXF1S_F1PI_GET (   x)    (((uint32_t)(x) & MCAN_RXF1S_F1PI_MASK) >> MCAN_RXF1S_F1PI_SHIFT)

◆ MCAN_RXF1S_F1PI_MASK

#define MCAN_RXF1S_F1PI_MASK   (0x3F0000UL)

◆ MCAN_RXF1S_F1PI_SHIFT

#define MCAN_RXF1S_F1PI_SHIFT   (16U)

◆ MCAN_RXF1S_RF1L_GET

#define MCAN_RXF1S_RF1L_GET (   x)    (((uint32_t)(x) & MCAN_RXF1S_RF1L_MASK) >> MCAN_RXF1S_RF1L_SHIFT)

◆ MCAN_RXF1S_RF1L_MASK

#define MCAN_RXF1S_RF1L_MASK   (0x2000000UL)

◆ MCAN_RXF1S_RF1L_SHIFT

#define MCAN_RXF1S_RF1L_SHIFT   (25U)

◆ MCAN_SIDFC_FLSSA_GET

#define MCAN_SIDFC_FLSSA_GET (   x)    (((uint32_t)(x) & MCAN_SIDFC_FLSSA_MASK) >> MCAN_SIDFC_FLSSA_SHIFT)

◆ MCAN_SIDFC_FLSSA_MASK

#define MCAN_SIDFC_FLSSA_MASK   (0xFFFCU)

◆ MCAN_SIDFC_FLSSA_SET

#define MCAN_SIDFC_FLSSA_SET (   x)    (((uint32_t)(x) << MCAN_SIDFC_FLSSA_SHIFT) & MCAN_SIDFC_FLSSA_MASK)

◆ MCAN_SIDFC_FLSSA_SHIFT

#define MCAN_SIDFC_FLSSA_SHIFT   (2U)

◆ MCAN_SIDFC_LSS_GET

#define MCAN_SIDFC_LSS_GET (   x)    (((uint32_t)(x) & MCAN_SIDFC_LSS_MASK) >> MCAN_SIDFC_LSS_SHIFT)

◆ MCAN_SIDFC_LSS_MASK

#define MCAN_SIDFC_LSS_MASK   (0xFF0000UL)

◆ MCAN_SIDFC_LSS_SET

#define MCAN_SIDFC_LSS_SET (   x)    (((uint32_t)(x) << MCAN_SIDFC_LSS_SHIFT) & MCAN_SIDFC_LSS_MASK)

◆ MCAN_SIDFC_LSS_SHIFT

#define MCAN_SIDFC_LSS_SHIFT   (16U)

◆ MCAN_TDCR_TDCF_GET

#define MCAN_TDCR_TDCF_GET (   x)    (((uint32_t)(x) & MCAN_TDCR_TDCF_MASK) >> MCAN_TDCR_TDCF_SHIFT)

◆ MCAN_TDCR_TDCF_MASK

#define MCAN_TDCR_TDCF_MASK   (0x7FU)

◆ MCAN_TDCR_TDCF_SET

#define MCAN_TDCR_TDCF_SET (   x)    (((uint32_t)(x) << MCAN_TDCR_TDCF_SHIFT) & MCAN_TDCR_TDCF_MASK)

◆ MCAN_TDCR_TDCF_SHIFT

#define MCAN_TDCR_TDCF_SHIFT   (0U)

◆ MCAN_TDCR_TDCO_GET

#define MCAN_TDCR_TDCO_GET (   x)    (((uint32_t)(x) & MCAN_TDCR_TDCO_MASK) >> MCAN_TDCR_TDCO_SHIFT)

◆ MCAN_TDCR_TDCO_MASK

#define MCAN_TDCR_TDCO_MASK   (0x7F00U)

◆ MCAN_TDCR_TDCO_SET

#define MCAN_TDCR_TDCO_SET (   x)    (((uint32_t)(x) << MCAN_TDCR_TDCO_SHIFT) & MCAN_TDCR_TDCO_MASK)

◆ MCAN_TDCR_TDCO_SHIFT

#define MCAN_TDCR_TDCO_SHIFT   (8U)

◆ MCAN_TEST_LBCK_GET

#define MCAN_TEST_LBCK_GET (   x)    (((uint32_t)(x) & MCAN_TEST_LBCK_MASK) >> MCAN_TEST_LBCK_SHIFT)

◆ MCAN_TEST_LBCK_MASK

#define MCAN_TEST_LBCK_MASK   (0x10U)

◆ MCAN_TEST_LBCK_SET

#define MCAN_TEST_LBCK_SET (   x)    (((uint32_t)(x) << MCAN_TEST_LBCK_SHIFT) & MCAN_TEST_LBCK_MASK)

◆ MCAN_TEST_LBCK_SHIFT

#define MCAN_TEST_LBCK_SHIFT   (4U)

◆ MCAN_TEST_PVAL_GET

#define MCAN_TEST_PVAL_GET (   x)    (((uint32_t)(x) & MCAN_TEST_PVAL_MASK) >> MCAN_TEST_PVAL_SHIFT)

◆ MCAN_TEST_PVAL_MASK

#define MCAN_TEST_PVAL_MASK   (0x2000U)

◆ MCAN_TEST_PVAL_SHIFT

#define MCAN_TEST_PVAL_SHIFT   (13U)

◆ MCAN_TEST_RX_GET

#define MCAN_TEST_RX_GET (   x)    (((uint32_t)(x) & MCAN_TEST_RX_MASK) >> MCAN_TEST_RX_SHIFT)

◆ MCAN_TEST_RX_MASK

#define MCAN_TEST_RX_MASK   (0x80U)

◆ MCAN_TEST_RX_SHIFT

#define MCAN_TEST_RX_SHIFT   (7U)

◆ MCAN_TEST_SVAL_GET

#define MCAN_TEST_SVAL_GET (   x)    (((uint32_t)(x) & MCAN_TEST_SVAL_MASK) >> MCAN_TEST_SVAL_SHIFT)

◆ MCAN_TEST_SVAL_MASK

#define MCAN_TEST_SVAL_MASK   (0x200000UL)

◆ MCAN_TEST_SVAL_SHIFT

#define MCAN_TEST_SVAL_SHIFT   (21U)

◆ MCAN_TEST_TX_GET

#define MCAN_TEST_TX_GET (   x)    (((uint32_t)(x) & MCAN_TEST_TX_MASK) >> MCAN_TEST_TX_SHIFT)

◆ MCAN_TEST_TX_MASK

#define MCAN_TEST_TX_MASK   (0x60U)

◆ MCAN_TEST_TX_SET

#define MCAN_TEST_TX_SET (   x)    (((uint32_t)(x) << MCAN_TEST_TX_SHIFT) & MCAN_TEST_TX_MASK)

◆ MCAN_TEST_TX_SHIFT

#define MCAN_TEST_TX_SHIFT   (5U)

◆ MCAN_TEST_TXBNP_GET

#define MCAN_TEST_TXBNP_GET (   x)    (((uint32_t)(x) & MCAN_TEST_TXBNP_MASK) >> MCAN_TEST_TXBNP_SHIFT)

◆ MCAN_TEST_TXBNP_MASK

#define MCAN_TEST_TXBNP_MASK   (0x1F00U)

◆ MCAN_TEST_TXBNP_SHIFT

#define MCAN_TEST_TXBNP_SHIFT   (8U)

◆ MCAN_TEST_TXBNS_GET

#define MCAN_TEST_TXBNS_GET (   x)    (((uint32_t)(x) & MCAN_TEST_TXBNS_MASK) >> MCAN_TEST_TXBNS_SHIFT)

◆ MCAN_TEST_TXBNS_MASK

#define MCAN_TEST_TXBNS_MASK   (0x1F0000UL)

◆ MCAN_TEST_TXBNS_SHIFT

#define MCAN_TEST_TXBNS_SHIFT   (16U)

◆ MCAN_TOCC_RP_GET

#define MCAN_TOCC_RP_GET (   x)    (((uint32_t)(x) & MCAN_TOCC_RP_MASK) >> MCAN_TOCC_RP_SHIFT)

◆ MCAN_TOCC_RP_MASK

#define MCAN_TOCC_RP_MASK   (0x1U)

◆ MCAN_TOCC_RP_SET

#define MCAN_TOCC_RP_SET (   x)    (((uint32_t)(x) << MCAN_TOCC_RP_SHIFT) & MCAN_TOCC_RP_MASK)

◆ MCAN_TOCC_RP_SHIFT

#define MCAN_TOCC_RP_SHIFT   (0U)

◆ MCAN_TOCC_TOP_GET

#define MCAN_TOCC_TOP_GET (   x)    (((uint32_t)(x) & MCAN_TOCC_TOP_MASK) >> MCAN_TOCC_TOP_SHIFT)

◆ MCAN_TOCC_TOP_MASK

#define MCAN_TOCC_TOP_MASK   (0xFFFF0000UL)

◆ MCAN_TOCC_TOP_SET

#define MCAN_TOCC_TOP_SET (   x)    (((uint32_t)(x) << MCAN_TOCC_TOP_SHIFT) & MCAN_TOCC_TOP_MASK)

◆ MCAN_TOCC_TOP_SHIFT

#define MCAN_TOCC_TOP_SHIFT   (16U)

◆ MCAN_TOCC_TOS_GET

#define MCAN_TOCC_TOS_GET (   x)    (((uint32_t)(x) & MCAN_TOCC_TOS_MASK) >> MCAN_TOCC_TOS_SHIFT)

◆ MCAN_TOCC_TOS_MASK

#define MCAN_TOCC_TOS_MASK   (0x6U)

◆ MCAN_TOCC_TOS_SET

#define MCAN_TOCC_TOS_SET (   x)    (((uint32_t)(x) << MCAN_TOCC_TOS_SHIFT) & MCAN_TOCC_TOS_MASK)

◆ MCAN_TOCC_TOS_SHIFT

#define MCAN_TOCC_TOS_SHIFT   (1U)

◆ MCAN_TOCV_TOC_GET

#define MCAN_TOCV_TOC_GET (   x)    (((uint32_t)(x) & MCAN_TOCV_TOC_MASK) >> MCAN_TOCV_TOC_SHIFT)

◆ MCAN_TOCV_TOC_MASK

#define MCAN_TOCV_TOC_MASK   (0xFFFFU)

◆ MCAN_TOCV_TOC_SHIFT

#define MCAN_TOCV_TOC_SHIFT   (0U)

◆ MCAN_TS_SEL_TS_GET

#define MCAN_TS_SEL_TS_GET (   x)    (((uint32_t)(x) & MCAN_TS_SEL_TS_MASK) >> MCAN_TS_SEL_TS_SHIFT)

◆ MCAN_TS_SEL_TS_MASK

#define MCAN_TS_SEL_TS_MASK   (0xFFFFFFFFUL)

◆ MCAN_TS_SEL_TS_SEL0

#define MCAN_TS_SEL_TS_SEL0   (0UL)

◆ MCAN_TS_SEL_TS_SEL1

#define MCAN_TS_SEL_TS_SEL1   (1UL)

◆ MCAN_TS_SEL_TS_SEL10

#define MCAN_TS_SEL_TS_SEL10   (10UL)

◆ MCAN_TS_SEL_TS_SEL11

#define MCAN_TS_SEL_TS_SEL11   (11UL)

◆ MCAN_TS_SEL_TS_SEL12

#define MCAN_TS_SEL_TS_SEL12   (12UL)

◆ MCAN_TS_SEL_TS_SEL13

#define MCAN_TS_SEL_TS_SEL13   (13UL)

◆ MCAN_TS_SEL_TS_SEL14

#define MCAN_TS_SEL_TS_SEL14   (14UL)

◆ MCAN_TS_SEL_TS_SEL15

#define MCAN_TS_SEL_TS_SEL15   (15UL)

◆ MCAN_TS_SEL_TS_SEL2

#define MCAN_TS_SEL_TS_SEL2   (2UL)

◆ MCAN_TS_SEL_TS_SEL3

#define MCAN_TS_SEL_TS_SEL3   (3UL)

◆ MCAN_TS_SEL_TS_SEL4

#define MCAN_TS_SEL_TS_SEL4   (4UL)

◆ MCAN_TS_SEL_TS_SEL5

#define MCAN_TS_SEL_TS_SEL5   (5UL)

◆ MCAN_TS_SEL_TS_SEL6

#define MCAN_TS_SEL_TS_SEL6   (6UL)

◆ MCAN_TS_SEL_TS_SEL7

#define MCAN_TS_SEL_TS_SEL7   (7UL)

◆ MCAN_TS_SEL_TS_SEL8

#define MCAN_TS_SEL_TS_SEL8   (8UL)

◆ MCAN_TS_SEL_TS_SEL9

#define MCAN_TS_SEL_TS_SEL9   (9UL)

◆ MCAN_TS_SEL_TS_SHIFT

#define MCAN_TS_SEL_TS_SHIFT   (0U)

◆ MCAN_TSCC_TCP_GET

#define MCAN_TSCC_TCP_GET (   x)    (((uint32_t)(x) & MCAN_TSCC_TCP_MASK) >> MCAN_TSCC_TCP_SHIFT)

◆ MCAN_TSCC_TCP_MASK

#define MCAN_TSCC_TCP_MASK   (0xF0000UL)

◆ MCAN_TSCC_TCP_SET

#define MCAN_TSCC_TCP_SET (   x)    (((uint32_t)(x) << MCAN_TSCC_TCP_SHIFT) & MCAN_TSCC_TCP_MASK)

◆ MCAN_TSCC_TCP_SHIFT

#define MCAN_TSCC_TCP_SHIFT   (16U)

◆ MCAN_TSCC_TSS_GET

#define MCAN_TSCC_TSS_GET (   x)    (((uint32_t)(x) & MCAN_TSCC_TSS_MASK) >> MCAN_TSCC_TSS_SHIFT)

◆ MCAN_TSCC_TSS_MASK

#define MCAN_TSCC_TSS_MASK   (0x3U)

◆ MCAN_TSCC_TSS_SET

#define MCAN_TSCC_TSS_SET (   x)    (((uint32_t)(x) << MCAN_TSCC_TSS_SHIFT) & MCAN_TSCC_TSS_MASK)

◆ MCAN_TSCC_TSS_SHIFT

#define MCAN_TSCC_TSS_SHIFT   (0U)

◆ MCAN_TSCFG_EN64_GET

#define MCAN_TSCFG_EN64_GET (   x)    (((uint32_t)(x) & MCAN_TSCFG_EN64_MASK) >> MCAN_TSCFG_EN64_SHIFT)

◆ MCAN_TSCFG_EN64_MASK

#define MCAN_TSCFG_EN64_MASK   (0x8U)

◆ MCAN_TSCFG_EN64_SET

#define MCAN_TSCFG_EN64_SET (   x)    (((uint32_t)(x) << MCAN_TSCFG_EN64_SHIFT) & MCAN_TSCFG_EN64_MASK)

◆ MCAN_TSCFG_EN64_SHIFT

#define MCAN_TSCFG_EN64_SHIFT   (3U)

◆ MCAN_TSCFG_SCP_GET

#define MCAN_TSCFG_SCP_GET (   x)    (((uint32_t)(x) & MCAN_TSCFG_SCP_MASK) >> MCAN_TSCFG_SCP_SHIFT)

◆ MCAN_TSCFG_SCP_MASK

#define MCAN_TSCFG_SCP_MASK   (0x4U)

◆ MCAN_TSCFG_SCP_SET

#define MCAN_TSCFG_SCP_SET (   x)    (((uint32_t)(x) << MCAN_TSCFG_SCP_SHIFT) & MCAN_TSCFG_SCP_MASK)

◆ MCAN_TSCFG_SCP_SHIFT

#define MCAN_TSCFG_SCP_SHIFT   (2U)

◆ MCAN_TSCFG_TBCS_GET

#define MCAN_TSCFG_TBCS_GET (   x)    (((uint32_t)(x) & MCAN_TSCFG_TBCS_MASK) >> MCAN_TSCFG_TBCS_SHIFT)

◆ MCAN_TSCFG_TBCS_MASK

#define MCAN_TSCFG_TBCS_MASK   (0x2U)

◆ MCAN_TSCFG_TBCS_SET

#define MCAN_TSCFG_TBCS_SET (   x)    (((uint32_t)(x) << MCAN_TSCFG_TBCS_SHIFT) & MCAN_TSCFG_TBCS_MASK)

◆ MCAN_TSCFG_TBCS_SHIFT

#define MCAN_TSCFG_TBCS_SHIFT   (1U)

◆ MCAN_TSCFG_TBPRE_GET

#define MCAN_TSCFG_TBPRE_GET (   x)    (((uint32_t)(x) & MCAN_TSCFG_TBPRE_MASK) >> MCAN_TSCFG_TBPRE_SHIFT)

◆ MCAN_TSCFG_TBPRE_MASK

#define MCAN_TSCFG_TBPRE_MASK   (0xFF00U)

◆ MCAN_TSCFG_TBPRE_SET

#define MCAN_TSCFG_TBPRE_SET (   x)    (((uint32_t)(x) << MCAN_TSCFG_TBPRE_SHIFT) & MCAN_TSCFG_TBPRE_MASK)

◆ MCAN_TSCFG_TBPRE_SHIFT

#define MCAN_TSCFG_TBPRE_SHIFT   (8U)

◆ MCAN_TSCFG_TSUE_GET

#define MCAN_TSCFG_TSUE_GET (   x)    (((uint32_t)(x) & MCAN_TSCFG_TSUE_MASK) >> MCAN_TSCFG_TSUE_SHIFT)

◆ MCAN_TSCFG_TSUE_MASK

#define MCAN_TSCFG_TSUE_MASK   (0x1U)

◆ MCAN_TSCFG_TSUE_SET

#define MCAN_TSCFG_TSUE_SET (   x)    (((uint32_t)(x) << MCAN_TSCFG_TSUE_SHIFT) & MCAN_TSCFG_TSUE_MASK)

◆ MCAN_TSCFG_TSUE_SHIFT

#define MCAN_TSCFG_TSUE_SHIFT   (0U)

◆ MCAN_TSCV_TSC_GET

#define MCAN_TSCV_TSC_GET (   x)    (((uint32_t)(x) & MCAN_TSCV_TSC_MASK) >> MCAN_TSCV_TSC_SHIFT)

◆ MCAN_TSCV_TSC_MASK

#define MCAN_TSCV_TSC_MASK   (0xFFFFU)

◆ MCAN_TSCV_TSC_SHIFT

#define MCAN_TSCV_TSC_SHIFT   (0U)

◆ MCAN_TSS1_TSL_GET

#define MCAN_TSS1_TSL_GET (   x)    (((uint32_t)(x) & MCAN_TSS1_TSL_MASK) >> MCAN_TSS1_TSL_SHIFT)

◆ MCAN_TSS1_TSL_MASK

#define MCAN_TSS1_TSL_MASK   (0xFFFF0000UL)

◆ MCAN_TSS1_TSL_SHIFT

#define MCAN_TSS1_TSL_SHIFT   (16U)

◆ MCAN_TSS1_TSN_GET

#define MCAN_TSS1_TSN_GET (   x)    (((uint32_t)(x) & MCAN_TSS1_TSN_MASK) >> MCAN_TSS1_TSN_SHIFT)

◆ MCAN_TSS1_TSN_MASK

#define MCAN_TSS1_TSN_MASK   (0xFFFFU)

◆ MCAN_TSS1_TSN_SHIFT

#define MCAN_TSS1_TSN_SHIFT   (0U)

◆ MCAN_TSS2_TSP_GET

#define MCAN_TSS2_TSP_GET (   x)    (((uint32_t)(x) & MCAN_TSS2_TSP_MASK) >> MCAN_TSS2_TSP_SHIFT)

◆ MCAN_TSS2_TSP_MASK

#define MCAN_TSS2_TSP_MASK   (0xFU)

◆ MCAN_TSS2_TSP_SHIFT

#define MCAN_TSS2_TSP_SHIFT   (0U)

◆ MCAN_TXBAR_AR_GET

#define MCAN_TXBAR_AR_GET (   x)    (((uint32_t)(x) & MCAN_TXBAR_AR_MASK) >> MCAN_TXBAR_AR_SHIFT)

◆ MCAN_TXBAR_AR_MASK

#define MCAN_TXBAR_AR_MASK   (0xFFFFFFFFUL)

◆ MCAN_TXBAR_AR_SET

#define MCAN_TXBAR_AR_SET (   x)    (((uint32_t)(x) << MCAN_TXBAR_AR_SHIFT) & MCAN_TXBAR_AR_MASK)

◆ MCAN_TXBAR_AR_SHIFT

#define MCAN_TXBAR_AR_SHIFT   (0U)

◆ MCAN_TXBC_NDTB_GET

#define MCAN_TXBC_NDTB_GET (   x)    (((uint32_t)(x) & MCAN_TXBC_NDTB_MASK) >> MCAN_TXBC_NDTB_SHIFT)

◆ MCAN_TXBC_NDTB_MASK

#define MCAN_TXBC_NDTB_MASK   (0x3F0000UL)

◆ MCAN_TXBC_NDTB_SET

#define MCAN_TXBC_NDTB_SET (   x)    (((uint32_t)(x) << MCAN_TXBC_NDTB_SHIFT) & MCAN_TXBC_NDTB_MASK)

◆ MCAN_TXBC_NDTB_SHIFT

#define MCAN_TXBC_NDTB_SHIFT   (16U)

◆ MCAN_TXBC_TBSA_GET

#define MCAN_TXBC_TBSA_GET (   x)    (((uint32_t)(x) & MCAN_TXBC_TBSA_MASK) >> MCAN_TXBC_TBSA_SHIFT)

◆ MCAN_TXBC_TBSA_MASK

#define MCAN_TXBC_TBSA_MASK   (0xFFFCU)

◆ MCAN_TXBC_TBSA_SET

#define MCAN_TXBC_TBSA_SET (   x)    (((uint32_t)(x) << MCAN_TXBC_TBSA_SHIFT) & MCAN_TXBC_TBSA_MASK)

◆ MCAN_TXBC_TBSA_SHIFT

#define MCAN_TXBC_TBSA_SHIFT   (2U)

◆ MCAN_TXBC_TFQM_GET

#define MCAN_TXBC_TFQM_GET (   x)    (((uint32_t)(x) & MCAN_TXBC_TFQM_MASK) >> MCAN_TXBC_TFQM_SHIFT)

◆ MCAN_TXBC_TFQM_MASK

#define MCAN_TXBC_TFQM_MASK   (0x40000000UL)

◆ MCAN_TXBC_TFQM_SET

#define MCAN_TXBC_TFQM_SET (   x)    (((uint32_t)(x) << MCAN_TXBC_TFQM_SHIFT) & MCAN_TXBC_TFQM_MASK)

◆ MCAN_TXBC_TFQM_SHIFT

#define MCAN_TXBC_TFQM_SHIFT   (30U)

◆ MCAN_TXBC_TFQS_GET

#define MCAN_TXBC_TFQS_GET (   x)    (((uint32_t)(x) & MCAN_TXBC_TFQS_MASK) >> MCAN_TXBC_TFQS_SHIFT)

◆ MCAN_TXBC_TFQS_MASK

#define MCAN_TXBC_TFQS_MASK   (0x3F000000UL)

◆ MCAN_TXBC_TFQS_SET

#define MCAN_TXBC_TFQS_SET (   x)    (((uint32_t)(x) << MCAN_TXBC_TFQS_SHIFT) & MCAN_TXBC_TFQS_MASK)

◆ MCAN_TXBC_TFQS_SHIFT

#define MCAN_TXBC_TFQS_SHIFT   (24U)

◆ MCAN_TXBCF_CF_GET

#define MCAN_TXBCF_CF_GET (   x)    (((uint32_t)(x) & MCAN_TXBCF_CF_MASK) >> MCAN_TXBCF_CF_SHIFT)

◆ MCAN_TXBCF_CF_MASK

#define MCAN_TXBCF_CF_MASK   (0xFFFFFFFFUL)

◆ MCAN_TXBCF_CF_SHIFT

#define MCAN_TXBCF_CF_SHIFT   (0U)

◆ MCAN_TXBCIE_CFIE_GET

#define MCAN_TXBCIE_CFIE_GET (   x)    (((uint32_t)(x) & MCAN_TXBCIE_CFIE_MASK) >> MCAN_TXBCIE_CFIE_SHIFT)

◆ MCAN_TXBCIE_CFIE_MASK

#define MCAN_TXBCIE_CFIE_MASK   (0xFFFFFFFFUL)

◆ MCAN_TXBCIE_CFIE_SET

#define MCAN_TXBCIE_CFIE_SET (   x)    (((uint32_t)(x) << MCAN_TXBCIE_CFIE_SHIFT) & MCAN_TXBCIE_CFIE_MASK)

◆ MCAN_TXBCIE_CFIE_SHIFT

#define MCAN_TXBCIE_CFIE_SHIFT   (0U)

◆ MCAN_TXBCR_CR_GET

#define MCAN_TXBCR_CR_GET (   x)    (((uint32_t)(x) & MCAN_TXBCR_CR_MASK) >> MCAN_TXBCR_CR_SHIFT)

◆ MCAN_TXBCR_CR_MASK

#define MCAN_TXBCR_CR_MASK   (0xFFFFFFFFUL)

◆ MCAN_TXBCR_CR_SET

#define MCAN_TXBCR_CR_SET (   x)    (((uint32_t)(x) << MCAN_TXBCR_CR_SHIFT) & MCAN_TXBCR_CR_MASK)

◆ MCAN_TXBCR_CR_SHIFT

#define MCAN_TXBCR_CR_SHIFT   (0U)

◆ MCAN_TXBRP_TRP_GET

#define MCAN_TXBRP_TRP_GET (   x)    (((uint32_t)(x) & MCAN_TXBRP_TRP_MASK) >> MCAN_TXBRP_TRP_SHIFT)

◆ MCAN_TXBRP_TRP_MASK

#define MCAN_TXBRP_TRP_MASK   (0xFFFFFFFFUL)

◆ MCAN_TXBRP_TRP_SHIFT

#define MCAN_TXBRP_TRP_SHIFT   (0U)

◆ MCAN_TXBTIE_TIE_GET

#define MCAN_TXBTIE_TIE_GET (   x)    (((uint32_t)(x) & MCAN_TXBTIE_TIE_MASK) >> MCAN_TXBTIE_TIE_SHIFT)

◆ MCAN_TXBTIE_TIE_MASK

#define MCAN_TXBTIE_TIE_MASK   (0xFFFFFFFFUL)

◆ MCAN_TXBTIE_TIE_SET

#define MCAN_TXBTIE_TIE_SET (   x)    (((uint32_t)(x) << MCAN_TXBTIE_TIE_SHIFT) & MCAN_TXBTIE_TIE_MASK)

◆ MCAN_TXBTIE_TIE_SHIFT

#define MCAN_TXBTIE_TIE_SHIFT   (0U)

◆ MCAN_TXBTO_TO_GET

#define MCAN_TXBTO_TO_GET (   x)    (((uint32_t)(x) & MCAN_TXBTO_TO_MASK) >> MCAN_TXBTO_TO_SHIFT)

◆ MCAN_TXBTO_TO_MASK

#define MCAN_TXBTO_TO_MASK   (0xFFFFFFFFUL)

◆ MCAN_TXBTO_TO_SHIFT

#define MCAN_TXBTO_TO_SHIFT   (0U)

◆ MCAN_TXEFA_EFAI_GET

#define MCAN_TXEFA_EFAI_GET (   x)    (((uint32_t)(x) & MCAN_TXEFA_EFAI_MASK) >> MCAN_TXEFA_EFAI_SHIFT)

◆ MCAN_TXEFA_EFAI_MASK

#define MCAN_TXEFA_EFAI_MASK   (0x1FU)

◆ MCAN_TXEFA_EFAI_SET

#define MCAN_TXEFA_EFAI_SET (   x)    (((uint32_t)(x) << MCAN_TXEFA_EFAI_SHIFT) & MCAN_TXEFA_EFAI_MASK)

◆ MCAN_TXEFA_EFAI_SHIFT

#define MCAN_TXEFA_EFAI_SHIFT   (0U)

◆ MCAN_TXEFC_EFS_GET

#define MCAN_TXEFC_EFS_GET (   x)    (((uint32_t)(x) & MCAN_TXEFC_EFS_MASK) >> MCAN_TXEFC_EFS_SHIFT)

◆ MCAN_TXEFC_EFS_MASK

#define MCAN_TXEFC_EFS_MASK   (0x3F0000UL)

◆ MCAN_TXEFC_EFS_SET

#define MCAN_TXEFC_EFS_SET (   x)    (((uint32_t)(x) << MCAN_TXEFC_EFS_SHIFT) & MCAN_TXEFC_EFS_MASK)

◆ MCAN_TXEFC_EFS_SHIFT

#define MCAN_TXEFC_EFS_SHIFT   (16U)

◆ MCAN_TXEFC_EFSA_GET

#define MCAN_TXEFC_EFSA_GET (   x)    (((uint32_t)(x) & MCAN_TXEFC_EFSA_MASK) >> MCAN_TXEFC_EFSA_SHIFT)

◆ MCAN_TXEFC_EFSA_MASK

#define MCAN_TXEFC_EFSA_MASK   (0xFFFCU)

◆ MCAN_TXEFC_EFSA_SET

#define MCAN_TXEFC_EFSA_SET (   x)    (((uint32_t)(x) << MCAN_TXEFC_EFSA_SHIFT) & MCAN_TXEFC_EFSA_MASK)

◆ MCAN_TXEFC_EFSA_SHIFT

#define MCAN_TXEFC_EFSA_SHIFT   (2U)

◆ MCAN_TXEFC_EFWM_GET

#define MCAN_TXEFC_EFWM_GET (   x)    (((uint32_t)(x) & MCAN_TXEFC_EFWM_MASK) >> MCAN_TXEFC_EFWM_SHIFT)

◆ MCAN_TXEFC_EFWM_MASK

#define MCAN_TXEFC_EFWM_MASK   (0x3F000000UL)

◆ MCAN_TXEFC_EFWM_SET

#define MCAN_TXEFC_EFWM_SET (   x)    (((uint32_t)(x) << MCAN_TXEFC_EFWM_SHIFT) & MCAN_TXEFC_EFWM_MASK)

◆ MCAN_TXEFC_EFWM_SHIFT

#define MCAN_TXEFC_EFWM_SHIFT   (24U)

◆ MCAN_TXEFS_EFF_GET

#define MCAN_TXEFS_EFF_GET (   x)    (((uint32_t)(x) & MCAN_TXEFS_EFF_MASK) >> MCAN_TXEFS_EFF_SHIFT)

◆ MCAN_TXEFS_EFF_MASK

#define MCAN_TXEFS_EFF_MASK   (0x1000000UL)

◆ MCAN_TXEFS_EFF_SHIFT

#define MCAN_TXEFS_EFF_SHIFT   (24U)

◆ MCAN_TXEFS_EFFL_GET

#define MCAN_TXEFS_EFFL_GET (   x)    (((uint32_t)(x) & MCAN_TXEFS_EFFL_MASK) >> MCAN_TXEFS_EFFL_SHIFT)

◆ MCAN_TXEFS_EFFL_MASK

#define MCAN_TXEFS_EFFL_MASK   (0x3FU)

◆ MCAN_TXEFS_EFFL_SHIFT

#define MCAN_TXEFS_EFFL_SHIFT   (0U)

◆ MCAN_TXEFS_EFGI_GET

#define MCAN_TXEFS_EFGI_GET (   x)    (((uint32_t)(x) & MCAN_TXEFS_EFGI_MASK) >> MCAN_TXEFS_EFGI_SHIFT)

◆ MCAN_TXEFS_EFGI_MASK

#define MCAN_TXEFS_EFGI_MASK   (0x1F00U)

◆ MCAN_TXEFS_EFGI_SHIFT

#define MCAN_TXEFS_EFGI_SHIFT   (8U)

◆ MCAN_TXEFS_EFPI_GET

#define MCAN_TXEFS_EFPI_GET (   x)    (((uint32_t)(x) & MCAN_TXEFS_EFPI_MASK) >> MCAN_TXEFS_EFPI_SHIFT)

◆ MCAN_TXEFS_EFPI_MASK

#define MCAN_TXEFS_EFPI_MASK   (0x1F0000UL)

◆ MCAN_TXEFS_EFPI_SHIFT

#define MCAN_TXEFS_EFPI_SHIFT   (16U)

◆ MCAN_TXEFS_TEFL_GET

#define MCAN_TXEFS_TEFL_GET (   x)    (((uint32_t)(x) & MCAN_TXEFS_TEFL_MASK) >> MCAN_TXEFS_TEFL_SHIFT)

◆ MCAN_TXEFS_TEFL_MASK

#define MCAN_TXEFS_TEFL_MASK   (0x2000000UL)

◆ MCAN_TXEFS_TEFL_SHIFT

#define MCAN_TXEFS_TEFL_SHIFT   (25U)

◆ MCAN_TXESC_TBDS_GET

#define MCAN_TXESC_TBDS_GET (   x)    (((uint32_t)(x) & MCAN_TXESC_TBDS_MASK) >> MCAN_TXESC_TBDS_SHIFT)

◆ MCAN_TXESC_TBDS_MASK

#define MCAN_TXESC_TBDS_MASK   (0x7U)

◆ MCAN_TXESC_TBDS_SET

#define MCAN_TXESC_TBDS_SET (   x)    (((uint32_t)(x) << MCAN_TXESC_TBDS_SHIFT) & MCAN_TXESC_TBDS_MASK)

◆ MCAN_TXESC_TBDS_SHIFT

#define MCAN_TXESC_TBDS_SHIFT   (0U)

◆ MCAN_TXFQS_TFFL_GET

#define MCAN_TXFQS_TFFL_GET (   x)    (((uint32_t)(x) & MCAN_TXFQS_TFFL_MASK) >> MCAN_TXFQS_TFFL_SHIFT)

◆ MCAN_TXFQS_TFFL_MASK

#define MCAN_TXFQS_TFFL_MASK   (0x3FU)

◆ MCAN_TXFQS_TFFL_SHIFT

#define MCAN_TXFQS_TFFL_SHIFT   (0U)

◆ MCAN_TXFQS_TFGI_GET

#define MCAN_TXFQS_TFGI_GET (   x)    (((uint32_t)(x) & MCAN_TXFQS_TFGI_MASK) >> MCAN_TXFQS_TFGI_SHIFT)

◆ MCAN_TXFQS_TFGI_MASK

#define MCAN_TXFQS_TFGI_MASK   (0x1F00U)

◆ MCAN_TXFQS_TFGI_SHIFT

#define MCAN_TXFQS_TFGI_SHIFT   (8U)

◆ MCAN_TXFQS_TFQF_GET

#define MCAN_TXFQS_TFQF_GET (   x)    (((uint32_t)(x) & MCAN_TXFQS_TFQF_MASK) >> MCAN_TXFQS_TFQF_SHIFT)

◆ MCAN_TXFQS_TFQF_MASK

#define MCAN_TXFQS_TFQF_MASK   (0x200000UL)

◆ MCAN_TXFQS_TFQF_SHIFT

#define MCAN_TXFQS_TFQF_SHIFT   (21U)

◆ MCAN_TXFQS_TFQPI_GET

#define MCAN_TXFQS_TFQPI_GET (   x)    (((uint32_t)(x) & MCAN_TXFQS_TFQPI_MASK) >> MCAN_TXFQS_TFQPI_SHIFT)

◆ MCAN_TXFQS_TFQPI_MASK

#define MCAN_TXFQS_TFQPI_MASK   (0x1F0000UL)

◆ MCAN_TXFQS_TFQPI_SHIFT

#define MCAN_TXFQS_TFQPI_SHIFT   (16U)

◆ MCAN_XIDAM_EIDM_GET

#define MCAN_XIDAM_EIDM_GET (   x)    (((uint32_t)(x) & MCAN_XIDAM_EIDM_MASK) >> MCAN_XIDAM_EIDM_SHIFT)

◆ MCAN_XIDAM_EIDM_MASK

#define MCAN_XIDAM_EIDM_MASK   (0x1FFFFFFFUL)

◆ MCAN_XIDAM_EIDM_SET

#define MCAN_XIDAM_EIDM_SET (   x)    (((uint32_t)(x) << MCAN_XIDAM_EIDM_SHIFT) & MCAN_XIDAM_EIDM_MASK)

◆ MCAN_XIDAM_EIDM_SHIFT

#define MCAN_XIDAM_EIDM_SHIFT   (0U)

◆ MCAN_XIDFC_FLESA_GET

#define MCAN_XIDFC_FLESA_GET (   x)    (((uint32_t)(x) & MCAN_XIDFC_FLESA_MASK) >> MCAN_XIDFC_FLESA_SHIFT)

◆ MCAN_XIDFC_FLESA_MASK

#define MCAN_XIDFC_FLESA_MASK   (0xFFFCU)

◆ MCAN_XIDFC_FLESA_SET

#define MCAN_XIDFC_FLESA_SET (   x)    (((uint32_t)(x) << MCAN_XIDFC_FLESA_SHIFT) & MCAN_XIDFC_FLESA_MASK)

◆ MCAN_XIDFC_FLESA_SHIFT

#define MCAN_XIDFC_FLESA_SHIFT   (2U)

◆ MCAN_XIDFC_LSE_GET

#define MCAN_XIDFC_LSE_GET (   x)    (((uint32_t)(x) & MCAN_XIDFC_LSE_MASK) >> MCAN_XIDFC_LSE_SHIFT)

◆ MCAN_XIDFC_LSE_MASK

#define MCAN_XIDFC_LSE_MASK   (0x7F0000UL)

◆ MCAN_XIDFC_LSE_SET

#define MCAN_XIDFC_LSE_SET (   x)    (((uint32_t)(x) << MCAN_XIDFC_LSE_SHIFT) & MCAN_XIDFC_LSE_MASK)

◆ MCAN_XIDFC_LSE_SHIFT

#define MCAN_XIDFC_LSE_SHIFT   (16U)