HPM SDK
HPMicro Software Development Kit
Data Structures | Macros
hpm_ddrphy_regs.h File Reference

Go to the source code of this file.

Data Structures

struct  DDRPHY_Type
 

Macros

#define DDRPHY_RIDR_UDRID_MASK   (0xFF000000UL)
 
#define DDRPHY_RIDR_UDRID_SHIFT   (24U)
 
#define DDRPHY_RIDR_UDRID_GET(x)   (((uint32_t)(x) & DDRPHY_RIDR_UDRID_MASK) >> DDRPHY_RIDR_UDRID_SHIFT)
 
#define DDRPHY_RIDR_PHYMJR_MASK   (0xF00000UL)
 
#define DDRPHY_RIDR_PHYMJR_SHIFT   (20U)
 
#define DDRPHY_RIDR_PHYMJR_GET(x)   (((uint32_t)(x) & DDRPHY_RIDR_PHYMJR_MASK) >> DDRPHY_RIDR_PHYMJR_SHIFT)
 
#define DDRPHY_RIDR_PHYMDR_MASK   (0xF0000UL)
 
#define DDRPHY_RIDR_PHYMDR_SHIFT   (16U)
 
#define DDRPHY_RIDR_PHYMDR_GET(x)   (((uint32_t)(x) & DDRPHY_RIDR_PHYMDR_MASK) >> DDRPHY_RIDR_PHYMDR_SHIFT)
 
#define DDRPHY_RIDR_PHYMNR_MASK   (0xF000U)
 
#define DDRPHY_RIDR_PHYMNR_SHIFT   (12U)
 
#define DDRPHY_RIDR_PHYMNR_GET(x)   (((uint32_t)(x) & DDRPHY_RIDR_PHYMNR_MASK) >> DDRPHY_RIDR_PHYMNR_SHIFT)
 
#define DDRPHY_RIDR_PUBMJR_MASK   (0xF00U)
 
#define DDRPHY_RIDR_PUBMJR_SHIFT   (8U)
 
#define DDRPHY_RIDR_PUBMJR_GET(x)   (((uint32_t)(x) & DDRPHY_RIDR_PUBMJR_MASK) >> DDRPHY_RIDR_PUBMJR_SHIFT)
 
#define DDRPHY_RIDR_PUBMDR_MASK   (0xF0U)
 
#define DDRPHY_RIDR_PUBMDR_SHIFT   (4U)
 
#define DDRPHY_RIDR_PUBMDR_GET(x)   (((uint32_t)(x) & DDRPHY_RIDR_PUBMDR_MASK) >> DDRPHY_RIDR_PUBMDR_SHIFT)
 
#define DDRPHY_RIDR_PUBMNR_MASK   (0xFU)
 
#define DDRPHY_RIDR_PUBMNR_SHIFT   (0U)
 
#define DDRPHY_RIDR_PUBMNR_GET(x)   (((uint32_t)(x) & DDRPHY_RIDR_PUBMNR_MASK) >> DDRPHY_RIDR_PUBMNR_SHIFT)
 
#define DDRPHY_PIR_INITBYP_MASK   (0x80000000UL)
 
#define DDRPHY_PIR_INITBYP_SHIFT   (31U)
 
#define DDRPHY_PIR_INITBYP_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_INITBYP_SHIFT) & DDRPHY_PIR_INITBYP_MASK)
 
#define DDRPHY_PIR_INITBYP_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_INITBYP_MASK) >> DDRPHY_PIR_INITBYP_SHIFT)
 
#define DDRPHY_PIR_ZCALBYP_MASK   (0x40000000UL)
 
#define DDRPHY_PIR_ZCALBYP_SHIFT   (30U)
 
#define DDRPHY_PIR_ZCALBYP_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_ZCALBYP_SHIFT) & DDRPHY_PIR_ZCALBYP_MASK)
 
#define DDRPHY_PIR_ZCALBYP_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_ZCALBYP_MASK) >> DDRPHY_PIR_ZCALBYP_SHIFT)
 
#define DDRPHY_PIR_DCALBYP_MASK   (0x20000000UL)
 
#define DDRPHY_PIR_DCALBYP_SHIFT   (29U)
 
#define DDRPHY_PIR_DCALBYP_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_DCALBYP_SHIFT) & DDRPHY_PIR_DCALBYP_MASK)
 
#define DDRPHY_PIR_DCALBYP_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_DCALBYP_MASK) >> DDRPHY_PIR_DCALBYP_SHIFT)
 
#define DDRPHY_PIR_LOCKBYP_MASK   (0x10000000UL)
 
#define DDRPHY_PIR_LOCKBYP_SHIFT   (28U)
 
#define DDRPHY_PIR_LOCKBYP_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_LOCKBYP_SHIFT) & DDRPHY_PIR_LOCKBYP_MASK)
 
#define DDRPHY_PIR_LOCKBYP_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_LOCKBYP_MASK) >> DDRPHY_PIR_LOCKBYP_SHIFT)
 
#define DDRPHY_PIR_CLRSR_MASK   (0x8000000UL)
 
#define DDRPHY_PIR_CLRSR_SHIFT   (27U)
 
#define DDRPHY_PIR_CLRSR_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_CLRSR_SHIFT) & DDRPHY_PIR_CLRSR_MASK)
 
#define DDRPHY_PIR_CLRSR_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_CLRSR_MASK) >> DDRPHY_PIR_CLRSR_SHIFT)
 
#define DDRPHY_PIR_RDIMMINIT_MASK   (0x80000UL)
 
#define DDRPHY_PIR_RDIMMINIT_SHIFT   (19U)
 
#define DDRPHY_PIR_RDIMMINIT_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_RDIMMINIT_SHIFT) & DDRPHY_PIR_RDIMMINIT_MASK)
 
#define DDRPHY_PIR_RDIMMINIT_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_RDIMMINIT_MASK) >> DDRPHY_PIR_RDIMMINIT_SHIFT)
 
#define DDRPHY_PIR_CTLDINIT_MASK   (0x40000UL)
 
#define DDRPHY_PIR_CTLDINIT_SHIFT   (18U)
 
#define DDRPHY_PIR_CTLDINIT_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_CTLDINIT_SHIFT) & DDRPHY_PIR_CTLDINIT_MASK)
 
#define DDRPHY_PIR_CTLDINIT_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_CTLDINIT_MASK) >> DDRPHY_PIR_CTLDINIT_SHIFT)
 
#define DDRPHY_PIR_PLLBYP_MASK   (0x20000UL)
 
#define DDRPHY_PIR_PLLBYP_SHIFT   (17U)
 
#define DDRPHY_PIR_PLLBYP_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_PLLBYP_SHIFT) & DDRPHY_PIR_PLLBYP_MASK)
 
#define DDRPHY_PIR_PLLBYP_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_PLLBYP_MASK) >> DDRPHY_PIR_PLLBYP_SHIFT)
 
#define DDRPHY_PIR_ICPC_MASK   (0x10000UL)
 
#define DDRPHY_PIR_ICPC_SHIFT   (16U)
 
#define DDRPHY_PIR_ICPC_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_ICPC_SHIFT) & DDRPHY_PIR_ICPC_MASK)
 
#define DDRPHY_PIR_ICPC_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_ICPC_MASK) >> DDRPHY_PIR_ICPC_SHIFT)
 
#define DDRPHY_PIR_WREYE_MASK   (0x8000U)
 
#define DDRPHY_PIR_WREYE_SHIFT   (15U)
 
#define DDRPHY_PIR_WREYE_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_WREYE_SHIFT) & DDRPHY_PIR_WREYE_MASK)
 
#define DDRPHY_PIR_WREYE_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_WREYE_MASK) >> DDRPHY_PIR_WREYE_SHIFT)
 
#define DDRPHY_PIR_RDEYE_MASK   (0x4000U)
 
#define DDRPHY_PIR_RDEYE_SHIFT   (14U)
 
#define DDRPHY_PIR_RDEYE_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_RDEYE_SHIFT) & DDRPHY_PIR_RDEYE_MASK)
 
#define DDRPHY_PIR_RDEYE_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_RDEYE_MASK) >> DDRPHY_PIR_RDEYE_SHIFT)
 
#define DDRPHY_PIR_WRDSKW_MASK   (0x2000U)
 
#define DDRPHY_PIR_WRDSKW_SHIFT   (13U)
 
#define DDRPHY_PIR_WRDSKW_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_WRDSKW_SHIFT) & DDRPHY_PIR_WRDSKW_MASK)
 
#define DDRPHY_PIR_WRDSKW_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_WRDSKW_MASK) >> DDRPHY_PIR_WRDSKW_SHIFT)
 
#define DDRPHY_PIR_RDDSKW_MASK   (0x1000U)
 
#define DDRPHY_PIR_RDDSKW_SHIFT   (12U)
 
#define DDRPHY_PIR_RDDSKW_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_RDDSKW_SHIFT) & DDRPHY_PIR_RDDSKW_MASK)
 
#define DDRPHY_PIR_RDDSKW_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_RDDSKW_MASK) >> DDRPHY_PIR_RDDSKW_SHIFT)
 
#define DDRPHY_PIR_WLADJ_MASK   (0x800U)
 
#define DDRPHY_PIR_WLADJ_SHIFT   (11U)
 
#define DDRPHY_PIR_WLADJ_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_WLADJ_SHIFT) & DDRPHY_PIR_WLADJ_MASK)
 
#define DDRPHY_PIR_WLADJ_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_WLADJ_MASK) >> DDRPHY_PIR_WLADJ_SHIFT)
 
#define DDRPHY_PIR_QSGATE_MASK   (0x400U)
 
#define DDRPHY_PIR_QSGATE_SHIFT   (10U)
 
#define DDRPHY_PIR_QSGATE_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_QSGATE_SHIFT) & DDRPHY_PIR_QSGATE_MASK)
 
#define DDRPHY_PIR_QSGATE_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_QSGATE_MASK) >> DDRPHY_PIR_QSGATE_SHIFT)
 
#define DDRPHY_PIR_WL_MASK   (0x200U)
 
#define DDRPHY_PIR_WL_SHIFT   (9U)
 
#define DDRPHY_PIR_WL_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_WL_SHIFT) & DDRPHY_PIR_WL_MASK)
 
#define DDRPHY_PIR_WL_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_WL_MASK) >> DDRPHY_PIR_WL_SHIFT)
 
#define DDRPHY_PIR_DRAMINIT_MASK   (0x100U)
 
#define DDRPHY_PIR_DRAMINIT_SHIFT   (8U)
 
#define DDRPHY_PIR_DRAMINIT_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_DRAMINIT_SHIFT) & DDRPHY_PIR_DRAMINIT_MASK)
 
#define DDRPHY_PIR_DRAMINIT_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_DRAMINIT_MASK) >> DDRPHY_PIR_DRAMINIT_SHIFT)
 
#define DDRPHY_PIR_DRAMRST_MASK   (0x80U)
 
#define DDRPHY_PIR_DRAMRST_SHIFT   (7U)
 
#define DDRPHY_PIR_DRAMRST_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_DRAMRST_SHIFT) & DDRPHY_PIR_DRAMRST_MASK)
 
#define DDRPHY_PIR_DRAMRST_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_DRAMRST_MASK) >> DDRPHY_PIR_DRAMRST_SHIFT)
 
#define DDRPHY_PIR_PHYRST_MASK   (0x40U)
 
#define DDRPHY_PIR_PHYRST_SHIFT   (6U)
 
#define DDRPHY_PIR_PHYRST_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_PHYRST_SHIFT) & DDRPHY_PIR_PHYRST_MASK)
 
#define DDRPHY_PIR_PHYRST_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_PHYRST_MASK) >> DDRPHY_PIR_PHYRST_SHIFT)
 
#define DDRPHY_PIR_DCAL_MASK   (0x20U)
 
#define DDRPHY_PIR_DCAL_SHIFT   (5U)
 
#define DDRPHY_PIR_DCAL_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_DCAL_SHIFT) & DDRPHY_PIR_DCAL_MASK)
 
#define DDRPHY_PIR_DCAL_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_DCAL_MASK) >> DDRPHY_PIR_DCAL_SHIFT)
 
#define DDRPHY_PIR_PLLINIT_MASK   (0x10U)
 
#define DDRPHY_PIR_PLLINIT_SHIFT   (4U)
 
#define DDRPHY_PIR_PLLINIT_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_PLLINIT_SHIFT) & DDRPHY_PIR_PLLINIT_MASK)
 
#define DDRPHY_PIR_PLLINIT_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_PLLINIT_MASK) >> DDRPHY_PIR_PLLINIT_SHIFT)
 
#define DDRPHY_PIR_ZCAL_MASK   (0x2U)
 
#define DDRPHY_PIR_ZCAL_SHIFT   (1U)
 
#define DDRPHY_PIR_ZCAL_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_ZCAL_SHIFT) & DDRPHY_PIR_ZCAL_MASK)
 
#define DDRPHY_PIR_ZCAL_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_ZCAL_MASK) >> DDRPHY_PIR_ZCAL_SHIFT)
 
#define DDRPHY_PIR_INIT_MASK   (0x1U)
 
#define DDRPHY_PIR_INIT_SHIFT   (0U)
 
#define DDRPHY_PIR_INIT_SET(x)   (((uint32_t)(x) << DDRPHY_PIR_INIT_SHIFT) & DDRPHY_PIR_INIT_MASK)
 
#define DDRPHY_PIR_INIT_GET(x)   (((uint32_t)(x) & DDRPHY_PIR_INIT_MASK) >> DDRPHY_PIR_INIT_SHIFT)
 
#define DDRPHY_PGCR0_CKEN_MASK   (0xFC000000UL)
 
#define DDRPHY_PGCR0_CKEN_SHIFT   (26U)
 
#define DDRPHY_PGCR0_CKEN_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_CKEN_SHIFT) & DDRPHY_PGCR0_CKEN_MASK)
 
#define DDRPHY_PGCR0_CKEN_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_CKEN_MASK) >> DDRPHY_PGCR0_CKEN_SHIFT)
 
#define DDRPHY_PGCR0_PUBMODE_MASK   (0x2000000UL)
 
#define DDRPHY_PGCR0_PUBMODE_SHIFT   (25U)
 
#define DDRPHY_PGCR0_PUBMODE_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_PUBMODE_SHIFT) & DDRPHY_PGCR0_PUBMODE_MASK)
 
#define DDRPHY_PGCR0_PUBMODE_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_PUBMODE_MASK) >> DDRPHY_PGCR0_PUBMODE_SHIFT)
 
#define DDRPHY_PGCR0_DTOSEL_MASK   (0x7C000UL)
 
#define DDRPHY_PGCR0_DTOSEL_SHIFT   (14U)
 
#define DDRPHY_PGCR0_DTOSEL_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_DTOSEL_SHIFT) & DDRPHY_PGCR0_DTOSEL_MASK)
 
#define DDRPHY_PGCR0_DTOSEL_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_DTOSEL_MASK) >> DDRPHY_PGCR0_DTOSEL_SHIFT)
 
#define DDRPHY_PGCR0_OSCWDL_MASK   (0x3000U)
 
#define DDRPHY_PGCR0_OSCWDL_SHIFT   (12U)
 
#define DDRPHY_PGCR0_OSCWDL_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_OSCWDL_SHIFT) & DDRPHY_PGCR0_OSCWDL_MASK)
 
#define DDRPHY_PGCR0_OSCWDL_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_OSCWDL_MASK) >> DDRPHY_PGCR0_OSCWDL_SHIFT)
 
#define DDRPHY_PGCR0_OSCDIV_MASK   (0xE00U)
 
#define DDRPHY_PGCR0_OSCDIV_SHIFT   (9U)
 
#define DDRPHY_PGCR0_OSCDIV_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_OSCDIV_SHIFT) & DDRPHY_PGCR0_OSCDIV_MASK)
 
#define DDRPHY_PGCR0_OSCDIV_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_OSCDIV_MASK) >> DDRPHY_PGCR0_OSCDIV_SHIFT)
 
#define DDRPHY_PGCR0_OSCEN_MASK   (0x100U)
 
#define DDRPHY_PGCR0_OSCEN_SHIFT   (8U)
 
#define DDRPHY_PGCR0_OSCEN_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_OSCEN_SHIFT) & DDRPHY_PGCR0_OSCEN_MASK)
 
#define DDRPHY_PGCR0_OSCEN_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_OSCEN_MASK) >> DDRPHY_PGCR0_OSCEN_SHIFT)
 
#define DDRPHY_PGCR0_DLTST_MASK   (0x80U)
 
#define DDRPHY_PGCR0_DLTST_SHIFT   (7U)
 
#define DDRPHY_PGCR0_DLTST_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_DLTST_SHIFT) & DDRPHY_PGCR0_DLTST_MASK)
 
#define DDRPHY_PGCR0_DLTST_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_DLTST_MASK) >> DDRPHY_PGCR0_DLTST_SHIFT)
 
#define DDRPHY_PGCR0_DLTMODE_MASK   (0x40U)
 
#define DDRPHY_PGCR0_DLTMODE_SHIFT   (6U)
 
#define DDRPHY_PGCR0_DLTMODE_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_DLTMODE_SHIFT) & DDRPHY_PGCR0_DLTMODE_MASK)
 
#define DDRPHY_PGCR0_DLTMODE_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_DLTMODE_MASK) >> DDRPHY_PGCR0_DLTMODE_SHIFT)
 
#define DDRPHY_PGCR0_RDBVT_MASK   (0x20U)
 
#define DDRPHY_PGCR0_RDBVT_SHIFT   (5U)
 
#define DDRPHY_PGCR0_RDBVT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_RDBVT_SHIFT) & DDRPHY_PGCR0_RDBVT_MASK)
 
#define DDRPHY_PGCR0_RDBVT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_RDBVT_MASK) >> DDRPHY_PGCR0_RDBVT_SHIFT)
 
#define DDRPHY_PGCR0_WDBVT_MASK   (0x10U)
 
#define DDRPHY_PGCR0_WDBVT_SHIFT   (4U)
 
#define DDRPHY_PGCR0_WDBVT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_WDBVT_SHIFT) & DDRPHY_PGCR0_WDBVT_MASK)
 
#define DDRPHY_PGCR0_WDBVT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_WDBVT_MASK) >> DDRPHY_PGCR0_WDBVT_SHIFT)
 
#define DDRPHY_PGCR0_RGLVT_MASK   (0x8U)
 
#define DDRPHY_PGCR0_RGLVT_SHIFT   (3U)
 
#define DDRPHY_PGCR0_RGLVT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_RGLVT_SHIFT) & DDRPHY_PGCR0_RGLVT_MASK)
 
#define DDRPHY_PGCR0_RGLVT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_RGLVT_MASK) >> DDRPHY_PGCR0_RGLVT_SHIFT)
 
#define DDRPHY_PGCR0_RDLVT_MASK   (0x4U)
 
#define DDRPHY_PGCR0_RDLVT_SHIFT   (2U)
 
#define DDRPHY_PGCR0_RDLVT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_RDLVT_SHIFT) & DDRPHY_PGCR0_RDLVT_MASK)
 
#define DDRPHY_PGCR0_RDLVT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_RDLVT_MASK) >> DDRPHY_PGCR0_RDLVT_SHIFT)
 
#define DDRPHY_PGCR0_WDLVT_MASK   (0x2U)
 
#define DDRPHY_PGCR0_WDLVT_SHIFT   (1U)
 
#define DDRPHY_PGCR0_WDLVT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_WDLVT_SHIFT) & DDRPHY_PGCR0_WDLVT_MASK)
 
#define DDRPHY_PGCR0_WDLVT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_WDLVT_MASK) >> DDRPHY_PGCR0_WDLVT_SHIFT)
 
#define DDRPHY_PGCR0_WLLVT_MASK   (0x1U)
 
#define DDRPHY_PGCR0_WLLVT_SHIFT   (0U)
 
#define DDRPHY_PGCR0_WLLVT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR0_WLLVT_SHIFT) & DDRPHY_PGCR0_WLLVT_MASK)
 
#define DDRPHY_PGCR0_WLLVT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR0_WLLVT_MASK) >> DDRPHY_PGCR0_WLLVT_SHIFT)
 
#define DDRPHY_PGCR1_LBMODE_MASK   (0x80000000UL)
 
#define DDRPHY_PGCR1_LBMODE_SHIFT   (31U)
 
#define DDRPHY_PGCR1_LBMODE_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_LBMODE_SHIFT) & DDRPHY_PGCR1_LBMODE_MASK)
 
#define DDRPHY_PGCR1_LBMODE_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_LBMODE_MASK) >> DDRPHY_PGCR1_LBMODE_SHIFT)
 
#define DDRPHY_PGCR1_LBGDQS_MASK   (0x60000000UL)
 
#define DDRPHY_PGCR1_LBGDQS_SHIFT   (29U)
 
#define DDRPHY_PGCR1_LBGDQS_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_LBGDQS_SHIFT) & DDRPHY_PGCR1_LBGDQS_MASK)
 
#define DDRPHY_PGCR1_LBGDQS_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_LBGDQS_MASK) >> DDRPHY_PGCR1_LBGDQS_SHIFT)
 
#define DDRPHY_PGCR1_LBDQSS_MASK   (0x10000000UL)
 
#define DDRPHY_PGCR1_LBDQSS_SHIFT   (28U)
 
#define DDRPHY_PGCR1_LBDQSS_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_LBDQSS_SHIFT) & DDRPHY_PGCR1_LBDQSS_MASK)
 
#define DDRPHY_PGCR1_LBDQSS_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_LBDQSS_MASK) >> DDRPHY_PGCR1_LBDQSS_SHIFT)
 
#define DDRPHY_PGCR1_IOLB_MASK   (0x8000000UL)
 
#define DDRPHY_PGCR1_IOLB_SHIFT   (27U)
 
#define DDRPHY_PGCR1_IOLB_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_IOLB_SHIFT) & DDRPHY_PGCR1_IOLB_MASK)
 
#define DDRPHY_PGCR1_IOLB_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_IOLB_MASK) >> DDRPHY_PGCR1_IOLB_SHIFT)
 
#define DDRPHY_PGCR1_INHVT_MASK   (0x4000000UL)
 
#define DDRPHY_PGCR1_INHVT_SHIFT   (26U)
 
#define DDRPHY_PGCR1_INHVT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_INHVT_SHIFT) & DDRPHY_PGCR1_INHVT_MASK)
 
#define DDRPHY_PGCR1_INHVT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_INHVT_MASK) >> DDRPHY_PGCR1_INHVT_SHIFT)
 
#define DDRPHY_PGCR1_DXHRST_MASK   (0x2000000UL)
 
#define DDRPHY_PGCR1_DXHRST_SHIFT   (25U)
 
#define DDRPHY_PGCR1_DXHRST_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_DXHRST_SHIFT) & DDRPHY_PGCR1_DXHRST_MASK)
 
#define DDRPHY_PGCR1_DXHRST_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_DXHRST_MASK) >> DDRPHY_PGCR1_DXHRST_SHIFT)
 
#define DDRPHY_PGCR1_ZCKSEL_MASK   (0x1800000UL)
 
#define DDRPHY_PGCR1_ZCKSEL_SHIFT   (23U)
 
#define DDRPHY_PGCR1_ZCKSEL_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_ZCKSEL_SHIFT) & DDRPHY_PGCR1_ZCKSEL_MASK)
 
#define DDRPHY_PGCR1_ZCKSEL_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_ZCKSEL_MASK) >> DDRPHY_PGCR1_ZCKSEL_SHIFT)
 
#define DDRPHY_PGCR1_DLDLMT_MASK   (0x7F8000UL)
 
#define DDRPHY_PGCR1_DLDLMT_SHIFT   (15U)
 
#define DDRPHY_PGCR1_DLDLMT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_DLDLMT_SHIFT) & DDRPHY_PGCR1_DLDLMT_MASK)
 
#define DDRPHY_PGCR1_DLDLMT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_DLDLMT_MASK) >> DDRPHY_PGCR1_DLDLMT_SHIFT)
 
#define DDRPHY_PGCR1_FDEPTH_MASK   (0x6000U)
 
#define DDRPHY_PGCR1_FDEPTH_SHIFT   (13U)
 
#define DDRPHY_PGCR1_FDEPTH_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_FDEPTH_SHIFT) & DDRPHY_PGCR1_FDEPTH_MASK)
 
#define DDRPHY_PGCR1_FDEPTH_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_FDEPTH_MASK) >> DDRPHY_PGCR1_FDEPTH_SHIFT)
 
#define DDRPHY_PGCR1_LPFDEPTH_MASK   (0x1800U)
 
#define DDRPHY_PGCR1_LPFDEPTH_SHIFT   (11U)
 
#define DDRPHY_PGCR1_LPFDEPTH_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_LPFDEPTH_SHIFT) & DDRPHY_PGCR1_LPFDEPTH_MASK)
 
#define DDRPHY_PGCR1_LPFDEPTH_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_LPFDEPTH_MASK) >> DDRPHY_PGCR1_LPFDEPTH_SHIFT)
 
#define DDRPHY_PGCR1_LPFEN_MASK   (0x400U)
 
#define DDRPHY_PGCR1_LPFEN_SHIFT   (10U)
 
#define DDRPHY_PGCR1_LPFEN_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_LPFEN_SHIFT) & DDRPHY_PGCR1_LPFEN_MASK)
 
#define DDRPHY_PGCR1_LPFEN_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_LPFEN_MASK) >> DDRPHY_PGCR1_LPFEN_SHIFT)
 
#define DDRPHY_PGCR1_MDLEN_MASK   (0x200U)
 
#define DDRPHY_PGCR1_MDLEN_SHIFT   (9U)
 
#define DDRPHY_PGCR1_MDLEN_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_MDLEN_SHIFT) & DDRPHY_PGCR1_MDLEN_MASK)
 
#define DDRPHY_PGCR1_MDLEN_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_MDLEN_MASK) >> DDRPHY_PGCR1_MDLEN_SHIFT)
 
#define DDRPHY_PGCR1_IODDRM_MASK   (0x180U)
 
#define DDRPHY_PGCR1_IODDRM_SHIFT   (7U)
 
#define DDRPHY_PGCR1_IODDRM_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_IODDRM_SHIFT) & DDRPHY_PGCR1_IODDRM_MASK)
 
#define DDRPHY_PGCR1_IODDRM_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_IODDRM_MASK) >> DDRPHY_PGCR1_IODDRM_SHIFT)
 
#define DDRPHY_PGCR1_WLSELT_MASK   (0x40U)
 
#define DDRPHY_PGCR1_WLSELT_SHIFT   (6U)
 
#define DDRPHY_PGCR1_WLSELT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_WLSELT_SHIFT) & DDRPHY_PGCR1_WLSELT_MASK)
 
#define DDRPHY_PGCR1_WLSELT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_WLSELT_MASK) >> DDRPHY_PGCR1_WLSELT_SHIFT)
 
#define DDRPHY_PGCR1_ACHRST_MASK   (0x20U)
 
#define DDRPHY_PGCR1_ACHRST_SHIFT   (5U)
 
#define DDRPHY_PGCR1_ACHRST_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_ACHRST_SHIFT) & DDRPHY_PGCR1_ACHRST_MASK)
 
#define DDRPHY_PGCR1_ACHRST_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_ACHRST_MASK) >> DDRPHY_PGCR1_ACHRST_SHIFT)
 
#define DDRPHY_PGCR1_WSLOPT_MASK   (0x10U)
 
#define DDRPHY_PGCR1_WSLOPT_SHIFT   (4U)
 
#define DDRPHY_PGCR1_WSLOPT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_WSLOPT_SHIFT) & DDRPHY_PGCR1_WSLOPT_MASK)
 
#define DDRPHY_PGCR1_WSLOPT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_WSLOPT_MASK) >> DDRPHY_PGCR1_WSLOPT_SHIFT)
 
#define DDRPHY_PGCR1_WLSTEP_MASK   (0x4U)
 
#define DDRPHY_PGCR1_WLSTEP_SHIFT   (2U)
 
#define DDRPHY_PGCR1_WLSTEP_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_WLSTEP_SHIFT) & DDRPHY_PGCR1_WLSTEP_MASK)
 
#define DDRPHY_PGCR1_WLSTEP_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_WLSTEP_MASK) >> DDRPHY_PGCR1_WLSTEP_SHIFT)
 
#define DDRPHY_PGCR1_WLMODE_MASK   (0x2U)
 
#define DDRPHY_PGCR1_WLMODE_SHIFT   (1U)
 
#define DDRPHY_PGCR1_WLMODE_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_WLMODE_SHIFT) & DDRPHY_PGCR1_WLMODE_MASK)
 
#define DDRPHY_PGCR1_WLMODE_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_WLMODE_MASK) >> DDRPHY_PGCR1_WLMODE_SHIFT)
 
#define DDRPHY_PGCR1_PDDISDX_MASK   (0x1U)
 
#define DDRPHY_PGCR1_PDDISDX_SHIFT   (0U)
 
#define DDRPHY_PGCR1_PDDISDX_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR1_PDDISDX_SHIFT) & DDRPHY_PGCR1_PDDISDX_MASK)
 
#define DDRPHY_PGCR1_PDDISDX_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR1_PDDISDX_MASK) >> DDRPHY_PGCR1_PDDISDX_SHIFT)
 
#define DDRPHY_PGSR0_APLOCK_MASK   (0x80000000UL)
 
#define DDRPHY_PGSR0_APLOCK_SHIFT   (31U)
 
#define DDRPHY_PGSR0_APLOCK_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_APLOCK_MASK) >> DDRPHY_PGSR0_APLOCK_SHIFT)
 
#define DDRPHY_PGSR0_PLDONE_CHN_MASK   (0x30000000UL)
 
#define DDRPHY_PGSR0_PLDONE_CHN_SHIFT   (28U)
 
#define DDRPHY_PGSR0_PLDONE_CHN_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_PLDONE_CHN_MASK) >> DDRPHY_PGSR0_PLDONE_CHN_SHIFT)
 
#define DDRPHY_PGSR0_WEERR_MASK   (0x8000000UL)
 
#define DDRPHY_PGSR0_WEERR_SHIFT   (27U)
 
#define DDRPHY_PGSR0_WEERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_WEERR_MASK) >> DDRPHY_PGSR0_WEERR_SHIFT)
 
#define DDRPHY_PGSR0_REERR_MASK   (0x4000000UL)
 
#define DDRPHY_PGSR0_REERR_SHIFT   (26U)
 
#define DDRPHY_PGSR0_REERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_REERR_MASK) >> DDRPHY_PGSR0_REERR_SHIFT)
 
#define DDRPHY_PGSR0_WDERR_MASK   (0x2000000UL)
 
#define DDRPHY_PGSR0_WDERR_SHIFT   (25U)
 
#define DDRPHY_PGSR0_WDERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_WDERR_MASK) >> DDRPHY_PGSR0_WDERR_SHIFT)
 
#define DDRPHY_PGSR0_RDERR_MASK   (0x1000000UL)
 
#define DDRPHY_PGSR0_RDERR_SHIFT   (24U)
 
#define DDRPHY_PGSR0_RDERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_RDERR_MASK) >> DDRPHY_PGSR0_RDERR_SHIFT)
 
#define DDRPHY_PGSR0_WLAERR_MASK   (0x800000UL)
 
#define DDRPHY_PGSR0_WLAERR_SHIFT   (23U)
 
#define DDRPHY_PGSR0_WLAERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_WLAERR_MASK) >> DDRPHY_PGSR0_WLAERR_SHIFT)
 
#define DDRPHY_PGSR0_QSGERR_MASK   (0x400000UL)
 
#define DDRPHY_PGSR0_QSGERR_SHIFT   (22U)
 
#define DDRPHY_PGSR0_QSGERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_QSGERR_MASK) >> DDRPHY_PGSR0_QSGERR_SHIFT)
 
#define DDRPHY_PGSR0_WLERR_MASK   (0x200000UL)
 
#define DDRPHY_PGSR0_WLERR_SHIFT   (21U)
 
#define DDRPHY_PGSR0_WLERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_WLERR_MASK) >> DDRPHY_PGSR0_WLERR_SHIFT)
 
#define DDRPHY_PGSR0_ZCERR_MASK   (0x100000UL)
 
#define DDRPHY_PGSR0_ZCERR_SHIFT   (20U)
 
#define DDRPHY_PGSR0_ZCERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_ZCERR_MASK) >> DDRPHY_PGSR0_ZCERR_SHIFT)
 
#define DDRPHY_PGSR0_WEDONE_MASK   (0x800U)
 
#define DDRPHY_PGSR0_WEDONE_SHIFT   (11U)
 
#define DDRPHY_PGSR0_WEDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_WEDONE_MASK) >> DDRPHY_PGSR0_WEDONE_SHIFT)
 
#define DDRPHY_PGSR0_REDONE_MASK   (0x400U)
 
#define DDRPHY_PGSR0_REDONE_SHIFT   (10U)
 
#define DDRPHY_PGSR0_REDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_REDONE_MASK) >> DDRPHY_PGSR0_REDONE_SHIFT)
 
#define DDRPHY_PGSR0_WDDONE_MASK   (0x200U)
 
#define DDRPHY_PGSR0_WDDONE_SHIFT   (9U)
 
#define DDRPHY_PGSR0_WDDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_WDDONE_MASK) >> DDRPHY_PGSR0_WDDONE_SHIFT)
 
#define DDRPHY_PGSR0_RDDONE_MASK   (0x100U)
 
#define DDRPHY_PGSR0_RDDONE_SHIFT   (8U)
 
#define DDRPHY_PGSR0_RDDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_RDDONE_MASK) >> DDRPHY_PGSR0_RDDONE_SHIFT)
 
#define DDRPHY_PGSR0_WLADONE_MASK   (0x80U)
 
#define DDRPHY_PGSR0_WLADONE_SHIFT   (7U)
 
#define DDRPHY_PGSR0_WLADONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_WLADONE_MASK) >> DDRPHY_PGSR0_WLADONE_SHIFT)
 
#define DDRPHY_PGSR0_QSGDONE_MASK   (0x40U)
 
#define DDRPHY_PGSR0_QSGDONE_SHIFT   (6U)
 
#define DDRPHY_PGSR0_QSGDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_QSGDONE_MASK) >> DDRPHY_PGSR0_QSGDONE_SHIFT)
 
#define DDRPHY_PGSR0_WLDONE_MASK   (0x20U)
 
#define DDRPHY_PGSR0_WLDONE_SHIFT   (5U)
 
#define DDRPHY_PGSR0_WLDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_WLDONE_MASK) >> DDRPHY_PGSR0_WLDONE_SHIFT)
 
#define DDRPHY_PGSR0_DIDONE_MASK   (0x10U)
 
#define DDRPHY_PGSR0_DIDONE_SHIFT   (4U)
 
#define DDRPHY_PGSR0_DIDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_DIDONE_MASK) >> DDRPHY_PGSR0_DIDONE_SHIFT)
 
#define DDRPHY_PGSR0_ZCDONE_MASK   (0x8U)
 
#define DDRPHY_PGSR0_ZCDONE_SHIFT   (3U)
 
#define DDRPHY_PGSR0_ZCDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_ZCDONE_MASK) >> DDRPHY_PGSR0_ZCDONE_SHIFT)
 
#define DDRPHY_PGSR0_DCDONE_MASK   (0x4U)
 
#define DDRPHY_PGSR0_DCDONE_SHIFT   (2U)
 
#define DDRPHY_PGSR0_DCDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_DCDONE_MASK) >> DDRPHY_PGSR0_DCDONE_SHIFT)
 
#define DDRPHY_PGSR0_PLDONE_MASK   (0x2U)
 
#define DDRPHY_PGSR0_PLDONE_SHIFT   (1U)
 
#define DDRPHY_PGSR0_PLDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_PLDONE_MASK) >> DDRPHY_PGSR0_PLDONE_SHIFT)
 
#define DDRPHY_PGSR0_IDONE_MASK   (0x1U)
 
#define DDRPHY_PGSR0_IDONE_SHIFT   (0U)
 
#define DDRPHY_PGSR0_IDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR0_IDONE_MASK) >> DDRPHY_PGSR0_IDONE_SHIFT)
 
#define DDRPHY_PGSR1_PARERR_MASK   (0x80000000UL)
 
#define DDRPHY_PGSR1_PARERR_SHIFT   (31U)
 
#define DDRPHY_PGSR1_PARERR_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR1_PARERR_MASK) >> DDRPHY_PGSR1_PARERR_SHIFT)
 
#define DDRPHY_PGSR1_VTSTOP_MASK   (0x40000000UL)
 
#define DDRPHY_PGSR1_VTSTOP_SHIFT   (30U)
 
#define DDRPHY_PGSR1_VTSTOP_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR1_VTSTOP_MASK) >> DDRPHY_PGSR1_VTSTOP_SHIFT)
 
#define DDRPHY_PGSR1_DLTCODE_MASK   (0x1FFFFFEUL)
 
#define DDRPHY_PGSR1_DLTCODE_SHIFT   (1U)
 
#define DDRPHY_PGSR1_DLTCODE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR1_DLTCODE_MASK) >> DDRPHY_PGSR1_DLTCODE_SHIFT)
 
#define DDRPHY_PGSR1_DLTDONE_MASK   (0x1U)
 
#define DDRPHY_PGSR1_DLTDONE_SHIFT   (0U)
 
#define DDRPHY_PGSR1_DLTDONE_GET(x)   (((uint32_t)(x) & DDRPHY_PGSR1_DLTDONE_MASK) >> DDRPHY_PGSR1_DLTDONE_SHIFT)
 
#define DDRPHY_PLLCR_BYP_MASK   (0x80000000UL)
 
#define DDRPHY_PLLCR_BYP_SHIFT   (31U)
 
#define DDRPHY_PLLCR_BYP_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_BYP_SHIFT) & DDRPHY_PLLCR_BYP_MASK)
 
#define DDRPHY_PLLCR_BYP_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_BYP_MASK) >> DDRPHY_PLLCR_BYP_SHIFT)
 
#define DDRPHY_PLLCR_PLLRST_MASK   (0x40000000UL)
 
#define DDRPHY_PLLCR_PLLRST_SHIFT   (30U)
 
#define DDRPHY_PLLCR_PLLRST_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_PLLRST_SHIFT) & DDRPHY_PLLCR_PLLRST_MASK)
 
#define DDRPHY_PLLCR_PLLRST_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_PLLRST_MASK) >> DDRPHY_PLLCR_PLLRST_SHIFT)
 
#define DDRPHY_PLLCR_PLLPD_MASK   (0x20000000UL)
 
#define DDRPHY_PLLCR_PLLPD_SHIFT   (29U)
 
#define DDRPHY_PLLCR_PLLPD_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_PLLPD_SHIFT) & DDRPHY_PLLCR_PLLPD_MASK)
 
#define DDRPHY_PLLCR_PLLPD_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_PLLPD_MASK) >> DDRPHY_PLLCR_PLLPD_SHIFT)
 
#define DDRPHY_PLLCR_FRQSEL_MASK   (0xC0000UL)
 
#define DDRPHY_PLLCR_FRQSEL_SHIFT   (18U)
 
#define DDRPHY_PLLCR_FRQSEL_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_FRQSEL_SHIFT) & DDRPHY_PLLCR_FRQSEL_MASK)
 
#define DDRPHY_PLLCR_FRQSEL_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_FRQSEL_MASK) >> DDRPHY_PLLCR_FRQSEL_SHIFT)
 
#define DDRPHY_PLLCR_QPMODE_MASK   (0x20000UL)
 
#define DDRPHY_PLLCR_QPMODE_SHIFT   (17U)
 
#define DDRPHY_PLLCR_QPMODE_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_QPMODE_SHIFT) & DDRPHY_PLLCR_QPMODE_MASK)
 
#define DDRPHY_PLLCR_QPMODE_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_QPMODE_MASK) >> DDRPHY_PLLCR_QPMODE_SHIFT)
 
#define DDRPHY_PLLCR_CPPC_MASK   (0x1E000UL)
 
#define DDRPHY_PLLCR_CPPC_SHIFT   (13U)
 
#define DDRPHY_PLLCR_CPPC_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_CPPC_SHIFT) & DDRPHY_PLLCR_CPPC_MASK)
 
#define DDRPHY_PLLCR_CPPC_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_CPPC_MASK) >> DDRPHY_PLLCR_CPPC_SHIFT)
 
#define DDRPHY_PLLCR_CPIC_MASK   (0x1800U)
 
#define DDRPHY_PLLCR_CPIC_SHIFT   (11U)
 
#define DDRPHY_PLLCR_CPIC_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_CPIC_SHIFT) & DDRPHY_PLLCR_CPIC_MASK)
 
#define DDRPHY_PLLCR_CPIC_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_CPIC_MASK) >> DDRPHY_PLLCR_CPIC_SHIFT)
 
#define DDRPHY_PLLCR_GSHIFT_MASK   (0x400U)
 
#define DDRPHY_PLLCR_GSHIFT_SHIFT   (10U)
 
#define DDRPHY_PLLCR_GSHIFT_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_GSHIFT_SHIFT) & DDRPHY_PLLCR_GSHIFT_MASK)
 
#define DDRPHY_PLLCR_GSHIFT_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_GSHIFT_MASK) >> DDRPHY_PLLCR_GSHIFT_SHIFT)
 
#define DDRPHY_PLLCR_ATOEN_MASK   (0x3C0U)
 
#define DDRPHY_PLLCR_ATOEN_SHIFT   (6U)
 
#define DDRPHY_PLLCR_ATOEN_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_ATOEN_SHIFT) & DDRPHY_PLLCR_ATOEN_MASK)
 
#define DDRPHY_PLLCR_ATOEN_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_ATOEN_MASK) >> DDRPHY_PLLCR_ATOEN_SHIFT)
 
#define DDRPHY_PLLCR_ATC_MASK   (0x3CU)
 
#define DDRPHY_PLLCR_ATC_SHIFT   (2U)
 
#define DDRPHY_PLLCR_ATC_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_ATC_SHIFT) & DDRPHY_PLLCR_ATC_MASK)
 
#define DDRPHY_PLLCR_ATC_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_ATC_MASK) >> DDRPHY_PLLCR_ATC_SHIFT)
 
#define DDRPHY_PLLCR_DTC_MASK   (0x3U)
 
#define DDRPHY_PLLCR_DTC_SHIFT   (0U)
 
#define DDRPHY_PLLCR_DTC_SET(x)   (((uint32_t)(x) << DDRPHY_PLLCR_DTC_SHIFT) & DDRPHY_PLLCR_DTC_MASK)
 
#define DDRPHY_PLLCR_DTC_GET(x)   (((uint32_t)(x) & DDRPHY_PLLCR_DTC_MASK) >> DDRPHY_PLLCR_DTC_SHIFT)
 
#define DDRPHY_PTR0_TPLLPD_MASK   (0xFFE00000UL)
 
#define DDRPHY_PTR0_TPLLPD_SHIFT   (21U)
 
#define DDRPHY_PTR0_TPLLPD_SET(x)   (((uint32_t)(x) << DDRPHY_PTR0_TPLLPD_SHIFT) & DDRPHY_PTR0_TPLLPD_MASK)
 
#define DDRPHY_PTR0_TPLLPD_GET(x)   (((uint32_t)(x) & DDRPHY_PTR0_TPLLPD_MASK) >> DDRPHY_PTR0_TPLLPD_SHIFT)
 
#define DDRPHY_PTR0_TPLLGS_MASK   (0x1FFFC0UL)
 
#define DDRPHY_PTR0_TPLLGS_SHIFT   (6U)
 
#define DDRPHY_PTR0_TPLLGS_SET(x)   (((uint32_t)(x) << DDRPHY_PTR0_TPLLGS_SHIFT) & DDRPHY_PTR0_TPLLGS_MASK)
 
#define DDRPHY_PTR0_TPLLGS_GET(x)   (((uint32_t)(x) & DDRPHY_PTR0_TPLLGS_MASK) >> DDRPHY_PTR0_TPLLGS_SHIFT)
 
#define DDRPHY_PTR0_TPHYRST_MASK   (0x3FU)
 
#define DDRPHY_PTR0_TPHYRST_SHIFT   (0U)
 
#define DDRPHY_PTR0_TPHYRST_SET(x)   (((uint32_t)(x) << DDRPHY_PTR0_TPHYRST_SHIFT) & DDRPHY_PTR0_TPHYRST_MASK)
 
#define DDRPHY_PTR0_TPHYRST_GET(x)   (((uint32_t)(x) & DDRPHY_PTR0_TPHYRST_MASK) >> DDRPHY_PTR0_TPHYRST_SHIFT)
 
#define DDRPHY_PTR1_TPLLLOCK_MASK   (0xFFFF0000UL)
 
#define DDRPHY_PTR1_TPLLLOCK_SHIFT   (16U)
 
#define DDRPHY_PTR1_TPLLLOCK_SET(x)   (((uint32_t)(x) << DDRPHY_PTR1_TPLLLOCK_SHIFT) & DDRPHY_PTR1_TPLLLOCK_MASK)
 
#define DDRPHY_PTR1_TPLLLOCK_GET(x)   (((uint32_t)(x) & DDRPHY_PTR1_TPLLLOCK_MASK) >> DDRPHY_PTR1_TPLLLOCK_SHIFT)
 
#define DDRPHY_PTR1_TPLLRST_MASK   (0x1FFFU)
 
#define DDRPHY_PTR1_TPLLRST_SHIFT   (0U)
 
#define DDRPHY_PTR1_TPLLRST_SET(x)   (((uint32_t)(x) << DDRPHY_PTR1_TPLLRST_SHIFT) & DDRPHY_PTR1_TPLLRST_MASK)
 
#define DDRPHY_PTR1_TPLLRST_GET(x)   (((uint32_t)(x) & DDRPHY_PTR1_TPLLRST_MASK) >> DDRPHY_PTR1_TPLLRST_SHIFT)
 
#define DDRPHY_PTR2_TWLDLYS_MASK   (0xF8000UL)
 
#define DDRPHY_PTR2_TWLDLYS_SHIFT   (15U)
 
#define DDRPHY_PTR2_TWLDLYS_SET(x)   (((uint32_t)(x) << DDRPHY_PTR2_TWLDLYS_SHIFT) & DDRPHY_PTR2_TWLDLYS_MASK)
 
#define DDRPHY_PTR2_TWLDLYS_GET(x)   (((uint32_t)(x) & DDRPHY_PTR2_TWLDLYS_MASK) >> DDRPHY_PTR2_TWLDLYS_SHIFT)
 
#define DDRPHY_PTR2_TCALH_MASK   (0x7C00U)
 
#define DDRPHY_PTR2_TCALH_SHIFT   (10U)
 
#define DDRPHY_PTR2_TCALH_SET(x)   (((uint32_t)(x) << DDRPHY_PTR2_TCALH_SHIFT) & DDRPHY_PTR2_TCALH_MASK)
 
#define DDRPHY_PTR2_TCALH_GET(x)   (((uint32_t)(x) & DDRPHY_PTR2_TCALH_MASK) >> DDRPHY_PTR2_TCALH_SHIFT)
 
#define DDRPHY_PTR2_TCALS_MASK   (0x3E0U)
 
#define DDRPHY_PTR2_TCALS_SHIFT   (5U)
 
#define DDRPHY_PTR2_TCALS_SET(x)   (((uint32_t)(x) << DDRPHY_PTR2_TCALS_SHIFT) & DDRPHY_PTR2_TCALS_MASK)
 
#define DDRPHY_PTR2_TCALS_GET(x)   (((uint32_t)(x) & DDRPHY_PTR2_TCALS_MASK) >> DDRPHY_PTR2_TCALS_SHIFT)
 
#define DDRPHY_PTR2_TCALON_MASK   (0x1FU)
 
#define DDRPHY_PTR2_TCALON_SHIFT   (0U)
 
#define DDRPHY_PTR2_TCALON_SET(x)   (((uint32_t)(x) << DDRPHY_PTR2_TCALON_SHIFT) & DDRPHY_PTR2_TCALON_MASK)
 
#define DDRPHY_PTR2_TCALON_GET(x)   (((uint32_t)(x) & DDRPHY_PTR2_TCALON_MASK) >> DDRPHY_PTR2_TCALON_SHIFT)
 
#define DDRPHY_PTR3_TDINIT1_MASK   (0x1FF00000UL)
 
#define DDRPHY_PTR3_TDINIT1_SHIFT   (20U)
 
#define DDRPHY_PTR3_TDINIT1_SET(x)   (((uint32_t)(x) << DDRPHY_PTR3_TDINIT1_SHIFT) & DDRPHY_PTR3_TDINIT1_MASK)
 
#define DDRPHY_PTR3_TDINIT1_GET(x)   (((uint32_t)(x) & DDRPHY_PTR3_TDINIT1_MASK) >> DDRPHY_PTR3_TDINIT1_SHIFT)
 
#define DDRPHY_PTR3_TDINIT0_MASK   (0xFFFFFUL)
 
#define DDRPHY_PTR3_TDINIT0_SHIFT   (0U)
 
#define DDRPHY_PTR3_TDINIT0_SET(x)   (((uint32_t)(x) << DDRPHY_PTR3_TDINIT0_SHIFT) & DDRPHY_PTR3_TDINIT0_MASK)
 
#define DDRPHY_PTR3_TDINIT0_GET(x)   (((uint32_t)(x) & DDRPHY_PTR3_TDINIT0_MASK) >> DDRPHY_PTR3_TDINIT0_SHIFT)
 
#define DDRPHY_PTR4_TDINIT3_MASK   (0xFFC0000UL)
 
#define DDRPHY_PTR4_TDINIT3_SHIFT   (18U)
 
#define DDRPHY_PTR4_TDINIT3_SET(x)   (((uint32_t)(x) << DDRPHY_PTR4_TDINIT3_SHIFT) & DDRPHY_PTR4_TDINIT3_MASK)
 
#define DDRPHY_PTR4_TDINIT3_GET(x)   (((uint32_t)(x) & DDRPHY_PTR4_TDINIT3_MASK) >> DDRPHY_PTR4_TDINIT3_SHIFT)
 
#define DDRPHY_PTR4_TDINIT2_MASK   (0x3FFFFUL)
 
#define DDRPHY_PTR4_TDINIT2_SHIFT   (0U)
 
#define DDRPHY_PTR4_TDINIT2_SET(x)   (((uint32_t)(x) << DDRPHY_PTR4_TDINIT2_SHIFT) & DDRPHY_PTR4_TDINIT2_MASK)
 
#define DDRPHY_PTR4_TDINIT2_GET(x)   (((uint32_t)(x) & DDRPHY_PTR4_TDINIT2_MASK) >> DDRPHY_PTR4_TDINIT2_SHIFT)
 
#define DDRPHY_ACMDLR_MDLD_MASK   (0xFF0000UL)
 
#define DDRPHY_ACMDLR_MDLD_SHIFT   (16U)
 
#define DDRPHY_ACMDLR_MDLD_SET(x)   (((uint32_t)(x) << DDRPHY_ACMDLR_MDLD_SHIFT) & DDRPHY_ACMDLR_MDLD_MASK)
 
#define DDRPHY_ACMDLR_MDLD_GET(x)   (((uint32_t)(x) & DDRPHY_ACMDLR_MDLD_MASK) >> DDRPHY_ACMDLR_MDLD_SHIFT)
 
#define DDRPHY_ACMDLR_TPRD_MASK   (0xFF00U)
 
#define DDRPHY_ACMDLR_TPRD_SHIFT   (8U)
 
#define DDRPHY_ACMDLR_TPRD_SET(x)   (((uint32_t)(x) << DDRPHY_ACMDLR_TPRD_SHIFT) & DDRPHY_ACMDLR_TPRD_MASK)
 
#define DDRPHY_ACMDLR_TPRD_GET(x)   (((uint32_t)(x) & DDRPHY_ACMDLR_TPRD_MASK) >> DDRPHY_ACMDLR_TPRD_SHIFT)
 
#define DDRPHY_ACMDLR_IPRD_MASK   (0xFFU)
 
#define DDRPHY_ACMDLR_IPRD_SHIFT   (0U)
 
#define DDRPHY_ACMDLR_IPRD_SET(x)   (((uint32_t)(x) << DDRPHY_ACMDLR_IPRD_SHIFT) & DDRPHY_ACMDLR_IPRD_MASK)
 
#define DDRPHY_ACMDLR_IPRD_GET(x)   (((uint32_t)(x) & DDRPHY_ACMDLR_IPRD_MASK) >> DDRPHY_ACMDLR_IPRD_SHIFT)
 
#define DDRPHY_ACBDLR_ACBD_MASK   (0xFC0000UL)
 
#define DDRPHY_ACBDLR_ACBD_SHIFT   (18U)
 
#define DDRPHY_ACBDLR_ACBD_SET(x)   (((uint32_t)(x) << DDRPHY_ACBDLR_ACBD_SHIFT) & DDRPHY_ACBDLR_ACBD_MASK)
 
#define DDRPHY_ACBDLR_ACBD_GET(x)   (((uint32_t)(x) & DDRPHY_ACBDLR_ACBD_MASK) >> DDRPHY_ACBDLR_ACBD_SHIFT)
 
#define DDRPHY_ACBDLR_CK2BD_MASK   (0x3F000UL)
 
#define DDRPHY_ACBDLR_CK2BD_SHIFT   (12U)
 
#define DDRPHY_ACBDLR_CK2BD_SET(x)   (((uint32_t)(x) << DDRPHY_ACBDLR_CK2BD_SHIFT) & DDRPHY_ACBDLR_CK2BD_MASK)
 
#define DDRPHY_ACBDLR_CK2BD_GET(x)   (((uint32_t)(x) & DDRPHY_ACBDLR_CK2BD_MASK) >> DDRPHY_ACBDLR_CK2BD_SHIFT)
 
#define DDRPHY_ACBDLR_CK1BD_MASK   (0xFC0U)
 
#define DDRPHY_ACBDLR_CK1BD_SHIFT   (6U)
 
#define DDRPHY_ACBDLR_CK1BD_SET(x)   (((uint32_t)(x) << DDRPHY_ACBDLR_CK1BD_SHIFT) & DDRPHY_ACBDLR_CK1BD_MASK)
 
#define DDRPHY_ACBDLR_CK1BD_GET(x)   (((uint32_t)(x) & DDRPHY_ACBDLR_CK1BD_MASK) >> DDRPHY_ACBDLR_CK1BD_SHIFT)
 
#define DDRPHY_ACBDLR_CK0BD_MASK   (0x3FU)
 
#define DDRPHY_ACBDLR_CK0BD_SHIFT   (0U)
 
#define DDRPHY_ACBDLR_CK0BD_SET(x)   (((uint32_t)(x) << DDRPHY_ACBDLR_CK0BD_SHIFT) & DDRPHY_ACBDLR_CK0BD_MASK)
 
#define DDRPHY_ACBDLR_CK0BD_GET(x)   (((uint32_t)(x) & DDRPHY_ACBDLR_CK0BD_MASK) >> DDRPHY_ACBDLR_CK0BD_SHIFT)
 
#define DDRPHY_ACIOCR_ACSR_MASK   (0xC0000000UL)
 
#define DDRPHY_ACIOCR_ACSR_SHIFT   (30U)
 
#define DDRPHY_ACIOCR_ACSR_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_ACSR_SHIFT) & DDRPHY_ACIOCR_ACSR_MASK)
 
#define DDRPHY_ACIOCR_ACSR_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_ACSR_MASK) >> DDRPHY_ACIOCR_ACSR_SHIFT)
 
#define DDRPHY_ACIOCR_RSTIOM_MASK   (0x20000000UL)
 
#define DDRPHY_ACIOCR_RSTIOM_SHIFT   (29U)
 
#define DDRPHY_ACIOCR_RSTIOM_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_RSTIOM_SHIFT) & DDRPHY_ACIOCR_RSTIOM_MASK)
 
#define DDRPHY_ACIOCR_RSTIOM_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_RSTIOM_MASK) >> DDRPHY_ACIOCR_RSTIOM_SHIFT)
 
#define DDRPHY_ACIOCR_RSTPDR_MASK   (0x10000000UL)
 
#define DDRPHY_ACIOCR_RSTPDR_SHIFT   (28U)
 
#define DDRPHY_ACIOCR_RSTPDR_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_RSTPDR_SHIFT) & DDRPHY_ACIOCR_RSTPDR_MASK)
 
#define DDRPHY_ACIOCR_RSTPDR_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_RSTPDR_MASK) >> DDRPHY_ACIOCR_RSTPDR_SHIFT)
 
#define DDRPHY_ACIOCR_RSTPDD1_MASK   (0x8000000UL)
 
#define DDRPHY_ACIOCR_RSTPDD1_SHIFT   (27U)
 
#define DDRPHY_ACIOCR_RSTPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_RSTPDD1_SHIFT) & DDRPHY_ACIOCR_RSTPDD1_MASK)
 
#define DDRPHY_ACIOCR_RSTPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_RSTPDD1_MASK) >> DDRPHY_ACIOCR_RSTPDD1_SHIFT)
 
#define DDRPHY_ACIOCR_RSTODT_MASK   (0x4000000UL)
 
#define DDRPHY_ACIOCR_RSTODT_SHIFT   (26U)
 
#define DDRPHY_ACIOCR_RSTODT_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_RSTODT_SHIFT) & DDRPHY_ACIOCR_RSTODT_MASK)
 
#define DDRPHY_ACIOCR_RSTODT_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_RSTODT_MASK) >> DDRPHY_ACIOCR_RSTODT_SHIFT)
 
#define DDRPHY_ACIOCR_RANKPDR_MASK   (0x3C00000UL)
 
#define DDRPHY_ACIOCR_RANKPDR_SHIFT   (22U)
 
#define DDRPHY_ACIOCR_RANKPDR_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_RANKPDR_SHIFT) & DDRPHY_ACIOCR_RANKPDR_MASK)
 
#define DDRPHY_ACIOCR_RANKPDR_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_RANKPDR_MASK) >> DDRPHY_ACIOCR_RANKPDR_SHIFT)
 
#define DDRPHY_ACIOCR_CSPDD1_MASK   (0x3C0000UL)
 
#define DDRPHY_ACIOCR_CSPDD1_SHIFT   (18U)
 
#define DDRPHY_ACIOCR_CSPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_CSPDD1_SHIFT) & DDRPHY_ACIOCR_CSPDD1_MASK)
 
#define DDRPHY_ACIOCR_CSPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_CSPDD1_MASK) >> DDRPHY_ACIOCR_CSPDD1_SHIFT)
 
#define DDRPHY_ACIOCR_RANKODT_MASK   (0x3C000UL)
 
#define DDRPHY_ACIOCR_RANKODT_SHIFT   (14U)
 
#define DDRPHY_ACIOCR_RANKODT_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_RANKODT_SHIFT) & DDRPHY_ACIOCR_RANKODT_MASK)
 
#define DDRPHY_ACIOCR_RANKODT_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_RANKODT_MASK) >> DDRPHY_ACIOCR_RANKODT_SHIFT)
 
#define DDRPHY_ACIOCR_CKPDR_MASK   (0x3800U)
 
#define DDRPHY_ACIOCR_CKPDR_SHIFT   (11U)
 
#define DDRPHY_ACIOCR_CKPDR_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_CKPDR_SHIFT) & DDRPHY_ACIOCR_CKPDR_MASK)
 
#define DDRPHY_ACIOCR_CKPDR_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_CKPDR_MASK) >> DDRPHY_ACIOCR_CKPDR_SHIFT)
 
#define DDRPHY_ACIOCR_CKPDD1_MASK   (0x700U)
 
#define DDRPHY_ACIOCR_CKPDD1_SHIFT   (8U)
 
#define DDRPHY_ACIOCR_CKPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_CKPDD1_SHIFT) & DDRPHY_ACIOCR_CKPDD1_MASK)
 
#define DDRPHY_ACIOCR_CKPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_CKPDD1_MASK) >> DDRPHY_ACIOCR_CKPDD1_SHIFT)
 
#define DDRPHY_ACIOCR_CKODT_MASK   (0xE0U)
 
#define DDRPHY_ACIOCR_CKODT_SHIFT   (5U)
 
#define DDRPHY_ACIOCR_CKODT_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_CKODT_SHIFT) & DDRPHY_ACIOCR_CKODT_MASK)
 
#define DDRPHY_ACIOCR_CKODT_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_CKODT_MASK) >> DDRPHY_ACIOCR_CKODT_SHIFT)
 
#define DDRPHY_ACIOCR_ACPDR_MASK   (0x10U)
 
#define DDRPHY_ACIOCR_ACPDR_SHIFT   (4U)
 
#define DDRPHY_ACIOCR_ACPDR_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_ACPDR_SHIFT) & DDRPHY_ACIOCR_ACPDR_MASK)
 
#define DDRPHY_ACIOCR_ACPDR_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_ACPDR_MASK) >> DDRPHY_ACIOCR_ACPDR_SHIFT)
 
#define DDRPHY_ACIOCR_ACPDD1_MASK   (0x8U)
 
#define DDRPHY_ACIOCR_ACPDD1_SHIFT   (3U)
 
#define DDRPHY_ACIOCR_ACPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_ACPDD1_SHIFT) & DDRPHY_ACIOCR_ACPDD1_MASK)
 
#define DDRPHY_ACIOCR_ACPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_ACPDD1_MASK) >> DDRPHY_ACIOCR_ACPDD1_SHIFT)
 
#define DDRPHY_ACIOCR_ACODT_MASK   (0x4U)
 
#define DDRPHY_ACIOCR_ACODT_SHIFT   (2U)
 
#define DDRPHY_ACIOCR_ACODT_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_ACODT_SHIFT) & DDRPHY_ACIOCR_ACODT_MASK)
 
#define DDRPHY_ACIOCR_ACODT_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_ACODT_MASK) >> DDRPHY_ACIOCR_ACODT_SHIFT)
 
#define DDRPHY_ACIOCR_ACOE_MASK   (0x2U)
 
#define DDRPHY_ACIOCR_ACOE_SHIFT   (1U)
 
#define DDRPHY_ACIOCR_ACOE_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_ACOE_SHIFT) & DDRPHY_ACIOCR_ACOE_MASK)
 
#define DDRPHY_ACIOCR_ACOE_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_ACOE_MASK) >> DDRPHY_ACIOCR_ACOE_SHIFT)
 
#define DDRPHY_ACIOCR_ACIOM_MASK   (0x1U)
 
#define DDRPHY_ACIOCR_ACIOM_SHIFT   (0U)
 
#define DDRPHY_ACIOCR_ACIOM_SET(x)   (((uint32_t)(x) << DDRPHY_ACIOCR_ACIOM_SHIFT) & DDRPHY_ACIOCR_ACIOM_MASK)
 
#define DDRPHY_ACIOCR_ACIOM_GET(x)   (((uint32_t)(x) & DDRPHY_ACIOCR_ACIOM_MASK) >> DDRPHY_ACIOCR_ACIOM_SHIFT)
 
#define DDRPHY_DXCCR_DDPDRCDO_MASK   (0xF0000000UL)
 
#define DDRPHY_DXCCR_DDPDRCDO_SHIFT   (28U)
 
#define DDRPHY_DXCCR_DDPDRCDO_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DDPDRCDO_SHIFT) & DDRPHY_DXCCR_DDPDRCDO_MASK)
 
#define DDRPHY_DXCCR_DDPDRCDO_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DDPDRCDO_MASK) >> DDRPHY_DXCCR_DDPDRCDO_SHIFT)
 
#define DDRPHY_DXCCR_DDPDDCDO_MASK   (0xF000000UL)
 
#define DDRPHY_DXCCR_DDPDDCDO_SHIFT   (24U)
 
#define DDRPHY_DXCCR_DDPDDCDO_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DDPDDCDO_SHIFT) & DDRPHY_DXCCR_DDPDDCDO_MASK)
 
#define DDRPHY_DXCCR_DDPDDCDO_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DDPDDCDO_MASK) >> DDRPHY_DXCCR_DDPDDCDO_SHIFT)
 
#define DDRPHY_DXCCR_DYNDXPDR_MASK   (0x800000UL)
 
#define DDRPHY_DXCCR_DYNDXPDR_SHIFT   (23U)
 
#define DDRPHY_DXCCR_DYNDXPDR_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DYNDXPDR_SHIFT) & DDRPHY_DXCCR_DYNDXPDR_MASK)
 
#define DDRPHY_DXCCR_DYNDXPDR_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DYNDXPDR_MASK) >> DDRPHY_DXCCR_DYNDXPDR_SHIFT)
 
#define DDRPHY_DXCCR_DYNDXPDD1_MASK   (0x400000UL)
 
#define DDRPHY_DXCCR_DYNDXPDD1_SHIFT   (22U)
 
#define DDRPHY_DXCCR_DYNDXPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DYNDXPDD1_SHIFT) & DDRPHY_DXCCR_DYNDXPDD1_MASK)
 
#define DDRPHY_DXCCR_DYNDXPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DYNDXPDD1_MASK) >> DDRPHY_DXCCR_DYNDXPDD1_SHIFT)
 
#define DDRPHY_DXCCR_UDQIOM_MASK   (0x200000UL)
 
#define DDRPHY_DXCCR_UDQIOM_SHIFT   (21U)
 
#define DDRPHY_DXCCR_UDQIOM_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_UDQIOM_SHIFT) & DDRPHY_DXCCR_UDQIOM_MASK)
 
#define DDRPHY_DXCCR_UDQIOM_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_UDQIOM_MASK) >> DDRPHY_DXCCR_UDQIOM_SHIFT)
 
#define DDRPHY_DXCCR_UDQPDR_MASK   (0x100000UL)
 
#define DDRPHY_DXCCR_UDQPDR_SHIFT   (20U)
 
#define DDRPHY_DXCCR_UDQPDR_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_UDQPDR_SHIFT) & DDRPHY_DXCCR_UDQPDR_MASK)
 
#define DDRPHY_DXCCR_UDQPDR_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_UDQPDR_MASK) >> DDRPHY_DXCCR_UDQPDR_SHIFT)
 
#define DDRPHY_DXCCR_UDQPDD1_MASK   (0x80000UL)
 
#define DDRPHY_DXCCR_UDQPDD1_SHIFT   (19U)
 
#define DDRPHY_DXCCR_UDQPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_UDQPDD1_SHIFT) & DDRPHY_DXCCR_UDQPDD1_MASK)
 
#define DDRPHY_DXCCR_UDQPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_UDQPDD1_MASK) >> DDRPHY_DXCCR_UDQPDD1_SHIFT)
 
#define DDRPHY_DXCCR_UDQODT_MASK   (0x40000UL)
 
#define DDRPHY_DXCCR_UDQODT_SHIFT   (18U)
 
#define DDRPHY_DXCCR_UDQODT_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_UDQODT_SHIFT) & DDRPHY_DXCCR_UDQODT_MASK)
 
#define DDRPHY_DXCCR_UDQODT_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_UDQODT_MASK) >> DDRPHY_DXCCR_UDQODT_SHIFT)
 
#define DDRPHY_DXCCR_MSBUDQ_MASK   (0x38000UL)
 
#define DDRPHY_DXCCR_MSBUDQ_SHIFT   (15U)
 
#define DDRPHY_DXCCR_MSBUDQ_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_MSBUDQ_SHIFT) & DDRPHY_DXCCR_MSBUDQ_MASK)
 
#define DDRPHY_DXCCR_MSBUDQ_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_MSBUDQ_MASK) >> DDRPHY_DXCCR_MSBUDQ_SHIFT)
 
#define DDRPHY_DXCCR_DXSR_MASK   (0x6000U)
 
#define DDRPHY_DXCCR_DXSR_SHIFT   (13U)
 
#define DDRPHY_DXCCR_DXSR_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DXSR_SHIFT) & DDRPHY_DXCCR_DXSR_MASK)
 
#define DDRPHY_DXCCR_DXSR_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DXSR_MASK) >> DDRPHY_DXCCR_DXSR_SHIFT)
 
#define DDRPHY_DXCCR_DQSNRES_MASK   (0x1E00U)
 
#define DDRPHY_DXCCR_DQSNRES_SHIFT   (9U)
 
#define DDRPHY_DXCCR_DQSNRES_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DQSNRES_SHIFT) & DDRPHY_DXCCR_DQSNRES_MASK)
 
#define DDRPHY_DXCCR_DQSNRES_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DQSNRES_MASK) >> DDRPHY_DXCCR_DQSNRES_SHIFT)
 
#define DDRPHY_DXCCR_DQSRES_MASK   (0x1E0U)
 
#define DDRPHY_DXCCR_DQSRES_SHIFT   (5U)
 
#define DDRPHY_DXCCR_DQSRES_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DQSRES_SHIFT) & DDRPHY_DXCCR_DQSRES_MASK)
 
#define DDRPHY_DXCCR_DQSRES_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DQSRES_MASK) >> DDRPHY_DXCCR_DQSRES_SHIFT)
 
#define DDRPHY_DXCCR_DXPDR_MASK   (0x10U)
 
#define DDRPHY_DXCCR_DXPDR_SHIFT   (4U)
 
#define DDRPHY_DXCCR_DXPDR_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DXPDR_SHIFT) & DDRPHY_DXCCR_DXPDR_MASK)
 
#define DDRPHY_DXCCR_DXPDR_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DXPDR_MASK) >> DDRPHY_DXCCR_DXPDR_SHIFT)
 
#define DDRPHY_DXCCR_DXPDD1_MASK   (0x8U)
 
#define DDRPHY_DXCCR_DXPDD1_SHIFT   (3U)
 
#define DDRPHY_DXCCR_DXPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DXPDD1_SHIFT) & DDRPHY_DXCCR_DXPDD1_MASK)
 
#define DDRPHY_DXCCR_DXPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DXPDD1_MASK) >> DDRPHY_DXCCR_DXPDD1_SHIFT)
 
#define DDRPHY_DXCCR_MDLEN_MASK   (0x4U)
 
#define DDRPHY_DXCCR_MDLEN_SHIFT   (2U)
 
#define DDRPHY_DXCCR_MDLEN_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_MDLEN_SHIFT) & DDRPHY_DXCCR_MDLEN_MASK)
 
#define DDRPHY_DXCCR_MDLEN_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_MDLEN_MASK) >> DDRPHY_DXCCR_MDLEN_SHIFT)
 
#define DDRPHY_DXCCR_DXIOM_MASK   (0x2U)
 
#define DDRPHY_DXCCR_DXIOM_SHIFT   (1U)
 
#define DDRPHY_DXCCR_DXIOM_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DXIOM_SHIFT) & DDRPHY_DXCCR_DXIOM_MASK)
 
#define DDRPHY_DXCCR_DXIOM_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DXIOM_MASK) >> DDRPHY_DXCCR_DXIOM_SHIFT)
 
#define DDRPHY_DXCCR_DXODT_MASK   (0x1U)
 
#define DDRPHY_DXCCR_DXODT_SHIFT   (0U)
 
#define DDRPHY_DXCCR_DXODT_SET(x)   (((uint32_t)(x) << DDRPHY_DXCCR_DXODT_SHIFT) & DDRPHY_DXCCR_DXODT_MASK)
 
#define DDRPHY_DXCCR_DXODT_GET(x)   (((uint32_t)(x) & DDRPHY_DXCCR_DXODT_MASK) >> DDRPHY_DXCCR_DXODT_SHIFT)
 
#define DDRPHY_DSGCR_CKEOE_MASK   (0x80000000UL)
 
#define DDRPHY_DSGCR_CKEOE_SHIFT   (31U)
 
#define DDRPHY_DSGCR_CKEOE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_CKEOE_SHIFT) & DDRPHY_DSGCR_CKEOE_MASK)
 
#define DDRPHY_DSGCR_CKEOE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_CKEOE_MASK) >> DDRPHY_DSGCR_CKEOE_SHIFT)
 
#define DDRPHY_DSGCR_RSTOE_MASK   (0x40000000UL)
 
#define DDRPHY_DSGCR_RSTOE_SHIFT   (30U)
 
#define DDRPHY_DSGCR_RSTOE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_RSTOE_SHIFT) & DDRPHY_DSGCR_RSTOE_MASK)
 
#define DDRPHY_DSGCR_RSTOE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_RSTOE_MASK) >> DDRPHY_DSGCR_RSTOE_SHIFT)
 
#define DDRPHY_DSGCR_ODTOE_MASK   (0x20000000UL)
 
#define DDRPHY_DSGCR_ODTOE_SHIFT   (29U)
 
#define DDRPHY_DSGCR_ODTOE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_ODTOE_SHIFT) & DDRPHY_DSGCR_ODTOE_MASK)
 
#define DDRPHY_DSGCR_ODTOE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_ODTOE_MASK) >> DDRPHY_DSGCR_ODTOE_SHIFT)
 
#define DDRPHY_DSGCR_CKOE_MASK   (0x10000000UL)
 
#define DDRPHY_DSGCR_CKOE_SHIFT   (28U)
 
#define DDRPHY_DSGCR_CKOE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_CKOE_SHIFT) & DDRPHY_DSGCR_CKOE_MASK)
 
#define DDRPHY_DSGCR_CKOE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_CKOE_MASK) >> DDRPHY_DSGCR_CKOE_SHIFT)
 
#define DDRPHY_DSGCR_ODTPDD1_MASK   (0xF000000UL)
 
#define DDRPHY_DSGCR_ODTPDD1_SHIFT   (24U)
 
#define DDRPHY_DSGCR_ODTPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_ODTPDD1_SHIFT) & DDRPHY_DSGCR_ODTPDD1_MASK)
 
#define DDRPHY_DSGCR_ODTPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_ODTPDD1_MASK) >> DDRPHY_DSGCR_ODTPDD1_SHIFT)
 
#define DDRPHY_DSGCR_CKEPDD1_MASK   (0xF00000UL)
 
#define DDRPHY_DSGCR_CKEPDD1_SHIFT   (20U)
 
#define DDRPHY_DSGCR_CKEPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_CKEPDD1_SHIFT) & DDRPHY_DSGCR_CKEPDD1_MASK)
 
#define DDRPHY_DSGCR_CKEPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_CKEPDD1_MASK) >> DDRPHY_DSGCR_CKEPDD1_SHIFT)
 
#define DDRPHY_DSGCR_SDRMODE_MASK   (0x80000UL)
 
#define DDRPHY_DSGCR_SDRMODE_SHIFT   (19U)
 
#define DDRPHY_DSGCR_SDRMODE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_SDRMODE_SHIFT) & DDRPHY_DSGCR_SDRMODE_MASK)
 
#define DDRPHY_DSGCR_SDRMODE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_SDRMODE_MASK) >> DDRPHY_DSGCR_SDRMODE_SHIFT)
 
#define DDRPHY_DSGCR_RRMODE_MASK   (0x40000UL)
 
#define DDRPHY_DSGCR_RRMODE_SHIFT   (18U)
 
#define DDRPHY_DSGCR_RRMODE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_RRMODE_SHIFT) & DDRPHY_DSGCR_RRMODE_MASK)
 
#define DDRPHY_DSGCR_RRMODE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_RRMODE_MASK) >> DDRPHY_DSGCR_RRMODE_SHIFT)
 
#define DDRPHY_DSGCR_ATOAE_MASK   (0x20000UL)
 
#define DDRPHY_DSGCR_ATOAE_SHIFT   (17U)
 
#define DDRPHY_DSGCR_ATOAE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_ATOAE_SHIFT) & DDRPHY_DSGCR_ATOAE_MASK)
 
#define DDRPHY_DSGCR_ATOAE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_ATOAE_MASK) >> DDRPHY_DSGCR_ATOAE_SHIFT)
 
#define DDRPHY_DSGCR_DTOOE_MASK   (0x10000UL)
 
#define DDRPHY_DSGCR_DTOOE_SHIFT   (16U)
 
#define DDRPHY_DSGCR_DTOOE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_DTOOE_SHIFT) & DDRPHY_DSGCR_DTOOE_MASK)
 
#define DDRPHY_DSGCR_DTOOE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_DTOOE_MASK) >> DDRPHY_DSGCR_DTOOE_SHIFT)
 
#define DDRPHY_DSGCR_DTOIOM_MASK   (0x8000U)
 
#define DDRPHY_DSGCR_DTOIOM_SHIFT   (15U)
 
#define DDRPHY_DSGCR_DTOIOM_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_DTOIOM_SHIFT) & DDRPHY_DSGCR_DTOIOM_MASK)
 
#define DDRPHY_DSGCR_DTOIOM_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_DTOIOM_MASK) >> DDRPHY_DSGCR_DTOIOM_SHIFT)
 
#define DDRPHY_DSGCR_DTOPDR_MASK   (0x4000U)
 
#define DDRPHY_DSGCR_DTOPDR_SHIFT   (14U)
 
#define DDRPHY_DSGCR_DTOPDR_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_DTOPDR_SHIFT) & DDRPHY_DSGCR_DTOPDR_MASK)
 
#define DDRPHY_DSGCR_DTOPDR_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_DTOPDR_MASK) >> DDRPHY_DSGCR_DTOPDR_SHIFT)
 
#define DDRPHY_DSGCR_DTOPDD1_MASK   (0x2000U)
 
#define DDRPHY_DSGCR_DTOPDD1_SHIFT   (13U)
 
#define DDRPHY_DSGCR_DTOPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_DTOPDD1_SHIFT) & DDRPHY_DSGCR_DTOPDD1_MASK)
 
#define DDRPHY_DSGCR_DTOPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_DTOPDD1_MASK) >> DDRPHY_DSGCR_DTOPDD1_SHIFT)
 
#define DDRPHY_DSGCR_DTOODT_MASK   (0x1000U)
 
#define DDRPHY_DSGCR_DTOODT_SHIFT   (12U)
 
#define DDRPHY_DSGCR_DTOODT_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_DTOODT_SHIFT) & DDRPHY_DSGCR_DTOODT_MASK)
 
#define DDRPHY_DSGCR_DTOODT_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_DTOODT_MASK) >> DDRPHY_DSGCR_DTOODT_SHIFT)
 
#define DDRPHY_DSGCR_PUAD_MASK   (0xF00U)
 
#define DDRPHY_DSGCR_PUAD_SHIFT   (8U)
 
#define DDRPHY_DSGCR_PUAD_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_PUAD_SHIFT) & DDRPHY_DSGCR_PUAD_MASK)
 
#define DDRPHY_DSGCR_PUAD_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_PUAD_MASK) >> DDRPHY_DSGCR_PUAD_SHIFT)
 
#define DDRPHY_DSGCR_BRRMODE_MASK   (0x80U)
 
#define DDRPHY_DSGCR_BRRMODE_SHIFT   (7U)
 
#define DDRPHY_DSGCR_BRRMODE_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_BRRMODE_SHIFT) & DDRPHY_DSGCR_BRRMODE_MASK)
 
#define DDRPHY_DSGCR_BRRMODE_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_BRRMODE_MASK) >> DDRPHY_DSGCR_BRRMODE_SHIFT)
 
#define DDRPHY_DSGCR_DQSGX_MASK   (0x40U)
 
#define DDRPHY_DSGCR_DQSGX_SHIFT   (6U)
 
#define DDRPHY_DSGCR_DQSGX_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_DQSGX_SHIFT) & DDRPHY_DSGCR_DQSGX_MASK)
 
#define DDRPHY_DSGCR_DQSGX_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_DQSGX_MASK) >> DDRPHY_DSGCR_DQSGX_SHIFT)
 
#define DDRPHY_DSGCR_CUAEN_MASK   (0x20U)
 
#define DDRPHY_DSGCR_CUAEN_SHIFT   (5U)
 
#define DDRPHY_DSGCR_CUAEN_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_CUAEN_SHIFT) & DDRPHY_DSGCR_CUAEN_MASK)
 
#define DDRPHY_DSGCR_CUAEN_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_CUAEN_MASK) >> DDRPHY_DSGCR_CUAEN_SHIFT)
 
#define DDRPHY_DSGCR_LPPLLPD_MASK   (0x10U)
 
#define DDRPHY_DSGCR_LPPLLPD_SHIFT   (4U)
 
#define DDRPHY_DSGCR_LPPLLPD_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_LPPLLPD_SHIFT) & DDRPHY_DSGCR_LPPLLPD_MASK)
 
#define DDRPHY_DSGCR_LPPLLPD_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_LPPLLPD_MASK) >> DDRPHY_DSGCR_LPPLLPD_SHIFT)
 
#define DDRPHY_DSGCR_LPIOPD_MASK   (0x8U)
 
#define DDRPHY_DSGCR_LPIOPD_SHIFT   (3U)
 
#define DDRPHY_DSGCR_LPIOPD_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_LPIOPD_SHIFT) & DDRPHY_DSGCR_LPIOPD_MASK)
 
#define DDRPHY_DSGCR_LPIOPD_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_LPIOPD_MASK) >> DDRPHY_DSGCR_LPIOPD_SHIFT)
 
#define DDRPHY_DSGCR_ZUEN_MASK   (0x4U)
 
#define DDRPHY_DSGCR_ZUEN_SHIFT   (2U)
 
#define DDRPHY_DSGCR_ZUEN_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_ZUEN_SHIFT) & DDRPHY_DSGCR_ZUEN_MASK)
 
#define DDRPHY_DSGCR_ZUEN_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_ZUEN_MASK) >> DDRPHY_DSGCR_ZUEN_SHIFT)
 
#define DDRPHY_DSGCR_BDISEN_MASK   (0x2U)
 
#define DDRPHY_DSGCR_BDISEN_SHIFT   (1U)
 
#define DDRPHY_DSGCR_BDISEN_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_BDISEN_SHIFT) & DDRPHY_DSGCR_BDISEN_MASK)
 
#define DDRPHY_DSGCR_BDISEN_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_BDISEN_MASK) >> DDRPHY_DSGCR_BDISEN_SHIFT)
 
#define DDRPHY_DSGCR_PUREN_MASK   (0x1U)
 
#define DDRPHY_DSGCR_PUREN_SHIFT   (0U)
 
#define DDRPHY_DSGCR_PUREN_SET(x)   (((uint32_t)(x) << DDRPHY_DSGCR_PUREN_SHIFT) & DDRPHY_DSGCR_PUREN_MASK)
 
#define DDRPHY_DSGCR_PUREN_GET(x)   (((uint32_t)(x) & DDRPHY_DSGCR_PUREN_MASK) >> DDRPHY_DSGCR_PUREN_SHIFT)
 
#define DDRPHY_DCR_UDIMM_MASK   (0x20000000UL)
 
#define DDRPHY_DCR_UDIMM_SHIFT   (29U)
 
#define DDRPHY_DCR_UDIMM_SET(x)   (((uint32_t)(x) << DDRPHY_DCR_UDIMM_SHIFT) & DDRPHY_DCR_UDIMM_MASK)
 
#define DDRPHY_DCR_UDIMM_GET(x)   (((uint32_t)(x) & DDRPHY_DCR_UDIMM_MASK) >> DDRPHY_DCR_UDIMM_SHIFT)
 
#define DDRPHY_DCR_DDR2T_MASK   (0x10000000UL)
 
#define DDRPHY_DCR_DDR2T_SHIFT   (28U)
 
#define DDRPHY_DCR_DDR2T_SET(x)   (((uint32_t)(x) << DDRPHY_DCR_DDR2T_SHIFT) & DDRPHY_DCR_DDR2T_MASK)
 
#define DDRPHY_DCR_DDR2T_GET(x)   (((uint32_t)(x) & DDRPHY_DCR_DDR2T_MASK) >> DDRPHY_DCR_DDR2T_SHIFT)
 
#define DDRPHY_DCR_NOSRA_MASK   (0x8000000UL)
 
#define DDRPHY_DCR_NOSRA_SHIFT   (27U)
 
#define DDRPHY_DCR_NOSRA_SET(x)   (((uint32_t)(x) << DDRPHY_DCR_NOSRA_SHIFT) & DDRPHY_DCR_NOSRA_MASK)
 
#define DDRPHY_DCR_NOSRA_GET(x)   (((uint32_t)(x) & DDRPHY_DCR_NOSRA_MASK) >> DDRPHY_DCR_NOSRA_SHIFT)
 
#define DDRPHY_DCR_BYTEMASK_MASK   (0x3FC00UL)
 
#define DDRPHY_DCR_BYTEMASK_SHIFT   (10U)
 
#define DDRPHY_DCR_BYTEMASK_SET(x)   (((uint32_t)(x) << DDRPHY_DCR_BYTEMASK_SHIFT) & DDRPHY_DCR_BYTEMASK_MASK)
 
#define DDRPHY_DCR_BYTEMASK_GET(x)   (((uint32_t)(x) & DDRPHY_DCR_BYTEMASK_MASK) >> DDRPHY_DCR_BYTEMASK_SHIFT)
 
#define DDRPHY_DCR_MPRDQ_MASK   (0x80U)
 
#define DDRPHY_DCR_MPRDQ_SHIFT   (7U)
 
#define DDRPHY_DCR_MPRDQ_SET(x)   (((uint32_t)(x) << DDRPHY_DCR_MPRDQ_SHIFT) & DDRPHY_DCR_MPRDQ_MASK)
 
#define DDRPHY_DCR_MPRDQ_GET(x)   (((uint32_t)(x) & DDRPHY_DCR_MPRDQ_MASK) >> DDRPHY_DCR_MPRDQ_SHIFT)
 
#define DDRPHY_DCR_PDQ_MASK   (0x70U)
 
#define DDRPHY_DCR_PDQ_SHIFT   (4U)
 
#define DDRPHY_DCR_PDQ_SET(x)   (((uint32_t)(x) << DDRPHY_DCR_PDQ_SHIFT) & DDRPHY_DCR_PDQ_MASK)
 
#define DDRPHY_DCR_PDQ_GET(x)   (((uint32_t)(x) & DDRPHY_DCR_PDQ_MASK) >> DDRPHY_DCR_PDQ_SHIFT)
 
#define DDRPHY_DCR_DDR8BNK_MASK   (0x8U)
 
#define DDRPHY_DCR_DDR8BNK_SHIFT   (3U)
 
#define DDRPHY_DCR_DDR8BNK_SET(x)   (((uint32_t)(x) << DDRPHY_DCR_DDR8BNK_SHIFT) & DDRPHY_DCR_DDR8BNK_MASK)
 
#define DDRPHY_DCR_DDR8BNK_GET(x)   (((uint32_t)(x) & DDRPHY_DCR_DDR8BNK_MASK) >> DDRPHY_DCR_DDR8BNK_SHIFT)
 
#define DDRPHY_DCR_DDRMD_MASK   (0x7U)
 
#define DDRPHY_DCR_DDRMD_SHIFT   (0U)
 
#define DDRPHY_DCR_DDRMD_SET(x)   (((uint32_t)(x) << DDRPHY_DCR_DDRMD_SHIFT) & DDRPHY_DCR_DDRMD_MASK)
 
#define DDRPHY_DCR_DDRMD_GET(x)   (((uint32_t)(x) & DDRPHY_DCR_DDRMD_MASK) >> DDRPHY_DCR_DDRMD_SHIFT)
 
#define DDRPHY_DTPR0_TRC_MASK   (0xFC000000UL)
 
#define DDRPHY_DTPR0_TRC_SHIFT   (26U)
 
#define DDRPHY_DTPR0_TRC_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR0_TRC_SHIFT) & DDRPHY_DTPR0_TRC_MASK)
 
#define DDRPHY_DTPR0_TRC_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR0_TRC_MASK) >> DDRPHY_DTPR0_TRC_SHIFT)
 
#define DDRPHY_DTPR0_TRRD_MASK   (0x3C00000UL)
 
#define DDRPHY_DTPR0_TRRD_SHIFT   (22U)
 
#define DDRPHY_DTPR0_TRRD_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR0_TRRD_SHIFT) & DDRPHY_DTPR0_TRRD_MASK)
 
#define DDRPHY_DTPR0_TRRD_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR0_TRRD_MASK) >> DDRPHY_DTPR0_TRRD_SHIFT)
 
#define DDRPHY_DTPR0_TRAS_MASK   (0x3F0000UL)
 
#define DDRPHY_DTPR0_TRAS_SHIFT   (16U)
 
#define DDRPHY_DTPR0_TRAS_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR0_TRAS_SHIFT) & DDRPHY_DTPR0_TRAS_MASK)
 
#define DDRPHY_DTPR0_TRAS_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR0_TRAS_MASK) >> DDRPHY_DTPR0_TRAS_SHIFT)
 
#define DDRPHY_DTPR0_TRCD_MASK   (0xF000U)
 
#define DDRPHY_DTPR0_TRCD_SHIFT   (12U)
 
#define DDRPHY_DTPR0_TRCD_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR0_TRCD_SHIFT) & DDRPHY_DTPR0_TRCD_MASK)
 
#define DDRPHY_DTPR0_TRCD_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR0_TRCD_MASK) >> DDRPHY_DTPR0_TRCD_SHIFT)
 
#define DDRPHY_DTPR0_TRP_MASK   (0xF00U)
 
#define DDRPHY_DTPR0_TRP_SHIFT   (8U)
 
#define DDRPHY_DTPR0_TRP_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR0_TRP_SHIFT) & DDRPHY_DTPR0_TRP_MASK)
 
#define DDRPHY_DTPR0_TRP_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR0_TRP_MASK) >> DDRPHY_DTPR0_TRP_SHIFT)
 
#define DDRPHY_DTPR0_TWTR_MASK   (0xF0U)
 
#define DDRPHY_DTPR0_TWTR_SHIFT   (4U)
 
#define DDRPHY_DTPR0_TWTR_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR0_TWTR_SHIFT) & DDRPHY_DTPR0_TWTR_MASK)
 
#define DDRPHY_DTPR0_TWTR_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR0_TWTR_MASK) >> DDRPHY_DTPR0_TWTR_SHIFT)
 
#define DDRPHY_DTPR0_TRTP_MASK   (0xFU)
 
#define DDRPHY_DTPR0_TRTP_SHIFT   (0U)
 
#define DDRPHY_DTPR0_TRTP_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR0_TRTP_SHIFT) & DDRPHY_DTPR0_TRTP_MASK)
 
#define DDRPHY_DTPR0_TRTP_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR0_TRTP_MASK) >> DDRPHY_DTPR0_TRTP_SHIFT)
 
#define DDRPHY_DTPR1_TAOND_TAOFD_MASK   (0xC0000000UL)
 
#define DDRPHY_DTPR1_TAOND_TAOFD_SHIFT   (30U)
 
#define DDRPHY_DTPR1_TAOND_TAOFD_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR1_TAOND_TAOFD_SHIFT) & DDRPHY_DTPR1_TAOND_TAOFD_MASK)
 
#define DDRPHY_DTPR1_TAOND_TAOFD_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR1_TAOND_TAOFD_MASK) >> DDRPHY_DTPR1_TAOND_TAOFD_SHIFT)
 
#define DDRPHY_DTPR1_TWLO_MASK   (0x3C000000UL)
 
#define DDRPHY_DTPR1_TWLO_SHIFT   (26U)
 
#define DDRPHY_DTPR1_TWLO_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR1_TWLO_SHIFT) & DDRPHY_DTPR1_TWLO_MASK)
 
#define DDRPHY_DTPR1_TWLO_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR1_TWLO_MASK) >> DDRPHY_DTPR1_TWLO_SHIFT)
 
#define DDRPHY_DTPR1_TWLMRD_MASK   (0x3F00000UL)
 
#define DDRPHY_DTPR1_TWLMRD_SHIFT   (20U)
 
#define DDRPHY_DTPR1_TWLMRD_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR1_TWLMRD_SHIFT) & DDRPHY_DTPR1_TWLMRD_MASK)
 
#define DDRPHY_DTPR1_TWLMRD_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR1_TWLMRD_MASK) >> DDRPHY_DTPR1_TWLMRD_SHIFT)
 
#define DDRPHY_DTPR1_TRFC_MASK   (0xFF800UL)
 
#define DDRPHY_DTPR1_TRFC_SHIFT   (11U)
 
#define DDRPHY_DTPR1_TRFC_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR1_TRFC_SHIFT) & DDRPHY_DTPR1_TRFC_MASK)
 
#define DDRPHY_DTPR1_TRFC_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR1_TRFC_MASK) >> DDRPHY_DTPR1_TRFC_SHIFT)
 
#define DDRPHY_DTPR1_TFAW_MASK   (0x7E0U)
 
#define DDRPHY_DTPR1_TFAW_SHIFT   (5U)
 
#define DDRPHY_DTPR1_TFAW_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR1_TFAW_SHIFT) & DDRPHY_DTPR1_TFAW_MASK)
 
#define DDRPHY_DTPR1_TFAW_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR1_TFAW_MASK) >> DDRPHY_DTPR1_TFAW_SHIFT)
 
#define DDRPHY_DTPR1_TMOD_MASK   (0x1CU)
 
#define DDRPHY_DTPR1_TMOD_SHIFT   (2U)
 
#define DDRPHY_DTPR1_TMOD_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR1_TMOD_SHIFT) & DDRPHY_DTPR1_TMOD_MASK)
 
#define DDRPHY_DTPR1_TMOD_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR1_TMOD_MASK) >> DDRPHY_DTPR1_TMOD_SHIFT)
 
#define DDRPHY_DTPR1_TMRD_MASK   (0x3U)
 
#define DDRPHY_DTPR1_TMRD_SHIFT   (0U)
 
#define DDRPHY_DTPR1_TMRD_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR1_TMRD_SHIFT) & DDRPHY_DTPR1_TMRD_MASK)
 
#define DDRPHY_DTPR1_TMRD_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR1_TMRD_MASK) >> DDRPHY_DTPR1_TMRD_SHIFT)
 
#define DDRPHY_DTPR2_TCCD_MASK   (0x80000000UL)
 
#define DDRPHY_DTPR2_TCCD_SHIFT   (31U)
 
#define DDRPHY_DTPR2_TCCD_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR2_TCCD_SHIFT) & DDRPHY_DTPR2_TCCD_MASK)
 
#define DDRPHY_DTPR2_TCCD_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR2_TCCD_MASK) >> DDRPHY_DTPR2_TCCD_SHIFT)
 
#define DDRPHY_DTPR2_TRTW_MASK   (0x40000000UL)
 
#define DDRPHY_DTPR2_TRTW_SHIFT   (30U)
 
#define DDRPHY_DTPR2_TRTW_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR2_TRTW_SHIFT) & DDRPHY_DTPR2_TRTW_MASK)
 
#define DDRPHY_DTPR2_TRTW_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR2_TRTW_MASK) >> DDRPHY_DTPR2_TRTW_SHIFT)
 
#define DDRPHY_DTPR2_TRTODT_MASK   (0x20000000UL)
 
#define DDRPHY_DTPR2_TRTODT_SHIFT   (29U)
 
#define DDRPHY_DTPR2_TRTODT_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR2_TRTODT_SHIFT) & DDRPHY_DTPR2_TRTODT_MASK)
 
#define DDRPHY_DTPR2_TRTODT_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR2_TRTODT_MASK) >> DDRPHY_DTPR2_TRTODT_SHIFT)
 
#define DDRPHY_DTPR2_TDLLK_MASK   (0x1FF80000UL)
 
#define DDRPHY_DTPR2_TDLLK_SHIFT   (19U)
 
#define DDRPHY_DTPR2_TDLLK_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR2_TDLLK_SHIFT) & DDRPHY_DTPR2_TDLLK_MASK)
 
#define DDRPHY_DTPR2_TDLLK_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR2_TDLLK_MASK) >> DDRPHY_DTPR2_TDLLK_SHIFT)
 
#define DDRPHY_DTPR2_TCKE_MASK   (0x78000UL)
 
#define DDRPHY_DTPR2_TCKE_SHIFT   (15U)
 
#define DDRPHY_DTPR2_TCKE_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR2_TCKE_SHIFT) & DDRPHY_DTPR2_TCKE_MASK)
 
#define DDRPHY_DTPR2_TCKE_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR2_TCKE_MASK) >> DDRPHY_DTPR2_TCKE_SHIFT)
 
#define DDRPHY_DTPR2_TXP_MASK   (0x7C00U)
 
#define DDRPHY_DTPR2_TXP_SHIFT   (10U)
 
#define DDRPHY_DTPR2_TXP_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR2_TXP_SHIFT) & DDRPHY_DTPR2_TXP_MASK)
 
#define DDRPHY_DTPR2_TXP_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR2_TXP_MASK) >> DDRPHY_DTPR2_TXP_SHIFT)
 
#define DDRPHY_DTPR2_TXS_MASK   (0x3FFU)
 
#define DDRPHY_DTPR2_TXS_SHIFT   (0U)
 
#define DDRPHY_DTPR2_TXS_SET(x)   (((uint32_t)(x) << DDRPHY_DTPR2_TXS_SHIFT) & DDRPHY_DTPR2_TXS_MASK)
 
#define DDRPHY_DTPR2_TXS_GET(x)   (((uint32_t)(x) & DDRPHY_DTPR2_TXS_MASK) >> DDRPHY_DTPR2_TXS_SHIFT)
 
#define DDRPHY_MR0_PD_MASK   (0x1000U)
 
#define DDRPHY_MR0_PD_SHIFT   (12U)
 
#define DDRPHY_MR0_PD_SET(x)   (((uint32_t)(x) << DDRPHY_MR0_PD_SHIFT) & DDRPHY_MR0_PD_MASK)
 
#define DDRPHY_MR0_PD_GET(x)   (((uint32_t)(x) & DDRPHY_MR0_PD_MASK) >> DDRPHY_MR0_PD_SHIFT)
 
#define DDRPHY_MR0_WR_MASK   (0xE00U)
 
#define DDRPHY_MR0_WR_SHIFT   (9U)
 
#define DDRPHY_MR0_WR_SET(x)   (((uint32_t)(x) << DDRPHY_MR0_WR_SHIFT) & DDRPHY_MR0_WR_MASK)
 
#define DDRPHY_MR0_WR_GET(x)   (((uint32_t)(x) & DDRPHY_MR0_WR_MASK) >> DDRPHY_MR0_WR_SHIFT)
 
#define DDRPHY_MR0_DR_MASK   (0x100U)
 
#define DDRPHY_MR0_DR_SHIFT   (8U)
 
#define DDRPHY_MR0_DR_SET(x)   (((uint32_t)(x) << DDRPHY_MR0_DR_SHIFT) & DDRPHY_MR0_DR_MASK)
 
#define DDRPHY_MR0_DR_GET(x)   (((uint32_t)(x) & DDRPHY_MR0_DR_MASK) >> DDRPHY_MR0_DR_SHIFT)
 
#define DDRPHY_MR0_TM_MASK   (0x80U)
 
#define DDRPHY_MR0_TM_SHIFT   (7U)
 
#define DDRPHY_MR0_TM_SET(x)   (((uint32_t)(x) << DDRPHY_MR0_TM_SHIFT) & DDRPHY_MR0_TM_MASK)
 
#define DDRPHY_MR0_TM_GET(x)   (((uint32_t)(x) & DDRPHY_MR0_TM_MASK) >> DDRPHY_MR0_TM_SHIFT)
 
#define DDRPHY_MR0_CLH_MASK   (0x70U)
 
#define DDRPHY_MR0_CLH_SHIFT   (4U)
 
#define DDRPHY_MR0_CLH_SET(x)   (((uint32_t)(x) << DDRPHY_MR0_CLH_SHIFT) & DDRPHY_MR0_CLH_MASK)
 
#define DDRPHY_MR0_CLH_GET(x)   (((uint32_t)(x) & DDRPHY_MR0_CLH_MASK) >> DDRPHY_MR0_CLH_SHIFT)
 
#define DDRPHY_MR0_BT_MASK   (0x8U)
 
#define DDRPHY_MR0_BT_SHIFT   (3U)
 
#define DDRPHY_MR0_BT_SET(x)   (((uint32_t)(x) << DDRPHY_MR0_BT_SHIFT) & DDRPHY_MR0_BT_MASK)
 
#define DDRPHY_MR0_BT_GET(x)   (((uint32_t)(x) & DDRPHY_MR0_BT_MASK) >> DDRPHY_MR0_BT_SHIFT)
 
#define DDRPHY_MR0_CLL_MASK   (0x4U)
 
#define DDRPHY_MR0_CLL_SHIFT   (2U)
 
#define DDRPHY_MR0_CLL_SET(x)   (((uint32_t)(x) << DDRPHY_MR0_CLL_SHIFT) & DDRPHY_MR0_CLL_MASK)
 
#define DDRPHY_MR0_CLL_GET(x)   (((uint32_t)(x) & DDRPHY_MR0_CLL_MASK) >> DDRPHY_MR0_CLL_SHIFT)
 
#define DDRPHY_MR0_BL_MASK   (0x3U)
 
#define DDRPHY_MR0_BL_SHIFT   (0U)
 
#define DDRPHY_MR0_BL_SET(x)   (((uint32_t)(x) << DDRPHY_MR0_BL_SHIFT) & DDRPHY_MR0_BL_MASK)
 
#define DDRPHY_MR0_BL_GET(x)   (((uint32_t)(x) & DDRPHY_MR0_BL_MASK) >> DDRPHY_MR0_BL_SHIFT)
 
#define DDRPHY_MR_PD_MASK   (0x1000U)
 
#define DDRPHY_MR_PD_SHIFT   (12U)
 
#define DDRPHY_MR_PD_SET(x)   (((uint32_t)(x) << DDRPHY_MR_PD_SHIFT) & DDRPHY_MR_PD_MASK)
 
#define DDRPHY_MR_PD_GET(x)   (((uint32_t)(x) & DDRPHY_MR_PD_MASK) >> DDRPHY_MR_PD_SHIFT)
 
#define DDRPHY_MR_WR_MASK   (0xE00U)
 
#define DDRPHY_MR_WR_SHIFT   (9U)
 
#define DDRPHY_MR_WR_SET(x)   (((uint32_t)(x) << DDRPHY_MR_WR_SHIFT) & DDRPHY_MR_WR_MASK)
 
#define DDRPHY_MR_WR_GET(x)   (((uint32_t)(x) & DDRPHY_MR_WR_MASK) >> DDRPHY_MR_WR_SHIFT)
 
#define DDRPHY_MR_DR_MASK   (0x100U)
 
#define DDRPHY_MR_DR_SHIFT   (8U)
 
#define DDRPHY_MR_DR_SET(x)   (((uint32_t)(x) << DDRPHY_MR_DR_SHIFT) & DDRPHY_MR_DR_MASK)
 
#define DDRPHY_MR_DR_GET(x)   (((uint32_t)(x) & DDRPHY_MR_DR_MASK) >> DDRPHY_MR_DR_SHIFT)
 
#define DDRPHY_MR_TM_MASK   (0x80U)
 
#define DDRPHY_MR_TM_SHIFT   (7U)
 
#define DDRPHY_MR_TM_SET(x)   (((uint32_t)(x) << DDRPHY_MR_TM_SHIFT) & DDRPHY_MR_TM_MASK)
 
#define DDRPHY_MR_TM_GET(x)   (((uint32_t)(x) & DDRPHY_MR_TM_MASK) >> DDRPHY_MR_TM_SHIFT)
 
#define DDRPHY_MR_CL_MASK   (0x70U)
 
#define DDRPHY_MR_CL_SHIFT   (4U)
 
#define DDRPHY_MR_CL_SET(x)   (((uint32_t)(x) << DDRPHY_MR_CL_SHIFT) & DDRPHY_MR_CL_MASK)
 
#define DDRPHY_MR_CL_GET(x)   (((uint32_t)(x) & DDRPHY_MR_CL_MASK) >> DDRPHY_MR_CL_SHIFT)
 
#define DDRPHY_MR_BT_MASK   (0x8U)
 
#define DDRPHY_MR_BT_SHIFT   (3U)
 
#define DDRPHY_MR_BT_SET(x)   (((uint32_t)(x) << DDRPHY_MR_BT_SHIFT) & DDRPHY_MR_BT_MASK)
 
#define DDRPHY_MR_BT_GET(x)   (((uint32_t)(x) & DDRPHY_MR_BT_MASK) >> DDRPHY_MR_BT_SHIFT)
 
#define DDRPHY_MR_BL_MASK   (0x7U)
 
#define DDRPHY_MR_BL_SHIFT   (0U)
 
#define DDRPHY_MR_BL_SET(x)   (((uint32_t)(x) << DDRPHY_MR_BL_SHIFT) & DDRPHY_MR_BL_MASK)
 
#define DDRPHY_MR_BL_GET(x)   (((uint32_t)(x) & DDRPHY_MR_BL_MASK) >> DDRPHY_MR_BL_SHIFT)
 
#define DDRPHY_MR1_QOFF_MASK   (0x1000U)
 
#define DDRPHY_MR1_QOFF_SHIFT   (12U)
 
#define DDRPHY_MR1_QOFF_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_QOFF_SHIFT) & DDRPHY_MR1_QOFF_MASK)
 
#define DDRPHY_MR1_QOFF_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_QOFF_MASK) >> DDRPHY_MR1_QOFF_SHIFT)
 
#define DDRPHY_MR1_TDQS_MASK   (0x800U)
 
#define DDRPHY_MR1_TDQS_SHIFT   (11U)
 
#define DDRPHY_MR1_TDQS_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_TDQS_SHIFT) & DDRPHY_MR1_TDQS_MASK)
 
#define DDRPHY_MR1_TDQS_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_TDQS_MASK) >> DDRPHY_MR1_TDQS_SHIFT)
 
#define DDRPHY_MR1_RTTH_MASK   (0x200U)
 
#define DDRPHY_MR1_RTTH_SHIFT   (9U)
 
#define DDRPHY_MR1_RTTH_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_RTTH_SHIFT) & DDRPHY_MR1_RTTH_MASK)
 
#define DDRPHY_MR1_RTTH_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_RTTH_MASK) >> DDRPHY_MR1_RTTH_SHIFT)
 
#define DDRPHY_MR1_LEVEL_MASK   (0x80U)
 
#define DDRPHY_MR1_LEVEL_SHIFT   (7U)
 
#define DDRPHY_MR1_LEVEL_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_LEVEL_SHIFT) & DDRPHY_MR1_LEVEL_MASK)
 
#define DDRPHY_MR1_LEVEL_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_LEVEL_MASK) >> DDRPHY_MR1_LEVEL_SHIFT)
 
#define DDRPHY_MR1_RTTM_MASK   (0x40U)
 
#define DDRPHY_MR1_RTTM_SHIFT   (6U)
 
#define DDRPHY_MR1_RTTM_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_RTTM_SHIFT) & DDRPHY_MR1_RTTM_MASK)
 
#define DDRPHY_MR1_RTTM_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_RTTM_MASK) >> DDRPHY_MR1_RTTM_SHIFT)
 
#define DDRPHY_MR1_DICH_MASK   (0x20U)
 
#define DDRPHY_MR1_DICH_SHIFT   (5U)
 
#define DDRPHY_MR1_DICH_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_DICH_SHIFT) & DDRPHY_MR1_DICH_MASK)
 
#define DDRPHY_MR1_DICH_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_DICH_MASK) >> DDRPHY_MR1_DICH_SHIFT)
 
#define DDRPHY_MR1_AL_MASK   (0x18U)
 
#define DDRPHY_MR1_AL_SHIFT   (3U)
 
#define DDRPHY_MR1_AL_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_AL_SHIFT) & DDRPHY_MR1_AL_MASK)
 
#define DDRPHY_MR1_AL_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_AL_MASK) >> DDRPHY_MR1_AL_SHIFT)
 
#define DDRPHY_MR1_RTTL_MASK   (0x4U)
 
#define DDRPHY_MR1_RTTL_SHIFT   (2U)
 
#define DDRPHY_MR1_RTTL_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_RTTL_SHIFT) & DDRPHY_MR1_RTTL_MASK)
 
#define DDRPHY_MR1_RTTL_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_RTTL_MASK) >> DDRPHY_MR1_RTTL_SHIFT)
 
#define DDRPHY_MR1_DICL_MASK   (0x2U)
 
#define DDRPHY_MR1_DICL_SHIFT   (1U)
 
#define DDRPHY_MR1_DICL_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_DICL_SHIFT) & DDRPHY_MR1_DICL_MASK)
 
#define DDRPHY_MR1_DICL_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_DICL_MASK) >> DDRPHY_MR1_DICL_SHIFT)
 
#define DDRPHY_MR1_DE_MASK   (0x1U)
 
#define DDRPHY_MR1_DE_SHIFT   (0U)
 
#define DDRPHY_MR1_DE_SET(x)   (((uint32_t)(x) << DDRPHY_MR1_DE_SHIFT) & DDRPHY_MR1_DE_MASK)
 
#define DDRPHY_MR1_DE_GET(x)   (((uint32_t)(x) & DDRPHY_MR1_DE_MASK) >> DDRPHY_MR1_DE_SHIFT)
 
#define DDRPHY_EMR_QOFF_MASK   (0x1000U)
 
#define DDRPHY_EMR_QOFF_SHIFT   (12U)
 
#define DDRPHY_EMR_QOFF_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_QOFF_SHIFT) & DDRPHY_EMR_QOFF_MASK)
 
#define DDRPHY_EMR_QOFF_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_QOFF_MASK) >> DDRPHY_EMR_QOFF_SHIFT)
 
#define DDRPHY_EMR_RDQS_MASK   (0x800U)
 
#define DDRPHY_EMR_RDQS_SHIFT   (11U)
 
#define DDRPHY_EMR_RDQS_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_RDQS_SHIFT) & DDRPHY_EMR_RDQS_MASK)
 
#define DDRPHY_EMR_RDQS_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_RDQS_MASK) >> DDRPHY_EMR_RDQS_SHIFT)
 
#define DDRPHY_EMR_DQS_MASK   (0x400U)
 
#define DDRPHY_EMR_DQS_SHIFT   (10U)
 
#define DDRPHY_EMR_DQS_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_DQS_SHIFT) & DDRPHY_EMR_DQS_MASK)
 
#define DDRPHY_EMR_DQS_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_DQS_MASK) >> DDRPHY_EMR_DQS_SHIFT)
 
#define DDRPHY_EMR_OCD_MASK   (0x380U)
 
#define DDRPHY_EMR_OCD_SHIFT   (7U)
 
#define DDRPHY_EMR_OCD_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_OCD_SHIFT) & DDRPHY_EMR_OCD_MASK)
 
#define DDRPHY_EMR_OCD_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_OCD_MASK) >> DDRPHY_EMR_OCD_SHIFT)
 
#define DDRPHY_EMR_RTTH_MASK   (0x40U)
 
#define DDRPHY_EMR_RTTH_SHIFT   (6U)
 
#define DDRPHY_EMR_RTTH_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_RTTH_SHIFT) & DDRPHY_EMR_RTTH_MASK)
 
#define DDRPHY_EMR_RTTH_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_RTTH_MASK) >> DDRPHY_EMR_RTTH_SHIFT)
 
#define DDRPHY_EMR_AL_MASK   (0x38U)
 
#define DDRPHY_EMR_AL_SHIFT   (3U)
 
#define DDRPHY_EMR_AL_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_AL_SHIFT) & DDRPHY_EMR_AL_MASK)
 
#define DDRPHY_EMR_AL_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_AL_MASK) >> DDRPHY_EMR_AL_SHIFT)
 
#define DDRPHY_EMR_RTTL_MASK   (0x4U)
 
#define DDRPHY_EMR_RTTL_SHIFT   (2U)
 
#define DDRPHY_EMR_RTTL_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_RTTL_SHIFT) & DDRPHY_EMR_RTTL_MASK)
 
#define DDRPHY_EMR_RTTL_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_RTTL_MASK) >> DDRPHY_EMR_RTTL_SHIFT)
 
#define DDRPHY_EMR_DIC_MASK   (0x2U)
 
#define DDRPHY_EMR_DIC_SHIFT   (1U)
 
#define DDRPHY_EMR_DIC_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_DIC_SHIFT) & DDRPHY_EMR_DIC_MASK)
 
#define DDRPHY_EMR_DIC_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_DIC_MASK) >> DDRPHY_EMR_DIC_SHIFT)
 
#define DDRPHY_EMR_DE_MASK   (0x1U)
 
#define DDRPHY_EMR_DE_SHIFT   (0U)
 
#define DDRPHY_EMR_DE_SET(x)   (((uint32_t)(x) << DDRPHY_EMR_DE_SHIFT) & DDRPHY_EMR_DE_MASK)
 
#define DDRPHY_EMR_DE_GET(x)   (((uint32_t)(x) & DDRPHY_EMR_DE_MASK) >> DDRPHY_EMR_DE_SHIFT)
 
#define DDRPHY_MR2_RTTWR_MASK   (0x600U)
 
#define DDRPHY_MR2_RTTWR_SHIFT   (9U)
 
#define DDRPHY_MR2_RTTWR_SET(x)   (((uint32_t)(x) << DDRPHY_MR2_RTTWR_SHIFT) & DDRPHY_MR2_RTTWR_MASK)
 
#define DDRPHY_MR2_RTTWR_GET(x)   (((uint32_t)(x) & DDRPHY_MR2_RTTWR_MASK) >> DDRPHY_MR2_RTTWR_SHIFT)
 
#define DDRPHY_MR2_SRT_MASK   (0x80U)
 
#define DDRPHY_MR2_SRT_SHIFT   (7U)
 
#define DDRPHY_MR2_SRT_SET(x)   (((uint32_t)(x) << DDRPHY_MR2_SRT_SHIFT) & DDRPHY_MR2_SRT_MASK)
 
#define DDRPHY_MR2_SRT_GET(x)   (((uint32_t)(x) & DDRPHY_MR2_SRT_MASK) >> DDRPHY_MR2_SRT_SHIFT)
 
#define DDRPHY_MR2_ASR_MASK   (0x40U)
 
#define DDRPHY_MR2_ASR_SHIFT   (6U)
 
#define DDRPHY_MR2_ASR_SET(x)   (((uint32_t)(x) << DDRPHY_MR2_ASR_SHIFT) & DDRPHY_MR2_ASR_MASK)
 
#define DDRPHY_MR2_ASR_GET(x)   (((uint32_t)(x) & DDRPHY_MR2_ASR_MASK) >> DDRPHY_MR2_ASR_SHIFT)
 
#define DDRPHY_MR2_CWL_MASK   (0x38U)
 
#define DDRPHY_MR2_CWL_SHIFT   (3U)
 
#define DDRPHY_MR2_CWL_SET(x)   (((uint32_t)(x) << DDRPHY_MR2_CWL_SHIFT) & DDRPHY_MR2_CWL_MASK)
 
#define DDRPHY_MR2_CWL_GET(x)   (((uint32_t)(x) & DDRPHY_MR2_CWL_MASK) >> DDRPHY_MR2_CWL_SHIFT)
 
#define DDRPHY_MR2_PASR_MASK   (0x7U)
 
#define DDRPHY_MR2_PASR_SHIFT   (0U)
 
#define DDRPHY_MR2_PASR_SET(x)   (((uint32_t)(x) << DDRPHY_MR2_PASR_SHIFT) & DDRPHY_MR2_PASR_MASK)
 
#define DDRPHY_MR2_PASR_GET(x)   (((uint32_t)(x) & DDRPHY_MR2_PASR_MASK) >> DDRPHY_MR2_PASR_SHIFT)
 
#define DDRPHY_EMR2_SRF_MASK   (0x80U)
 
#define DDRPHY_EMR2_SRF_SHIFT   (7U)
 
#define DDRPHY_EMR2_SRF_SET(x)   (((uint32_t)(x) << DDRPHY_EMR2_SRF_SHIFT) & DDRPHY_EMR2_SRF_MASK)
 
#define DDRPHY_EMR2_SRF_GET(x)   (((uint32_t)(x) & DDRPHY_EMR2_SRF_MASK) >> DDRPHY_EMR2_SRF_SHIFT)
 
#define DDRPHY_EMR2_DCC_MASK   (0x8U)
 
#define DDRPHY_EMR2_DCC_SHIFT   (3U)
 
#define DDRPHY_EMR2_DCC_SET(x)   (((uint32_t)(x) << DDRPHY_EMR2_DCC_SHIFT) & DDRPHY_EMR2_DCC_MASK)
 
#define DDRPHY_EMR2_DCC_GET(x)   (((uint32_t)(x) & DDRPHY_EMR2_DCC_MASK) >> DDRPHY_EMR2_DCC_SHIFT)
 
#define DDRPHY_EMR2_PASR_MASK   (0x7U)
 
#define DDRPHY_EMR2_PASR_SHIFT   (0U)
 
#define DDRPHY_EMR2_PASR_SET(x)   (((uint32_t)(x) << DDRPHY_EMR2_PASR_SHIFT) & DDRPHY_EMR2_PASR_MASK)
 
#define DDRPHY_EMR2_PASR_GET(x)   (((uint32_t)(x) & DDRPHY_EMR2_PASR_MASK) >> DDRPHY_EMR2_PASR_SHIFT)
 
#define DDRPHY_MR3_MPR_MASK   (0x4U)
 
#define DDRPHY_MR3_MPR_SHIFT   (2U)
 
#define DDRPHY_MR3_MPR_SET(x)   (((uint32_t)(x) << DDRPHY_MR3_MPR_SHIFT) & DDRPHY_MR3_MPR_MASK)
 
#define DDRPHY_MR3_MPR_GET(x)   (((uint32_t)(x) & DDRPHY_MR3_MPR_MASK) >> DDRPHY_MR3_MPR_SHIFT)
 
#define DDRPHY_MR3_MPRLOC_MASK   (0x3U)
 
#define DDRPHY_MR3_MPRLOC_SHIFT   (0U)
 
#define DDRPHY_MR3_MPRLOC_SET(x)   (((uint32_t)(x) << DDRPHY_MR3_MPRLOC_SHIFT) & DDRPHY_MR3_MPRLOC_MASK)
 
#define DDRPHY_MR3_MPRLOC_GET(x)   (((uint32_t)(x) & DDRPHY_MR3_MPRLOC_MASK) >> DDRPHY_MR3_MPRLOC_SHIFT)
 
#define DDRPHY_ODTCR_WRODT3_MASK   (0xF0000000UL)
 
#define DDRPHY_ODTCR_WRODT3_SHIFT   (28U)
 
#define DDRPHY_ODTCR_WRODT3_SET(x)   (((uint32_t)(x) << DDRPHY_ODTCR_WRODT3_SHIFT) & DDRPHY_ODTCR_WRODT3_MASK)
 
#define DDRPHY_ODTCR_WRODT3_GET(x)   (((uint32_t)(x) & DDRPHY_ODTCR_WRODT3_MASK) >> DDRPHY_ODTCR_WRODT3_SHIFT)
 
#define DDRPHY_ODTCR_WRODT2_MASK   (0xF000000UL)
 
#define DDRPHY_ODTCR_WRODT2_SHIFT   (24U)
 
#define DDRPHY_ODTCR_WRODT2_SET(x)   (((uint32_t)(x) << DDRPHY_ODTCR_WRODT2_SHIFT) & DDRPHY_ODTCR_WRODT2_MASK)
 
#define DDRPHY_ODTCR_WRODT2_GET(x)   (((uint32_t)(x) & DDRPHY_ODTCR_WRODT2_MASK) >> DDRPHY_ODTCR_WRODT2_SHIFT)
 
#define DDRPHY_ODTCR_WRODT1_MASK   (0xF00000UL)
 
#define DDRPHY_ODTCR_WRODT1_SHIFT   (20U)
 
#define DDRPHY_ODTCR_WRODT1_SET(x)   (((uint32_t)(x) << DDRPHY_ODTCR_WRODT1_SHIFT) & DDRPHY_ODTCR_WRODT1_MASK)
 
#define DDRPHY_ODTCR_WRODT1_GET(x)   (((uint32_t)(x) & DDRPHY_ODTCR_WRODT1_MASK) >> DDRPHY_ODTCR_WRODT1_SHIFT)
 
#define DDRPHY_ODTCR_WRODT0_MASK   (0xF0000UL)
 
#define DDRPHY_ODTCR_WRODT0_SHIFT   (16U)
 
#define DDRPHY_ODTCR_WRODT0_SET(x)   (((uint32_t)(x) << DDRPHY_ODTCR_WRODT0_SHIFT) & DDRPHY_ODTCR_WRODT0_MASK)
 
#define DDRPHY_ODTCR_WRODT0_GET(x)   (((uint32_t)(x) & DDRPHY_ODTCR_WRODT0_MASK) >> DDRPHY_ODTCR_WRODT0_SHIFT)
 
#define DDRPHY_ODTCR_RDODT3_MASK   (0xF000U)
 
#define DDRPHY_ODTCR_RDODT3_SHIFT   (12U)
 
#define DDRPHY_ODTCR_RDODT3_SET(x)   (((uint32_t)(x) << DDRPHY_ODTCR_RDODT3_SHIFT) & DDRPHY_ODTCR_RDODT3_MASK)
 
#define DDRPHY_ODTCR_RDODT3_GET(x)   (((uint32_t)(x) & DDRPHY_ODTCR_RDODT3_MASK) >> DDRPHY_ODTCR_RDODT3_SHIFT)
 
#define DDRPHY_ODTCR_RDODT2_MASK   (0xF00U)
 
#define DDRPHY_ODTCR_RDODT2_SHIFT   (8U)
 
#define DDRPHY_ODTCR_RDODT2_SET(x)   (((uint32_t)(x) << DDRPHY_ODTCR_RDODT2_SHIFT) & DDRPHY_ODTCR_RDODT2_MASK)
 
#define DDRPHY_ODTCR_RDODT2_GET(x)   (((uint32_t)(x) & DDRPHY_ODTCR_RDODT2_MASK) >> DDRPHY_ODTCR_RDODT2_SHIFT)
 
#define DDRPHY_ODTCR_RDODT1_MASK   (0xF0U)
 
#define DDRPHY_ODTCR_RDODT1_SHIFT   (4U)
 
#define DDRPHY_ODTCR_RDODT1_SET(x)   (((uint32_t)(x) << DDRPHY_ODTCR_RDODT1_SHIFT) & DDRPHY_ODTCR_RDODT1_MASK)
 
#define DDRPHY_ODTCR_RDODT1_GET(x)   (((uint32_t)(x) & DDRPHY_ODTCR_RDODT1_MASK) >> DDRPHY_ODTCR_RDODT1_SHIFT)
 
#define DDRPHY_ODTCR_RDODT0_MASK   (0xFU)
 
#define DDRPHY_ODTCR_RDODT0_SHIFT   (0U)
 
#define DDRPHY_ODTCR_RDODT0_SET(x)   (((uint32_t)(x) << DDRPHY_ODTCR_RDODT0_SHIFT) & DDRPHY_ODTCR_RDODT0_MASK)
 
#define DDRPHY_ODTCR_RDODT0_GET(x)   (((uint32_t)(x) & DDRPHY_ODTCR_RDODT0_MASK) >> DDRPHY_ODTCR_RDODT0_SHIFT)
 
#define DDRPHY_DTCR_RFSHDT_MASK   (0xF0000000UL)
 
#define DDRPHY_DTCR_RFSHDT_SHIFT   (28U)
 
#define DDRPHY_DTCR_RFSHDT_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_RFSHDT_SHIFT) & DDRPHY_DTCR_RFSHDT_MASK)
 
#define DDRPHY_DTCR_RFSHDT_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_RFSHDT_MASK) >> DDRPHY_DTCR_RFSHDT_SHIFT)
 
#define DDRPHY_DTCR_RANKEN_MASK   (0xF000000UL)
 
#define DDRPHY_DTCR_RANKEN_SHIFT   (24U)
 
#define DDRPHY_DTCR_RANKEN_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_RANKEN_SHIFT) & DDRPHY_DTCR_RANKEN_MASK)
 
#define DDRPHY_DTCR_RANKEN_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_RANKEN_MASK) >> DDRPHY_DTCR_RANKEN_SHIFT)
 
#define DDRPHY_DTCR_DTEXD_MASK   (0x400000UL)
 
#define DDRPHY_DTCR_DTEXD_SHIFT   (22U)
 
#define DDRPHY_DTCR_DTEXD_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTEXD_SHIFT) & DDRPHY_DTCR_DTEXD_MASK)
 
#define DDRPHY_DTCR_DTEXD_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTEXD_MASK) >> DDRPHY_DTCR_DTEXD_SHIFT)
 
#define DDRPHY_DTCR_DTDSTP_MASK   (0x200000UL)
 
#define DDRPHY_DTCR_DTDSTP_SHIFT   (21U)
 
#define DDRPHY_DTCR_DTDSTP_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTDSTP_SHIFT) & DDRPHY_DTCR_DTDSTP_MASK)
 
#define DDRPHY_DTCR_DTDSTP_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTDSTP_MASK) >> DDRPHY_DTCR_DTDSTP_SHIFT)
 
#define DDRPHY_DTCR_DTDEN_MASK   (0x100000UL)
 
#define DDRPHY_DTCR_DTDEN_SHIFT   (20U)
 
#define DDRPHY_DTCR_DTDEN_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTDEN_SHIFT) & DDRPHY_DTCR_DTDEN_MASK)
 
#define DDRPHY_DTCR_DTDEN_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTDEN_MASK) >> DDRPHY_DTCR_DTDEN_SHIFT)
 
#define DDRPHY_DTCR_DTDBS_MASK   (0xF0000UL)
 
#define DDRPHY_DTCR_DTDBS_SHIFT   (16U)
 
#define DDRPHY_DTCR_DTDBS_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTDBS_SHIFT) & DDRPHY_DTCR_DTDBS_MASK)
 
#define DDRPHY_DTCR_DTDBS_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTDBS_MASK) >> DDRPHY_DTCR_DTDBS_SHIFT)
 
#define DDRPHY_DTCR_DTWDQMO_MASK   (0x4000U)
 
#define DDRPHY_DTCR_DTWDQMO_SHIFT   (14U)
 
#define DDRPHY_DTCR_DTWDQMO_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTWDQMO_SHIFT) & DDRPHY_DTCR_DTWDQMO_MASK)
 
#define DDRPHY_DTCR_DTWDQMO_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTWDQMO_MASK) >> DDRPHY_DTCR_DTWDQMO_SHIFT)
 
#define DDRPHY_DTCR_DTBDC_MASK   (0x2000U)
 
#define DDRPHY_DTCR_DTBDC_SHIFT   (13U)
 
#define DDRPHY_DTCR_DTBDC_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTBDC_SHIFT) & DDRPHY_DTCR_DTBDC_MASK)
 
#define DDRPHY_DTCR_DTBDC_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTBDC_MASK) >> DDRPHY_DTCR_DTBDC_SHIFT)
 
#define DDRPHY_DTCR_DTWBDDM_MASK   (0x1000U)
 
#define DDRPHY_DTCR_DTWBDDM_SHIFT   (12U)
 
#define DDRPHY_DTCR_DTWBDDM_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTWBDDM_SHIFT) & DDRPHY_DTCR_DTWBDDM_MASK)
 
#define DDRPHY_DTCR_DTWBDDM_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTWBDDM_MASK) >> DDRPHY_DTCR_DTWBDDM_SHIFT)
 
#define DDRPHY_DTCR_DTWDQM_MASK   (0xF00U)
 
#define DDRPHY_DTCR_DTWDQM_SHIFT   (8U)
 
#define DDRPHY_DTCR_DTWDQM_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTWDQM_SHIFT) & DDRPHY_DTCR_DTWDQM_MASK)
 
#define DDRPHY_DTCR_DTWDQM_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTWDQM_MASK) >> DDRPHY_DTCR_DTWDQM_SHIFT)
 
#define DDRPHY_DTCR_DTCMPD_MASK   (0x80U)
 
#define DDRPHY_DTCR_DTCMPD_SHIFT   (7U)
 
#define DDRPHY_DTCR_DTCMPD_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTCMPD_SHIFT) & DDRPHY_DTCR_DTCMPD_MASK)
 
#define DDRPHY_DTCR_DTCMPD_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTCMPD_MASK) >> DDRPHY_DTCR_DTCMPD_SHIFT)
 
#define DDRPHY_DTCR_DTMPR_MASK   (0x40U)
 
#define DDRPHY_DTCR_DTMPR_SHIFT   (6U)
 
#define DDRPHY_DTCR_DTMPR_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTMPR_SHIFT) & DDRPHY_DTCR_DTMPR_MASK)
 
#define DDRPHY_DTCR_DTMPR_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTMPR_MASK) >> DDRPHY_DTCR_DTMPR_SHIFT)
 
#define DDRPHY_DTCR_DTRANK_MASK   (0x30U)
 
#define DDRPHY_DTCR_DTRANK_SHIFT   (4U)
 
#define DDRPHY_DTCR_DTRANK_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTRANK_SHIFT) & DDRPHY_DTCR_DTRANK_MASK)
 
#define DDRPHY_DTCR_DTRANK_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTRANK_MASK) >> DDRPHY_DTCR_DTRANK_SHIFT)
 
#define DDRPHY_DTCR_DTRPTN_MASK   (0xFU)
 
#define DDRPHY_DTCR_DTRPTN_SHIFT   (0U)
 
#define DDRPHY_DTCR_DTRPTN_SET(x)   (((uint32_t)(x) << DDRPHY_DTCR_DTRPTN_SHIFT) & DDRPHY_DTCR_DTRPTN_MASK)
 
#define DDRPHY_DTCR_DTRPTN_GET(x)   (((uint32_t)(x) & DDRPHY_DTCR_DTRPTN_MASK) >> DDRPHY_DTCR_DTRPTN_SHIFT)
 
#define DDRPHY_DTAR0_DTBANK_MASK   (0x70000000UL)
 
#define DDRPHY_DTAR0_DTBANK_SHIFT   (28U)
 
#define DDRPHY_DTAR0_DTBANK_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR0_DTBANK_SHIFT) & DDRPHY_DTAR0_DTBANK_MASK)
 
#define DDRPHY_DTAR0_DTBANK_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR0_DTBANK_MASK) >> DDRPHY_DTAR0_DTBANK_SHIFT)
 
#define DDRPHY_DTAR0_DTROW_MASK   (0xFFFF000UL)
 
#define DDRPHY_DTAR0_DTROW_SHIFT   (12U)
 
#define DDRPHY_DTAR0_DTROW_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR0_DTROW_SHIFT) & DDRPHY_DTAR0_DTROW_MASK)
 
#define DDRPHY_DTAR0_DTROW_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR0_DTROW_MASK) >> DDRPHY_DTAR0_DTROW_SHIFT)
 
#define DDRPHY_DTAR0_DTCOL_MASK   (0xFFFU)
 
#define DDRPHY_DTAR0_DTCOL_SHIFT   (0U)
 
#define DDRPHY_DTAR0_DTCOL_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR0_DTCOL_SHIFT) & DDRPHY_DTAR0_DTCOL_MASK)
 
#define DDRPHY_DTAR0_DTCOL_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR0_DTCOL_MASK) >> DDRPHY_DTAR0_DTCOL_SHIFT)
 
#define DDRPHY_DTAR1_DTBANK_MASK   (0x70000000UL)
 
#define DDRPHY_DTAR1_DTBANK_SHIFT   (28U)
 
#define DDRPHY_DTAR1_DTBANK_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR1_DTBANK_SHIFT) & DDRPHY_DTAR1_DTBANK_MASK)
 
#define DDRPHY_DTAR1_DTBANK_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR1_DTBANK_MASK) >> DDRPHY_DTAR1_DTBANK_SHIFT)
 
#define DDRPHY_DTAR1_DTROW_MASK   (0xFFFF000UL)
 
#define DDRPHY_DTAR1_DTROW_SHIFT   (12U)
 
#define DDRPHY_DTAR1_DTROW_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR1_DTROW_SHIFT) & DDRPHY_DTAR1_DTROW_MASK)
 
#define DDRPHY_DTAR1_DTROW_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR1_DTROW_MASK) >> DDRPHY_DTAR1_DTROW_SHIFT)
 
#define DDRPHY_DTAR1_DTCOL_MASK   (0xFFFU)
 
#define DDRPHY_DTAR1_DTCOL_SHIFT   (0U)
 
#define DDRPHY_DTAR1_DTCOL_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR1_DTCOL_SHIFT) & DDRPHY_DTAR1_DTCOL_MASK)
 
#define DDRPHY_DTAR1_DTCOL_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR1_DTCOL_MASK) >> DDRPHY_DTAR1_DTCOL_SHIFT)
 
#define DDRPHY_DTAR2_DTBANK_MASK   (0x70000000UL)
 
#define DDRPHY_DTAR2_DTBANK_SHIFT   (28U)
 
#define DDRPHY_DTAR2_DTBANK_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR2_DTBANK_SHIFT) & DDRPHY_DTAR2_DTBANK_MASK)
 
#define DDRPHY_DTAR2_DTBANK_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR2_DTBANK_MASK) >> DDRPHY_DTAR2_DTBANK_SHIFT)
 
#define DDRPHY_DTAR2_DTROW_MASK   (0xFFFF000UL)
 
#define DDRPHY_DTAR2_DTROW_SHIFT   (12U)
 
#define DDRPHY_DTAR2_DTROW_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR2_DTROW_SHIFT) & DDRPHY_DTAR2_DTROW_MASK)
 
#define DDRPHY_DTAR2_DTROW_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR2_DTROW_MASK) >> DDRPHY_DTAR2_DTROW_SHIFT)
 
#define DDRPHY_DTAR2_DTCOL_MASK   (0xFFFU)
 
#define DDRPHY_DTAR2_DTCOL_SHIFT   (0U)
 
#define DDRPHY_DTAR2_DTCOL_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR2_DTCOL_SHIFT) & DDRPHY_DTAR2_DTCOL_MASK)
 
#define DDRPHY_DTAR2_DTCOL_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR2_DTCOL_MASK) >> DDRPHY_DTAR2_DTCOL_SHIFT)
 
#define DDRPHY_DTAR3_DTBANK_MASK   (0x70000000UL)
 
#define DDRPHY_DTAR3_DTBANK_SHIFT   (28U)
 
#define DDRPHY_DTAR3_DTBANK_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR3_DTBANK_SHIFT) & DDRPHY_DTAR3_DTBANK_MASK)
 
#define DDRPHY_DTAR3_DTBANK_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR3_DTBANK_MASK) >> DDRPHY_DTAR3_DTBANK_SHIFT)
 
#define DDRPHY_DTAR3_DTROW_MASK   (0xFFFF000UL)
 
#define DDRPHY_DTAR3_DTROW_SHIFT   (12U)
 
#define DDRPHY_DTAR3_DTROW_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR3_DTROW_SHIFT) & DDRPHY_DTAR3_DTROW_MASK)
 
#define DDRPHY_DTAR3_DTROW_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR3_DTROW_MASK) >> DDRPHY_DTAR3_DTROW_SHIFT)
 
#define DDRPHY_DTAR3_DTCOL_MASK   (0xFFFU)
 
#define DDRPHY_DTAR3_DTCOL_SHIFT   (0U)
 
#define DDRPHY_DTAR3_DTCOL_SET(x)   (((uint32_t)(x) << DDRPHY_DTAR3_DTCOL_SHIFT) & DDRPHY_DTAR3_DTCOL_MASK)
 
#define DDRPHY_DTAR3_DTCOL_GET(x)   (((uint32_t)(x) & DDRPHY_DTAR3_DTCOL_MASK) >> DDRPHY_DTAR3_DTCOL_SHIFT)
 
#define DDRPHY_DTDR0_DTBYTE3_MASK   (0xFF000000UL)
 
#define DDRPHY_DTDR0_DTBYTE3_SHIFT   (24U)
 
#define DDRPHY_DTDR0_DTBYTE3_SET(x)   (((uint32_t)(x) << DDRPHY_DTDR0_DTBYTE3_SHIFT) & DDRPHY_DTDR0_DTBYTE3_MASK)
 
#define DDRPHY_DTDR0_DTBYTE3_GET(x)   (((uint32_t)(x) & DDRPHY_DTDR0_DTBYTE3_MASK) >> DDRPHY_DTDR0_DTBYTE3_SHIFT)
 
#define DDRPHY_DTDR0_DTBYTE2_MASK   (0xFF0000UL)
 
#define DDRPHY_DTDR0_DTBYTE2_SHIFT   (16U)
 
#define DDRPHY_DTDR0_DTBYTE2_SET(x)   (((uint32_t)(x) << DDRPHY_DTDR0_DTBYTE2_SHIFT) & DDRPHY_DTDR0_DTBYTE2_MASK)
 
#define DDRPHY_DTDR0_DTBYTE2_GET(x)   (((uint32_t)(x) & DDRPHY_DTDR0_DTBYTE2_MASK) >> DDRPHY_DTDR0_DTBYTE2_SHIFT)
 
#define DDRPHY_DTDR0_DTBYTE1_MASK   (0xFF00U)
 
#define DDRPHY_DTDR0_DTBYTE1_SHIFT   (8U)
 
#define DDRPHY_DTDR0_DTBYTE1_SET(x)   (((uint32_t)(x) << DDRPHY_DTDR0_DTBYTE1_SHIFT) & DDRPHY_DTDR0_DTBYTE1_MASK)
 
#define DDRPHY_DTDR0_DTBYTE1_GET(x)   (((uint32_t)(x) & DDRPHY_DTDR0_DTBYTE1_MASK) >> DDRPHY_DTDR0_DTBYTE1_SHIFT)
 
#define DDRPHY_DTDR0_DTBYTE0_MASK   (0xFFU)
 
#define DDRPHY_DTDR0_DTBYTE0_SHIFT   (0U)
 
#define DDRPHY_DTDR0_DTBYTE0_SET(x)   (((uint32_t)(x) << DDRPHY_DTDR0_DTBYTE0_SHIFT) & DDRPHY_DTDR0_DTBYTE0_MASK)
 
#define DDRPHY_DTDR0_DTBYTE0_GET(x)   (((uint32_t)(x) & DDRPHY_DTDR0_DTBYTE0_MASK) >> DDRPHY_DTDR0_DTBYTE0_SHIFT)
 
#define DDRPHY_DTDR1_DTBYTE7_MASK   (0xFF000000UL)
 
#define DDRPHY_DTDR1_DTBYTE7_SHIFT   (24U)
 
#define DDRPHY_DTDR1_DTBYTE7_SET(x)   (((uint32_t)(x) << DDRPHY_DTDR1_DTBYTE7_SHIFT) & DDRPHY_DTDR1_DTBYTE7_MASK)
 
#define DDRPHY_DTDR1_DTBYTE7_GET(x)   (((uint32_t)(x) & DDRPHY_DTDR1_DTBYTE7_MASK) >> DDRPHY_DTDR1_DTBYTE7_SHIFT)
 
#define DDRPHY_DTDR1_DTBYTE6_MASK   (0xFF0000UL)
 
#define DDRPHY_DTDR1_DTBYTE6_SHIFT   (16U)
 
#define DDRPHY_DTDR1_DTBYTE6_SET(x)   (((uint32_t)(x) << DDRPHY_DTDR1_DTBYTE6_SHIFT) & DDRPHY_DTDR1_DTBYTE6_MASK)
 
#define DDRPHY_DTDR1_DTBYTE6_GET(x)   (((uint32_t)(x) & DDRPHY_DTDR1_DTBYTE6_MASK) >> DDRPHY_DTDR1_DTBYTE6_SHIFT)
 
#define DDRPHY_DTDR1_DTBYTE5_MASK   (0xFF00U)
 
#define DDRPHY_DTDR1_DTBYTE5_SHIFT   (8U)
 
#define DDRPHY_DTDR1_DTBYTE5_SET(x)   (((uint32_t)(x) << DDRPHY_DTDR1_DTBYTE5_SHIFT) & DDRPHY_DTDR1_DTBYTE5_MASK)
 
#define DDRPHY_DTDR1_DTBYTE5_GET(x)   (((uint32_t)(x) & DDRPHY_DTDR1_DTBYTE5_MASK) >> DDRPHY_DTDR1_DTBYTE5_SHIFT)
 
#define DDRPHY_DTDR1_DTBYTE4_MASK   (0xFFU)
 
#define DDRPHY_DTDR1_DTBYTE4_SHIFT   (0U)
 
#define DDRPHY_DTDR1_DTBYTE4_SET(x)   (((uint32_t)(x) << DDRPHY_DTDR1_DTBYTE4_SHIFT) & DDRPHY_DTDR1_DTBYTE4_MASK)
 
#define DDRPHY_DTDR1_DTBYTE4_GET(x)   (((uint32_t)(x) & DDRPHY_DTDR1_DTBYTE4_MASK) >> DDRPHY_DTDR1_DTBYTE4_SHIFT)
 
#define DDRPHY_DTEDR0_DTWBMX_MASK   (0xFF000000UL)
 
#define DDRPHY_DTEDR0_DTWBMX_SHIFT   (24U)
 
#define DDRPHY_DTEDR0_DTWBMX_GET(x)   (((uint32_t)(x) & DDRPHY_DTEDR0_DTWBMX_MASK) >> DDRPHY_DTEDR0_DTWBMX_SHIFT)
 
#define DDRPHY_DTEDR0_DTWBMN_MASK   (0xFF0000UL)
 
#define DDRPHY_DTEDR0_DTWBMN_SHIFT   (16U)
 
#define DDRPHY_DTEDR0_DTWBMN_GET(x)   (((uint32_t)(x) & DDRPHY_DTEDR0_DTWBMN_MASK) >> DDRPHY_DTEDR0_DTWBMN_SHIFT)
 
#define DDRPHY_DTEDR0_DTWLMX_MASK   (0xFF00U)
 
#define DDRPHY_DTEDR0_DTWLMX_SHIFT   (8U)
 
#define DDRPHY_DTEDR0_DTWLMX_GET(x)   (((uint32_t)(x) & DDRPHY_DTEDR0_DTWLMX_MASK) >> DDRPHY_DTEDR0_DTWLMX_SHIFT)
 
#define DDRPHY_DTEDR0_DTWLMN_MASK   (0xFFU)
 
#define DDRPHY_DTEDR0_DTWLMN_SHIFT   (0U)
 
#define DDRPHY_DTEDR0_DTWLMN_GET(x)   (((uint32_t)(x) & DDRPHY_DTEDR0_DTWLMN_MASK) >> DDRPHY_DTEDR0_DTWLMN_SHIFT)
 
#define DDRPHY_DTEDR1_DTRBMX_MASK   (0xFF000000UL)
 
#define DDRPHY_DTEDR1_DTRBMX_SHIFT   (24U)
 
#define DDRPHY_DTEDR1_DTRBMX_GET(x)   (((uint32_t)(x) & DDRPHY_DTEDR1_DTRBMX_MASK) >> DDRPHY_DTEDR1_DTRBMX_SHIFT)
 
#define DDRPHY_DTEDR1_DTRBMN_MASK   (0xFF0000UL)
 
#define DDRPHY_DTEDR1_DTRBMN_SHIFT   (16U)
 
#define DDRPHY_DTEDR1_DTRBMN_GET(x)   (((uint32_t)(x) & DDRPHY_DTEDR1_DTRBMN_MASK) >> DDRPHY_DTEDR1_DTRBMN_SHIFT)
 
#define DDRPHY_DTEDR1_DTRLMX_MASK   (0xFF00U)
 
#define DDRPHY_DTEDR1_DTRLMX_SHIFT   (8U)
 
#define DDRPHY_DTEDR1_DTRLMX_GET(x)   (((uint32_t)(x) & DDRPHY_DTEDR1_DTRLMX_MASK) >> DDRPHY_DTEDR1_DTRLMX_SHIFT)
 
#define DDRPHY_DTEDR1_DTRLMN_MASK   (0xFFU)
 
#define DDRPHY_DTEDR1_DTRLMN_SHIFT   (0U)
 
#define DDRPHY_DTEDR1_DTRLMN_GET(x)   (((uint32_t)(x) & DDRPHY_DTEDR1_DTRLMN_MASK) >> DDRPHY_DTEDR1_DTRLMN_SHIFT)
 
#define DDRPHY_PGCR2_DYNACPDD1_MASK   (0x80000000UL)
 
#define DDRPHY_PGCR2_DYNACPDD1_SHIFT   (31U)
 
#define DDRPHY_PGCR2_DYNACPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR2_DYNACPDD1_SHIFT) & DDRPHY_PGCR2_DYNACPDD1_MASK)
 
#define DDRPHY_PGCR2_DYNACPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR2_DYNACPDD1_MASK) >> DDRPHY_PGCR2_DYNACPDD1_SHIFT)
 
#define DDRPHY_PGCR2_LPMSTRC0_MASK   (0x40000000UL)
 
#define DDRPHY_PGCR2_LPMSTRC0_SHIFT   (30U)
 
#define DDRPHY_PGCR2_LPMSTRC0_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR2_LPMSTRC0_SHIFT) & DDRPHY_PGCR2_LPMSTRC0_MASK)
 
#define DDRPHY_PGCR2_LPMSTRC0_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR2_LPMSTRC0_MASK) >> DDRPHY_PGCR2_LPMSTRC0_SHIFT)
 
#define DDRPHY_PGCR2_ACPDDC_MASK   (0x20000000UL)
 
#define DDRPHY_PGCR2_ACPDDC_SHIFT   (29U)
 
#define DDRPHY_PGCR2_ACPDDC_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR2_ACPDDC_SHIFT) & DDRPHY_PGCR2_ACPDDC_MASK)
 
#define DDRPHY_PGCR2_ACPDDC_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR2_ACPDDC_MASK) >> DDRPHY_PGCR2_ACPDDC_SHIFT)
 
#define DDRPHY_PGCR2_SHRAC_MASK   (0x10000000UL)
 
#define DDRPHY_PGCR2_SHRAC_SHIFT   (28U)
 
#define DDRPHY_PGCR2_SHRAC_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR2_SHRAC_SHIFT) & DDRPHY_PGCR2_SHRAC_MASK)
 
#define DDRPHY_PGCR2_SHRAC_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR2_SHRAC_MASK) >> DDRPHY_PGCR2_SHRAC_SHIFT)
 
#define DDRPHY_PGCR2_DTPMXTMR_MASK   (0xFF00000UL)
 
#define DDRPHY_PGCR2_DTPMXTMR_SHIFT   (20U)
 
#define DDRPHY_PGCR2_DTPMXTMR_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR2_DTPMXTMR_SHIFT) & DDRPHY_PGCR2_DTPMXTMR_MASK)
 
#define DDRPHY_PGCR2_DTPMXTMR_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR2_DTPMXTMR_MASK) >> DDRPHY_PGCR2_DTPMXTMR_SHIFT)
 
#define DDRPHY_PGCR2_FXDLAT_MASK   (0x80000UL)
 
#define DDRPHY_PGCR2_FXDLAT_SHIFT   (19U)
 
#define DDRPHY_PGCR2_FXDLAT_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR2_FXDLAT_SHIFT) & DDRPHY_PGCR2_FXDLAT_MASK)
 
#define DDRPHY_PGCR2_FXDLAT_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR2_FXDLAT_MASK) >> DDRPHY_PGCR2_FXDLAT_SHIFT)
 
#define DDRPHY_PGCR2_NOBUB_MASK   (0x40000UL)
 
#define DDRPHY_PGCR2_NOBUB_SHIFT   (18U)
 
#define DDRPHY_PGCR2_NOBUB_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR2_NOBUB_SHIFT) & DDRPHY_PGCR2_NOBUB_MASK)
 
#define DDRPHY_PGCR2_NOBUB_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR2_NOBUB_MASK) >> DDRPHY_PGCR2_NOBUB_SHIFT)
 
#define DDRPHY_PGCR2_TREFPRD_MASK   (0x3FFFFUL)
 
#define DDRPHY_PGCR2_TREFPRD_SHIFT   (0U)
 
#define DDRPHY_PGCR2_TREFPRD_SET(x)   (((uint32_t)(x) << DDRPHY_PGCR2_TREFPRD_SHIFT) & DDRPHY_PGCR2_TREFPRD_MASK)
 
#define DDRPHY_PGCR2_TREFPRD_GET(x)   (((uint32_t)(x) & DDRPHY_PGCR2_TREFPRD_MASK) >> DDRPHY_PGCR2_TREFPRD_SHIFT)
 
#define DDRPHY_RDIMMGCR0_MIRROR_MASK   (0x80000000UL)
 
#define DDRPHY_RDIMMGCR0_MIRROR_SHIFT   (31U)
 
#define DDRPHY_RDIMMGCR0_MIRROR_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_MIRROR_MASK) >> DDRPHY_RDIMMGCR0_MIRROR_SHIFT)
 
#define DDRPHY_RDIMMGCR0_QCSEN_MASK   (0x40000000UL)
 
#define DDRPHY_RDIMMGCR0_QCSEN_SHIFT   (30U)
 
#define DDRPHY_RDIMMGCR0_QCSEN_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_QCSEN_MASK) >> DDRPHY_RDIMMGCR0_QCSEN_SHIFT)
 
#define DDRPHY_RDIMMGCR0_MIRROROE_MASK   (0x20000000UL)
 
#define DDRPHY_RDIMMGCR0_MIRROROE_SHIFT   (29U)
 
#define DDRPHY_RDIMMGCR0_MIRROROE_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_MIRROROE_MASK) >> DDRPHY_RDIMMGCR0_MIRROROE_SHIFT)
 
#define DDRPHY_RDIMMGCR0_QCSENOE_MASK   (0x10000000UL)
 
#define DDRPHY_RDIMMGCR0_QCSENOE_SHIFT   (28U)
 
#define DDRPHY_RDIMMGCR0_QCSENOE_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_QCSENOE_MASK) >> DDRPHY_RDIMMGCR0_QCSENOE_SHIFT)
 
#define DDRPHY_RDIMMGCR0_RDIMMIOM_MASK   (0x8000000UL)
 
#define DDRPHY_RDIMMGCR0_RDIMMIOM_SHIFT   (27U)
 
#define DDRPHY_RDIMMGCR0_RDIMMIOM_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMMIOM_MASK) >> DDRPHY_RDIMMGCR0_RDIMMIOM_SHIFT)
 
#define DDRPHY_RDIMMGCR0_RDIMMPDR_MASK   (0x4000000UL)
 
#define DDRPHY_RDIMMGCR0_RDIMMPDR_SHIFT   (26U)
 
#define DDRPHY_RDIMMGCR0_RDIMMPDR_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMMPDR_MASK) >> DDRPHY_RDIMMGCR0_RDIMMPDR_SHIFT)
 
#define DDRPHY_RDIMMGCR0_RDIMMPDD_MASK   (0x2000000UL)
 
#define DDRPHY_RDIMMGCR0_RDIMMPDD_SHIFT   (25U)
 
#define DDRPHY_RDIMMGCR0_RDIMMPDD_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMMPDD_MASK) >> DDRPHY_RDIMMGCR0_RDIMMPDD_SHIFT)
 
#define DDRPHY_RDIMMGCR0_RDIMMODT_MASK   (0x1000000UL)
 
#define DDRPHY_RDIMMGCR0_RDIMMODT_SHIFT   (24U)
 
#define DDRPHY_RDIMMGCR0_RDIMMODT_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMMODT_MASK) >> DDRPHY_RDIMMGCR0_RDIMMODT_SHIFT)
 
#define DDRPHY_RDIMMGCR0_ERROUTOE_MASK   (0x800000UL)
 
#define DDRPHY_RDIMMGCR0_ERROUTOE_SHIFT   (23U)
 
#define DDRPHY_RDIMMGCR0_ERROUTOE_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTOE_MASK) >> DDRPHY_RDIMMGCR0_ERROUTOE_SHIFT)
 
#define DDRPHY_RDIMMGCR0_ERROUTIOM_MASK   (0x400000UL)
 
#define DDRPHY_RDIMMGCR0_ERROUTIOM_SHIFT   (22U)
 
#define DDRPHY_RDIMMGCR0_ERROUTIOM_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTIOM_MASK) >> DDRPHY_RDIMMGCR0_ERROUTIOM_SHIFT)
 
#define DDRPHY_RDIMMGCR0_ERROUTPDR_MASK   (0x200000UL)
 
#define DDRPHY_RDIMMGCR0_ERROUTPDR_SHIFT   (21U)
 
#define DDRPHY_RDIMMGCR0_ERROUTPDR_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTPDR_MASK) >> DDRPHY_RDIMMGCR0_ERROUTPDR_SHIFT)
 
#define DDRPHY_RDIMMGCR0_ERROUTPDD_MASK   (0x100000UL)
 
#define DDRPHY_RDIMMGCR0_ERROUTPDD_SHIFT   (20U)
 
#define DDRPHY_RDIMMGCR0_ERROUTPDD_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTPDD_MASK) >> DDRPHY_RDIMMGCR0_ERROUTPDD_SHIFT)
 
#define DDRPHY_RDIMMGCR0_ERROUTODT_MASK   (0x80000UL)
 
#define DDRPHY_RDIMMGCR0_ERROUTODT_SHIFT   (19U)
 
#define DDRPHY_RDIMMGCR0_ERROUTODT_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTODT_MASK) >> DDRPHY_RDIMMGCR0_ERROUTODT_SHIFT)
 
#define DDRPHY_RDIMMGCR0_PARINOE_MASK   (0x40000UL)
 
#define DDRPHY_RDIMMGCR0_PARINOE_SHIFT   (18U)
 
#define DDRPHY_RDIMMGCR0_PARINOE_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINOE_MASK) >> DDRPHY_RDIMMGCR0_PARINOE_SHIFT)
 
#define DDRPHY_RDIMMGCR0_PARINIOM_MASK   (0x20000UL)
 
#define DDRPHY_RDIMMGCR0_PARINIOM_SHIFT   (17U)
 
#define DDRPHY_RDIMMGCR0_PARINIOM_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINIOM_MASK) >> DDRPHY_RDIMMGCR0_PARINIOM_SHIFT)
 
#define DDRPHY_RDIMMGCR0_PARINPDR_MASK   (0x10000UL)
 
#define DDRPHY_RDIMMGCR0_PARINPDR_SHIFT   (16U)
 
#define DDRPHY_RDIMMGCR0_PARINPDR_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINPDR_MASK) >> DDRPHY_RDIMMGCR0_PARINPDR_SHIFT)
 
#define DDRPHY_RDIMMGCR0_PARINPDD_MASK   (0x8000U)
 
#define DDRPHY_RDIMMGCR0_PARINPDD_SHIFT   (15U)
 
#define DDRPHY_RDIMMGCR0_PARINPDD_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINPDD_MASK) >> DDRPHY_RDIMMGCR0_PARINPDD_SHIFT)
 
#define DDRPHY_RDIMMGCR0_PARINODT_MASK   (0x4000U)
 
#define DDRPHY_RDIMMGCR0_PARINODT_SHIFT   (14U)
 
#define DDRPHY_RDIMMGCR0_PARINODT_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINODT_MASK) >> DDRPHY_RDIMMGCR0_PARINODT_SHIFT)
 
#define DDRPHY_RDIMMGCR0_SOPERR_MASK   (0x4U)
 
#define DDRPHY_RDIMMGCR0_SOPERR_SHIFT   (2U)
 
#define DDRPHY_RDIMMGCR0_SOPERR_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_SOPERR_MASK) >> DDRPHY_RDIMMGCR0_SOPERR_SHIFT)
 
#define DDRPHY_RDIMMGCR0_ERRNOREG_MASK   (0x2U)
 
#define DDRPHY_RDIMMGCR0_ERRNOREG_SHIFT   (1U)
 
#define DDRPHY_RDIMMGCR0_ERRNOREG_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERRNOREG_MASK) >> DDRPHY_RDIMMGCR0_ERRNOREG_SHIFT)
 
#define DDRPHY_RDIMMGCR0_RDIMM_MASK   (0x1U)
 
#define DDRPHY_RDIMMGCR0_RDIMM_SHIFT   (0U)
 
#define DDRPHY_RDIMMGCR0_RDIMM_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMM_MASK) >> DDRPHY_RDIMMGCR0_RDIMM_SHIFT)
 
#define DDRPHY_RDIMMGCR1_CRINIT_MASK   (0xFFFF0000UL)
 
#define DDRPHY_RDIMMGCR1_CRINIT_SHIFT   (16U)
 
#define DDRPHY_RDIMMGCR1_CRINIT_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR1_CRINIT_MASK) >> DDRPHY_RDIMMGCR1_CRINIT_SHIFT)
 
#define DDRPHY_RDIMMGCR1_TBCMRD_MASK   (0x7000U)
 
#define DDRPHY_RDIMMGCR1_TBCMRD_SHIFT   (12U)
 
#define DDRPHY_RDIMMGCR1_TBCMRD_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR1_TBCMRD_MASK) >> DDRPHY_RDIMMGCR1_TBCMRD_SHIFT)
 
#define DDRPHY_RDIMMGCR1_TBCSTAB_MASK   (0xFFFU)
 
#define DDRPHY_RDIMMGCR1_TBCSTAB_SHIFT   (0U)
 
#define DDRPHY_RDIMMGCR1_TBCSTAB_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMGCR1_TBCSTAB_MASK) >> DDRPHY_RDIMMGCR1_TBCSTAB_SHIFT)
 
#define DDRPHY_RDIMMCR0_RC7_MASK   (0xF0000000UL)
 
#define DDRPHY_RDIMMCR0_RC7_SHIFT   (28U)
 
#define DDRPHY_RDIMMCR0_RC7_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC7_MASK) >> DDRPHY_RDIMMCR0_RC7_SHIFT)
 
#define DDRPHY_RDIMMCR0_RC6_MASK   (0xF000000UL)
 
#define DDRPHY_RDIMMCR0_RC6_SHIFT   (24U)
 
#define DDRPHY_RDIMMCR0_RC6_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC6_MASK) >> DDRPHY_RDIMMCR0_RC6_SHIFT)
 
#define DDRPHY_RDIMMCR0_RC5_MASK   (0xF00000UL)
 
#define DDRPHY_RDIMMCR0_RC5_SHIFT   (20U)
 
#define DDRPHY_RDIMMCR0_RC5_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC5_MASK) >> DDRPHY_RDIMMCR0_RC5_SHIFT)
 
#define DDRPHY_RDIMMCR0_RC4_MASK   (0xF0000UL)
 
#define DDRPHY_RDIMMCR0_RC4_SHIFT   (16U)
 
#define DDRPHY_RDIMMCR0_RC4_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC4_MASK) >> DDRPHY_RDIMMCR0_RC4_SHIFT)
 
#define DDRPHY_RDIMMCR0_RC3_MASK   (0xF000U)
 
#define DDRPHY_RDIMMCR0_RC3_SHIFT   (12U)
 
#define DDRPHY_RDIMMCR0_RC3_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC3_MASK) >> DDRPHY_RDIMMCR0_RC3_SHIFT)
 
#define DDRPHY_RDIMMCR0_RC2_MASK   (0xF00U)
 
#define DDRPHY_RDIMMCR0_RC2_SHIFT   (8U)
 
#define DDRPHY_RDIMMCR0_RC2_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC2_MASK) >> DDRPHY_RDIMMCR0_RC2_SHIFT)
 
#define DDRPHY_RDIMMCR0_RC1_MASK   (0xF0U)
 
#define DDRPHY_RDIMMCR0_RC1_SHIFT   (4U)
 
#define DDRPHY_RDIMMCR0_RC1_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC1_MASK) >> DDRPHY_RDIMMCR0_RC1_SHIFT)
 
#define DDRPHY_RDIMMCR0_RC0_MASK   (0xFU)
 
#define DDRPHY_RDIMMCR0_RC0_SHIFT   (0U)
 
#define DDRPHY_RDIMMCR0_RC0_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC0_MASK) >> DDRPHY_RDIMMCR0_RC0_SHIFT)
 
#define DDRPHY_RDIMMCR1_RC15_MASK   (0xF0000000UL)
 
#define DDRPHY_RDIMMCR1_RC15_SHIFT   (28U)
 
#define DDRPHY_RDIMMCR1_RC15_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC15_MASK) >> DDRPHY_RDIMMCR1_RC15_SHIFT)
 
#define DDRPHY_RDIMMCR1_RC14_MASK   (0xF000000UL)
 
#define DDRPHY_RDIMMCR1_RC14_SHIFT   (24U)
 
#define DDRPHY_RDIMMCR1_RC14_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC14_MASK) >> DDRPHY_RDIMMCR1_RC14_SHIFT)
 
#define DDRPHY_RDIMMCR1_RC13_MASK   (0xF00000UL)
 
#define DDRPHY_RDIMMCR1_RC13_SHIFT   (20U)
 
#define DDRPHY_RDIMMCR1_RC13_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC13_MASK) >> DDRPHY_RDIMMCR1_RC13_SHIFT)
 
#define DDRPHY_RDIMMCR1_RC12_MASK   (0xF0000UL)
 
#define DDRPHY_RDIMMCR1_RC12_SHIFT   (16U)
 
#define DDRPHY_RDIMMCR1_RC12_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC12_MASK) >> DDRPHY_RDIMMCR1_RC12_SHIFT)
 
#define DDRPHY_RDIMMCR1_RC11_MASK   (0xF000U)
 
#define DDRPHY_RDIMMCR1_RC11_SHIFT   (12U)
 
#define DDRPHY_RDIMMCR1_RC11_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC11_MASK) >> DDRPHY_RDIMMCR1_RC11_SHIFT)
 
#define DDRPHY_RDIMMCR1_RC10_MASK   (0xF00U)
 
#define DDRPHY_RDIMMCR1_RC10_SHIFT   (8U)
 
#define DDRPHY_RDIMMCR1_RC10_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC10_MASK) >> DDRPHY_RDIMMCR1_RC10_SHIFT)
 
#define DDRPHY_RDIMMCR1_RC9_MASK   (0xF0U)
 
#define DDRPHY_RDIMMCR1_RC9_SHIFT   (4U)
 
#define DDRPHY_RDIMMCR1_RC9_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC9_MASK) >> DDRPHY_RDIMMCR1_RC9_SHIFT)
 
#define DDRPHY_RDIMMCR1_RC8_MASK   (0xFU)
 
#define DDRPHY_RDIMMCR1_RC8_SHIFT   (0U)
 
#define DDRPHY_RDIMMCR1_RC8_GET(x)   (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC8_MASK) >> DDRPHY_RDIMMCR1_RC8_SHIFT)
 
#define DDRPHY_DCUAR_ATYPE_MASK   (0x800U)
 
#define DDRPHY_DCUAR_ATYPE_SHIFT   (11U)
 
#define DDRPHY_DCUAR_ATYPE_SET(x)   (((uint32_t)(x) << DDRPHY_DCUAR_ATYPE_SHIFT) & DDRPHY_DCUAR_ATYPE_MASK)
 
#define DDRPHY_DCUAR_ATYPE_GET(x)   (((uint32_t)(x) & DDRPHY_DCUAR_ATYPE_MASK) >> DDRPHY_DCUAR_ATYPE_SHIFT)
 
#define DDRPHY_DCUAR_INCA_MASK   (0x400U)
 
#define DDRPHY_DCUAR_INCA_SHIFT   (10U)
 
#define DDRPHY_DCUAR_INCA_SET(x)   (((uint32_t)(x) << DDRPHY_DCUAR_INCA_SHIFT) & DDRPHY_DCUAR_INCA_MASK)
 
#define DDRPHY_DCUAR_INCA_GET(x)   (((uint32_t)(x) & DDRPHY_DCUAR_INCA_MASK) >> DDRPHY_DCUAR_INCA_SHIFT)
 
#define DDRPHY_DCUAR_CSEL_MASK   (0x300U)
 
#define DDRPHY_DCUAR_CSEL_SHIFT   (8U)
 
#define DDRPHY_DCUAR_CSEL_SET(x)   (((uint32_t)(x) << DDRPHY_DCUAR_CSEL_SHIFT) & DDRPHY_DCUAR_CSEL_MASK)
 
#define DDRPHY_DCUAR_CSEL_GET(x)   (((uint32_t)(x) & DDRPHY_DCUAR_CSEL_MASK) >> DDRPHY_DCUAR_CSEL_SHIFT)
 
#define DDRPHY_DCUAR_CSADDR_MASK   (0xF0U)
 
#define DDRPHY_DCUAR_CSADDR_SHIFT   (4U)
 
#define DDRPHY_DCUAR_CSADDR_SET(x)   (((uint32_t)(x) << DDRPHY_DCUAR_CSADDR_SHIFT) & DDRPHY_DCUAR_CSADDR_MASK)
 
#define DDRPHY_DCUAR_CSADDR_GET(x)   (((uint32_t)(x) & DDRPHY_DCUAR_CSADDR_MASK) >> DDRPHY_DCUAR_CSADDR_SHIFT)
 
#define DDRPHY_DCUAR_CWADDR_MASK   (0xFU)
 
#define DDRPHY_DCUAR_CWADDR_SHIFT   (0U)
 
#define DDRPHY_DCUAR_CWADDR_SET(x)   (((uint32_t)(x) << DDRPHY_DCUAR_CWADDR_SHIFT) & DDRPHY_DCUAR_CWADDR_MASK)
 
#define DDRPHY_DCUAR_CWADDR_GET(x)   (((uint32_t)(x) & DDRPHY_DCUAR_CWADDR_MASK) >> DDRPHY_DCUAR_CWADDR_SHIFT)
 
#define DDRPHY_DCUDR_CDATA_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_DCUDR_CDATA_SHIFT   (0U)
 
#define DDRPHY_DCUDR_CDATA_SET(x)   (((uint32_t)(x) << DDRPHY_DCUDR_CDATA_SHIFT) & DDRPHY_DCUDR_CDATA_MASK)
 
#define DDRPHY_DCUDR_CDATA_GET(x)   (((uint32_t)(x) & DDRPHY_DCUDR_CDATA_MASK) >> DDRPHY_DCUDR_CDATA_SHIFT)
 
#define DDRPHY_DCURR_XCEN_MASK   (0x800000UL)
 
#define DDRPHY_DCURR_XCEN_SHIFT   (23U)
 
#define DDRPHY_DCURR_XCEN_SET(x)   (((uint32_t)(x) << DDRPHY_DCURR_XCEN_SHIFT) & DDRPHY_DCURR_XCEN_MASK)
 
#define DDRPHY_DCURR_XCEN_GET(x)   (((uint32_t)(x) & DDRPHY_DCURR_XCEN_MASK) >> DDRPHY_DCURR_XCEN_SHIFT)
 
#define DDRPHY_DCURR_RCEN_MASK   (0x400000UL)
 
#define DDRPHY_DCURR_RCEN_SHIFT   (22U)
 
#define DDRPHY_DCURR_RCEN_SET(x)   (((uint32_t)(x) << DDRPHY_DCURR_RCEN_SHIFT) & DDRPHY_DCURR_RCEN_MASK)
 
#define DDRPHY_DCURR_RCEN_GET(x)   (((uint32_t)(x) & DDRPHY_DCURR_RCEN_MASK) >> DDRPHY_DCURR_RCEN_SHIFT)
 
#define DDRPHY_DCURR_SCOF_MASK   (0x200000UL)
 
#define DDRPHY_DCURR_SCOF_SHIFT   (21U)
 
#define DDRPHY_DCURR_SCOF_SET(x)   (((uint32_t)(x) << DDRPHY_DCURR_SCOF_SHIFT) & DDRPHY_DCURR_SCOF_MASK)
 
#define DDRPHY_DCURR_SCOF_GET(x)   (((uint32_t)(x) & DDRPHY_DCURR_SCOF_MASK) >> DDRPHY_DCURR_SCOF_SHIFT)
 
#define DDRPHY_DCURR_SONF_MASK   (0x100000UL)
 
#define DDRPHY_DCURR_SONF_SHIFT   (20U)
 
#define DDRPHY_DCURR_SONF_SET(x)   (((uint32_t)(x) << DDRPHY_DCURR_SONF_SHIFT) & DDRPHY_DCURR_SONF_MASK)
 
#define DDRPHY_DCURR_SONF_GET(x)   (((uint32_t)(x) & DDRPHY_DCURR_SONF_MASK) >> DDRPHY_DCURR_SONF_SHIFT)
 
#define DDRPHY_DCURR_NFAIL_MASK   (0xFF000UL)
 
#define DDRPHY_DCURR_NFAIL_SHIFT   (12U)
 
#define DDRPHY_DCURR_NFAIL_SET(x)   (((uint32_t)(x) << DDRPHY_DCURR_NFAIL_SHIFT) & DDRPHY_DCURR_NFAIL_MASK)
 
#define DDRPHY_DCURR_NFAIL_GET(x)   (((uint32_t)(x) & DDRPHY_DCURR_NFAIL_MASK) >> DDRPHY_DCURR_NFAIL_SHIFT)
 
#define DDRPHY_DCURR_EADDR_MASK   (0xF00U)
 
#define DDRPHY_DCURR_EADDR_SHIFT   (8U)
 
#define DDRPHY_DCURR_EADDR_SET(x)   (((uint32_t)(x) << DDRPHY_DCURR_EADDR_SHIFT) & DDRPHY_DCURR_EADDR_MASK)
 
#define DDRPHY_DCURR_EADDR_GET(x)   (((uint32_t)(x) & DDRPHY_DCURR_EADDR_MASK) >> DDRPHY_DCURR_EADDR_SHIFT)
 
#define DDRPHY_DCURR_SADDR_MASK   (0xF0U)
 
#define DDRPHY_DCURR_SADDR_SHIFT   (4U)
 
#define DDRPHY_DCURR_SADDR_SET(x)   (((uint32_t)(x) << DDRPHY_DCURR_SADDR_SHIFT) & DDRPHY_DCURR_SADDR_MASK)
 
#define DDRPHY_DCURR_SADDR_GET(x)   (((uint32_t)(x) & DDRPHY_DCURR_SADDR_MASK) >> DDRPHY_DCURR_SADDR_SHIFT)
 
#define DDRPHY_DCURR_DINST_MASK   (0xFU)
 
#define DDRPHY_DCURR_DINST_SHIFT   (0U)
 
#define DDRPHY_DCURR_DINST_SET(x)   (((uint32_t)(x) << DDRPHY_DCURR_DINST_SHIFT) & DDRPHY_DCURR_DINST_MASK)
 
#define DDRPHY_DCURR_DINST_GET(x)   (((uint32_t)(x) & DDRPHY_DCURR_DINST_MASK) >> DDRPHY_DCURR_DINST_SHIFT)
 
#define DDRPHY_DCULR_XLEADDR_MASK   (0xF0000000UL)
 
#define DDRPHY_DCULR_XLEADDR_SHIFT   (28U)
 
#define DDRPHY_DCULR_XLEADDR_SET(x)   (((uint32_t)(x) << DDRPHY_DCULR_XLEADDR_SHIFT) & DDRPHY_DCULR_XLEADDR_MASK)
 
#define DDRPHY_DCULR_XLEADDR_GET(x)   (((uint32_t)(x) & DDRPHY_DCULR_XLEADDR_MASK) >> DDRPHY_DCULR_XLEADDR_SHIFT)
 
#define DDRPHY_DCULR_IDA_MASK   (0x20000UL)
 
#define DDRPHY_DCULR_IDA_SHIFT   (17U)
 
#define DDRPHY_DCULR_IDA_SET(x)   (((uint32_t)(x) << DDRPHY_DCULR_IDA_SHIFT) & DDRPHY_DCULR_IDA_MASK)
 
#define DDRPHY_DCULR_IDA_GET(x)   (((uint32_t)(x) & DDRPHY_DCULR_IDA_MASK) >> DDRPHY_DCULR_IDA_SHIFT)
 
#define DDRPHY_DCULR_LINF_MASK   (0x10000UL)
 
#define DDRPHY_DCULR_LINF_SHIFT   (16U)
 
#define DDRPHY_DCULR_LINF_SET(x)   (((uint32_t)(x) << DDRPHY_DCULR_LINF_SHIFT) & DDRPHY_DCULR_LINF_MASK)
 
#define DDRPHY_DCULR_LINF_GET(x)   (((uint32_t)(x) & DDRPHY_DCULR_LINF_MASK) >> DDRPHY_DCULR_LINF_SHIFT)
 
#define DDRPHY_DCULR_LCNT_MASK   (0xFF00U)
 
#define DDRPHY_DCULR_LCNT_SHIFT   (8U)
 
#define DDRPHY_DCULR_LCNT_SET(x)   (((uint32_t)(x) << DDRPHY_DCULR_LCNT_SHIFT) & DDRPHY_DCULR_LCNT_MASK)
 
#define DDRPHY_DCULR_LCNT_GET(x)   (((uint32_t)(x) & DDRPHY_DCULR_LCNT_MASK) >> DDRPHY_DCULR_LCNT_SHIFT)
 
#define DDRPHY_DCULR_LEADDR_MASK   (0xF0U)
 
#define DDRPHY_DCULR_LEADDR_SHIFT   (4U)
 
#define DDRPHY_DCULR_LEADDR_SET(x)   (((uint32_t)(x) << DDRPHY_DCULR_LEADDR_SHIFT) & DDRPHY_DCULR_LEADDR_MASK)
 
#define DDRPHY_DCULR_LEADDR_GET(x)   (((uint32_t)(x) & DDRPHY_DCULR_LEADDR_MASK) >> DDRPHY_DCULR_LEADDR_SHIFT)
 
#define DDRPHY_DCULR_LSADDR_MASK   (0xFU)
 
#define DDRPHY_DCULR_LSADDR_SHIFT   (0U)
 
#define DDRPHY_DCULR_LSADDR_SET(x)   (((uint32_t)(x) << DDRPHY_DCULR_LSADDR_SHIFT) & DDRPHY_DCULR_LSADDR_MASK)
 
#define DDRPHY_DCULR_LSADDR_GET(x)   (((uint32_t)(x) & DDRPHY_DCULR_LSADDR_MASK) >> DDRPHY_DCULR_LSADDR_SHIFT)
 
#define DDRPHY_DCUGCR_RCSW_MASK   (0xFFFFU)
 
#define DDRPHY_DCUGCR_RCSW_SHIFT   (0U)
 
#define DDRPHY_DCUGCR_RCSW_SET(x)   (((uint32_t)(x) << DDRPHY_DCUGCR_RCSW_SHIFT) & DDRPHY_DCUGCR_RCSW_MASK)
 
#define DDRPHY_DCUGCR_RCSW_GET(x)   (((uint32_t)(x) & DDRPHY_DCUGCR_RCSW_MASK) >> DDRPHY_DCUGCR_RCSW_SHIFT)
 
#define DDRPHY_DCUTPR_TDCUT3_MASK   (0xFF000000UL)
 
#define DDRPHY_DCUTPR_TDCUT3_SHIFT   (24U)
 
#define DDRPHY_DCUTPR_TDCUT3_SET(x)   (((uint32_t)(x) << DDRPHY_DCUTPR_TDCUT3_SHIFT) & DDRPHY_DCUTPR_TDCUT3_MASK)
 
#define DDRPHY_DCUTPR_TDCUT3_GET(x)   (((uint32_t)(x) & DDRPHY_DCUTPR_TDCUT3_MASK) >> DDRPHY_DCUTPR_TDCUT3_SHIFT)
 
#define DDRPHY_DCUTPR_TDCUT2_MASK   (0xFF0000UL)
 
#define DDRPHY_DCUTPR_TDCUT2_SHIFT   (16U)
 
#define DDRPHY_DCUTPR_TDCUT2_SET(x)   (((uint32_t)(x) << DDRPHY_DCUTPR_TDCUT2_SHIFT) & DDRPHY_DCUTPR_TDCUT2_MASK)
 
#define DDRPHY_DCUTPR_TDCUT2_GET(x)   (((uint32_t)(x) & DDRPHY_DCUTPR_TDCUT2_MASK) >> DDRPHY_DCUTPR_TDCUT2_SHIFT)
 
#define DDRPHY_DCUTPR_TDCUT1_MASK   (0xFF00U)
 
#define DDRPHY_DCUTPR_TDCUT1_SHIFT   (8U)
 
#define DDRPHY_DCUTPR_TDCUT1_SET(x)   (((uint32_t)(x) << DDRPHY_DCUTPR_TDCUT1_SHIFT) & DDRPHY_DCUTPR_TDCUT1_MASK)
 
#define DDRPHY_DCUTPR_TDCUT1_GET(x)   (((uint32_t)(x) & DDRPHY_DCUTPR_TDCUT1_MASK) >> DDRPHY_DCUTPR_TDCUT1_SHIFT)
 
#define DDRPHY_DCUTPR_TDCUT0_MASK   (0xFFU)
 
#define DDRPHY_DCUTPR_TDCUT0_SHIFT   (0U)
 
#define DDRPHY_DCUTPR_TDCUT0_SET(x)   (((uint32_t)(x) << DDRPHY_DCUTPR_TDCUT0_SHIFT) & DDRPHY_DCUTPR_TDCUT0_MASK)
 
#define DDRPHY_DCUTPR_TDCUT0_GET(x)   (((uint32_t)(x) & DDRPHY_DCUTPR_TDCUT0_MASK) >> DDRPHY_DCUTPR_TDCUT0_SHIFT)
 
#define DDRPHY_DCUSR0_CFULL_MASK   (0x4U)
 
#define DDRPHY_DCUSR0_CFULL_SHIFT   (2U)
 
#define DDRPHY_DCUSR0_CFULL_GET(x)   (((uint32_t)(x) & DDRPHY_DCUSR0_CFULL_MASK) >> DDRPHY_DCUSR0_CFULL_SHIFT)
 
#define DDRPHY_DCUSR0_CFAIL_MASK   (0x2U)
 
#define DDRPHY_DCUSR0_CFAIL_SHIFT   (1U)
 
#define DDRPHY_DCUSR0_CFAIL_GET(x)   (((uint32_t)(x) & DDRPHY_DCUSR0_CFAIL_MASK) >> DDRPHY_DCUSR0_CFAIL_SHIFT)
 
#define DDRPHY_DCUSR0_RDONE_MASK   (0x1U)
 
#define DDRPHY_DCUSR0_RDONE_SHIFT   (0U)
 
#define DDRPHY_DCUSR0_RDONE_GET(x)   (((uint32_t)(x) & DDRPHY_DCUSR0_RDONE_MASK) >> DDRPHY_DCUSR0_RDONE_SHIFT)
 
#define DDRPHY_DCUSR1_LPCNT_MASK   (0xFF000000UL)
 
#define DDRPHY_DCUSR1_LPCNT_SHIFT   (24U)
 
#define DDRPHY_DCUSR1_LPCNT_GET(x)   (((uint32_t)(x) & DDRPHY_DCUSR1_LPCNT_MASK) >> DDRPHY_DCUSR1_LPCNT_SHIFT)
 
#define DDRPHY_DCUSR1_FLCNT_MASK   (0xFF0000UL)
 
#define DDRPHY_DCUSR1_FLCNT_SHIFT   (16U)
 
#define DDRPHY_DCUSR1_FLCNT_GET(x)   (((uint32_t)(x) & DDRPHY_DCUSR1_FLCNT_MASK) >> DDRPHY_DCUSR1_FLCNT_SHIFT)
 
#define DDRPHY_DCUSR1_RDCNT_MASK   (0xFFFFU)
 
#define DDRPHY_DCUSR1_RDCNT_SHIFT   (0U)
 
#define DDRPHY_DCUSR1_RDCNT_GET(x)   (((uint32_t)(x) & DDRPHY_DCUSR1_RDCNT_MASK) >> DDRPHY_DCUSR1_RDCNT_SHIFT)
 
#define DDRPHY_BISTRR_BCCSEL_MASK   (0x6000000UL)
 
#define DDRPHY_BISTRR_BCCSEL_SHIFT   (25U)
 
#define DDRPHY_BISTRR_BCCSEL_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BCCSEL_SHIFT) & DDRPHY_BISTRR_BCCSEL_MASK)
 
#define DDRPHY_BISTRR_BCCSEL_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BCCSEL_MASK) >> DDRPHY_BISTRR_BCCSEL_SHIFT)
 
#define DDRPHY_BISTRR_BCKSEL_MASK   (0x1800000UL)
 
#define DDRPHY_BISTRR_BCKSEL_SHIFT   (23U)
 
#define DDRPHY_BISTRR_BCKSEL_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BCKSEL_SHIFT) & DDRPHY_BISTRR_BCKSEL_MASK)
 
#define DDRPHY_BISTRR_BCKSEL_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BCKSEL_MASK) >> DDRPHY_BISTRR_BCKSEL_SHIFT)
 
#define DDRPHY_BISTRR_BDXSEL_MASK   (0x780000UL)
 
#define DDRPHY_BISTRR_BDXSEL_SHIFT   (19U)
 
#define DDRPHY_BISTRR_BDXSEL_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BDXSEL_SHIFT) & DDRPHY_BISTRR_BDXSEL_MASK)
 
#define DDRPHY_BISTRR_BDXSEL_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BDXSEL_MASK) >> DDRPHY_BISTRR_BDXSEL_SHIFT)
 
#define DDRPHY_BISTRR_BDPAT_MASK   (0x60000UL)
 
#define DDRPHY_BISTRR_BDPAT_SHIFT   (17U)
 
#define DDRPHY_BISTRR_BDPAT_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BDPAT_SHIFT) & DDRPHY_BISTRR_BDPAT_MASK)
 
#define DDRPHY_BISTRR_BDPAT_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BDPAT_MASK) >> DDRPHY_BISTRR_BDPAT_SHIFT)
 
#define DDRPHY_BISTRR_BDMEN_MASK   (0x10000UL)
 
#define DDRPHY_BISTRR_BDMEN_SHIFT   (16U)
 
#define DDRPHY_BISTRR_BDMEN_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BDMEN_SHIFT) & DDRPHY_BISTRR_BDMEN_MASK)
 
#define DDRPHY_BISTRR_BDMEN_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BDMEN_MASK) >> DDRPHY_BISTRR_BDMEN_SHIFT)
 
#define DDRPHY_BISTRR_BACEN_MASK   (0x8000U)
 
#define DDRPHY_BISTRR_BACEN_SHIFT   (15U)
 
#define DDRPHY_BISTRR_BACEN_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BACEN_SHIFT) & DDRPHY_BISTRR_BACEN_MASK)
 
#define DDRPHY_BISTRR_BACEN_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BACEN_MASK) >> DDRPHY_BISTRR_BACEN_SHIFT)
 
#define DDRPHY_BISTRR_BDXEN_MASK   (0x4000U)
 
#define DDRPHY_BISTRR_BDXEN_SHIFT   (14U)
 
#define DDRPHY_BISTRR_BDXEN_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BDXEN_SHIFT) & DDRPHY_BISTRR_BDXEN_MASK)
 
#define DDRPHY_BISTRR_BDXEN_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BDXEN_MASK) >> DDRPHY_BISTRR_BDXEN_SHIFT)
 
#define DDRPHY_BISTRR_BSONF_MASK   (0x2000U)
 
#define DDRPHY_BISTRR_BSONF_SHIFT   (13U)
 
#define DDRPHY_BISTRR_BSONF_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BSONF_SHIFT) & DDRPHY_BISTRR_BSONF_MASK)
 
#define DDRPHY_BISTRR_BSONF_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BSONF_MASK) >> DDRPHY_BISTRR_BSONF_SHIFT)
 
#define DDRPHY_BISTRR_NFAIL_MASK   (0x1FE0U)
 
#define DDRPHY_BISTRR_NFAIL_SHIFT   (5U)
 
#define DDRPHY_BISTRR_NFAIL_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_NFAIL_SHIFT) & DDRPHY_BISTRR_NFAIL_MASK)
 
#define DDRPHY_BISTRR_NFAIL_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_NFAIL_MASK) >> DDRPHY_BISTRR_NFAIL_SHIFT)
 
#define DDRPHY_BISTRR_BINF_MASK   (0x10U)
 
#define DDRPHY_BISTRR_BINF_SHIFT   (4U)
 
#define DDRPHY_BISTRR_BINF_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BINF_SHIFT) & DDRPHY_BISTRR_BINF_MASK)
 
#define DDRPHY_BISTRR_BINF_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BINF_MASK) >> DDRPHY_BISTRR_BINF_SHIFT)
 
#define DDRPHY_BISTRR_BMODE_MASK   (0x8U)
 
#define DDRPHY_BISTRR_BMODE_SHIFT   (3U)
 
#define DDRPHY_BISTRR_BMODE_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BMODE_SHIFT) & DDRPHY_BISTRR_BMODE_MASK)
 
#define DDRPHY_BISTRR_BMODE_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BMODE_MASK) >> DDRPHY_BISTRR_BMODE_SHIFT)
 
#define DDRPHY_BISTRR_BINST_MASK   (0x7U)
 
#define DDRPHY_BISTRR_BINST_SHIFT   (0U)
 
#define DDRPHY_BISTRR_BINST_SET(x)   (((uint32_t)(x) << DDRPHY_BISTRR_BINST_SHIFT) & DDRPHY_BISTRR_BINST_MASK)
 
#define DDRPHY_BISTRR_BINST_GET(x)   (((uint32_t)(x) & DDRPHY_BISTRR_BINST_MASK) >> DDRPHY_BISTRR_BINST_SHIFT)
 
#define DDRPHY_BISTWCR_BWCNT_MASK   (0xFFFFU)
 
#define DDRPHY_BISTWCR_BWCNT_SHIFT   (0U)
 
#define DDRPHY_BISTWCR_BWCNT_SET(x)   (((uint32_t)(x) << DDRPHY_BISTWCR_BWCNT_SHIFT) & DDRPHY_BISTWCR_BWCNT_MASK)
 
#define DDRPHY_BISTWCR_BWCNT_GET(x)   (((uint32_t)(x) & DDRPHY_BISTWCR_BWCNT_MASK) >> DDRPHY_BISTWCR_BWCNT_SHIFT)
 
#define DDRPHY_BISTMSKR0_ODTMSK_MASK   (0xF0000000UL)
 
#define DDRPHY_BISTMSKR0_ODTMSK_SHIFT   (28U)
 
#define DDRPHY_BISTMSKR0_ODTMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR0_ODTMSK_SHIFT) & DDRPHY_BISTMSKR0_ODTMSK_MASK)
 
#define DDRPHY_BISTMSKR0_ODTMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR0_ODTMSK_MASK) >> DDRPHY_BISTMSKR0_ODTMSK_SHIFT)
 
#define DDRPHY_BISTMSKR0_CSMSK_MASK   (0xF000000UL)
 
#define DDRPHY_BISTMSKR0_CSMSK_SHIFT   (24U)
 
#define DDRPHY_BISTMSKR0_CSMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR0_CSMSK_SHIFT) & DDRPHY_BISTMSKR0_CSMSK_MASK)
 
#define DDRPHY_BISTMSKR0_CSMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR0_CSMSK_MASK) >> DDRPHY_BISTMSKR0_CSMSK_SHIFT)
 
#define DDRPHY_BISTMSKR0_CKEMSK_MASK   (0xF00000UL)
 
#define DDRPHY_BISTMSKR0_CKEMSK_SHIFT   (20U)
 
#define DDRPHY_BISTMSKR0_CKEMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR0_CKEMSK_SHIFT) & DDRPHY_BISTMSKR0_CKEMSK_MASK)
 
#define DDRPHY_BISTMSKR0_CKEMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR0_CKEMSK_MASK) >> DDRPHY_BISTMSKR0_CKEMSK_SHIFT)
 
#define DDRPHY_BISTMSKR0_WEMSK_MASK   (0x80000UL)
 
#define DDRPHY_BISTMSKR0_WEMSK_SHIFT   (19U)
 
#define DDRPHY_BISTMSKR0_WEMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR0_WEMSK_SHIFT) & DDRPHY_BISTMSKR0_WEMSK_MASK)
 
#define DDRPHY_BISTMSKR0_WEMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR0_WEMSK_MASK) >> DDRPHY_BISTMSKR0_WEMSK_SHIFT)
 
#define DDRPHY_BISTMSKR0_BAMSK_MASK   (0x70000UL)
 
#define DDRPHY_BISTMSKR0_BAMSK_SHIFT   (16U)
 
#define DDRPHY_BISTMSKR0_BAMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR0_BAMSK_SHIFT) & DDRPHY_BISTMSKR0_BAMSK_MASK)
 
#define DDRPHY_BISTMSKR0_BAMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR0_BAMSK_MASK) >> DDRPHY_BISTMSKR0_BAMSK_SHIFT)
 
#define DDRPHY_BISTMSKR0_AMSK_MASK   (0xFFFFU)
 
#define DDRPHY_BISTMSKR0_AMSK_SHIFT   (0U)
 
#define DDRPHY_BISTMSKR0_AMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR0_AMSK_SHIFT) & DDRPHY_BISTMSKR0_AMSK_MASK)
 
#define DDRPHY_BISTMSKR0_AMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR0_AMSK_MASK) >> DDRPHY_BISTMSKR0_AMSK_SHIFT)
 
#define DDRPHY_BISTMSKR1_DMMSK_MASK   (0xF0000000UL)
 
#define DDRPHY_BISTMSKR1_DMMSK_SHIFT   (28U)
 
#define DDRPHY_BISTMSKR1_DMMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR1_DMMSK_SHIFT) & DDRPHY_BISTMSKR1_DMMSK_MASK)
 
#define DDRPHY_BISTMSKR1_DMMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR1_DMMSK_MASK) >> DDRPHY_BISTMSKR1_DMMSK_SHIFT)
 
#define DDRPHY_BISTMSKR1_PARMSK_MASK   (0x8000000UL)
 
#define DDRPHY_BISTMSKR1_PARMSK_SHIFT   (27U)
 
#define DDRPHY_BISTMSKR1_PARMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR1_PARMSK_SHIFT) & DDRPHY_BISTMSKR1_PARMSK_MASK)
 
#define DDRPHY_BISTMSKR1_PARMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR1_PARMSK_MASK) >> DDRPHY_BISTMSKR1_PARMSK_SHIFT)
 
#define DDRPHY_BISTMSKR1_CASMSK_MASK   (0x2U)
 
#define DDRPHY_BISTMSKR1_CASMSK_SHIFT   (1U)
 
#define DDRPHY_BISTMSKR1_CASMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR1_CASMSK_SHIFT) & DDRPHY_BISTMSKR1_CASMSK_MASK)
 
#define DDRPHY_BISTMSKR1_CASMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR1_CASMSK_MASK) >> DDRPHY_BISTMSKR1_CASMSK_SHIFT)
 
#define DDRPHY_BISTMSKR1_RASMSK_MASK   (0x1U)
 
#define DDRPHY_BISTMSKR1_RASMSK_SHIFT   (0U)
 
#define DDRPHY_BISTMSKR1_RASMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR1_RASMSK_SHIFT) & DDRPHY_BISTMSKR1_RASMSK_MASK)
 
#define DDRPHY_BISTMSKR1_RASMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR1_RASMSK_MASK) >> DDRPHY_BISTMSKR1_RASMSK_SHIFT)
 
#define DDRPHY_BISTMSKR2_DQMSK_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_BISTMSKR2_DQMSK_SHIFT   (0U)
 
#define DDRPHY_BISTMSKR2_DQMSK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTMSKR2_DQMSK_SHIFT) & DDRPHY_BISTMSKR2_DQMSK_MASK)
 
#define DDRPHY_BISTMSKR2_DQMSK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTMSKR2_DQMSK_MASK) >> DDRPHY_BISTMSKR2_DQMSK_SHIFT)
 
#define DDRPHY_BISTLSR_SEED_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_BISTLSR_SEED_SHIFT   (0U)
 
#define DDRPHY_BISTLSR_SEED_SET(x)   (((uint32_t)(x) << DDRPHY_BISTLSR_SEED_SHIFT) & DDRPHY_BISTLSR_SEED_MASK)
 
#define DDRPHY_BISTLSR_SEED_GET(x)   (((uint32_t)(x) & DDRPHY_BISTLSR_SEED_MASK) >> DDRPHY_BISTLSR_SEED_SHIFT)
 
#define DDRPHY_BISTAR0_BBANK_MASK   (0x70000000UL)
 
#define DDRPHY_BISTAR0_BBANK_SHIFT   (28U)
 
#define DDRPHY_BISTAR0_BBANK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR0_BBANK_SHIFT) & DDRPHY_BISTAR0_BBANK_MASK)
 
#define DDRPHY_BISTAR0_BBANK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR0_BBANK_MASK) >> DDRPHY_BISTAR0_BBANK_SHIFT)
 
#define DDRPHY_BISTAR0_BROW_MASK   (0xFFFF000UL)
 
#define DDRPHY_BISTAR0_BROW_SHIFT   (12U)
 
#define DDRPHY_BISTAR0_BROW_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR0_BROW_SHIFT) & DDRPHY_BISTAR0_BROW_MASK)
 
#define DDRPHY_BISTAR0_BROW_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR0_BROW_MASK) >> DDRPHY_BISTAR0_BROW_SHIFT)
 
#define DDRPHY_BISTAR0_BCOL_MASK   (0xFFFU)
 
#define DDRPHY_BISTAR0_BCOL_SHIFT   (0U)
 
#define DDRPHY_BISTAR0_BCOL_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR0_BCOL_SHIFT) & DDRPHY_BISTAR0_BCOL_MASK)
 
#define DDRPHY_BISTAR0_BCOL_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR0_BCOL_MASK) >> DDRPHY_BISTAR0_BCOL_SHIFT)
 
#define DDRPHY_BISTAR1_BAINC_MASK   (0xFFF0U)
 
#define DDRPHY_BISTAR1_BAINC_SHIFT   (4U)
 
#define DDRPHY_BISTAR1_BAINC_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR1_BAINC_SHIFT) & DDRPHY_BISTAR1_BAINC_MASK)
 
#define DDRPHY_BISTAR1_BAINC_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR1_BAINC_MASK) >> DDRPHY_BISTAR1_BAINC_SHIFT)
 
#define DDRPHY_BISTAR1_BMRANK_MASK   (0xCU)
 
#define DDRPHY_BISTAR1_BMRANK_SHIFT   (2U)
 
#define DDRPHY_BISTAR1_BMRANK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR1_BMRANK_SHIFT) & DDRPHY_BISTAR1_BMRANK_MASK)
 
#define DDRPHY_BISTAR1_BMRANK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR1_BMRANK_MASK) >> DDRPHY_BISTAR1_BMRANK_SHIFT)
 
#define DDRPHY_BISTAR1_BRANK_MASK   (0x3U)
 
#define DDRPHY_BISTAR1_BRANK_SHIFT   (0U)
 
#define DDRPHY_BISTAR1_BRANK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR1_BRANK_SHIFT) & DDRPHY_BISTAR1_BRANK_MASK)
 
#define DDRPHY_BISTAR1_BRANK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR1_BRANK_MASK) >> DDRPHY_BISTAR1_BRANK_SHIFT)
 
#define DDRPHY_BISTAR2_BMBANK_MASK   (0x70000000UL)
 
#define DDRPHY_BISTAR2_BMBANK_SHIFT   (28U)
 
#define DDRPHY_BISTAR2_BMBANK_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR2_BMBANK_SHIFT) & DDRPHY_BISTAR2_BMBANK_MASK)
 
#define DDRPHY_BISTAR2_BMBANK_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR2_BMBANK_MASK) >> DDRPHY_BISTAR2_BMBANK_SHIFT)
 
#define DDRPHY_BISTAR2_BMROW_MASK   (0xFFFF000UL)
 
#define DDRPHY_BISTAR2_BMROW_SHIFT   (12U)
 
#define DDRPHY_BISTAR2_BMROW_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR2_BMROW_SHIFT) & DDRPHY_BISTAR2_BMROW_MASK)
 
#define DDRPHY_BISTAR2_BMROW_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR2_BMROW_MASK) >> DDRPHY_BISTAR2_BMROW_SHIFT)
 
#define DDRPHY_BISTAR2_BMCOL_MASK   (0xFFFU)
 
#define DDRPHY_BISTAR2_BMCOL_SHIFT   (0U)
 
#define DDRPHY_BISTAR2_BMCOL_SET(x)   (((uint32_t)(x) << DDRPHY_BISTAR2_BMCOL_SHIFT) & DDRPHY_BISTAR2_BMCOL_MASK)
 
#define DDRPHY_BISTAR2_BMCOL_GET(x)   (((uint32_t)(x) & DDRPHY_BISTAR2_BMCOL_MASK) >> DDRPHY_BISTAR2_BMCOL_SHIFT)
 
#define DDRPHY_BISTUDPR_BUDP1_MASK   (0xFFFF0000UL)
 
#define DDRPHY_BISTUDPR_BUDP1_SHIFT   (16U)
 
#define DDRPHY_BISTUDPR_BUDP1_SET(x)   (((uint32_t)(x) << DDRPHY_BISTUDPR_BUDP1_SHIFT) & DDRPHY_BISTUDPR_BUDP1_MASK)
 
#define DDRPHY_BISTUDPR_BUDP1_GET(x)   (((uint32_t)(x) & DDRPHY_BISTUDPR_BUDP1_MASK) >> DDRPHY_BISTUDPR_BUDP1_SHIFT)
 
#define DDRPHY_BISTUDPR_BUDP0_MASK   (0xFFFFU)
 
#define DDRPHY_BISTUDPR_BUDP0_SHIFT   (0U)
 
#define DDRPHY_BISTUDPR_BUDP0_SET(x)   (((uint32_t)(x) << DDRPHY_BISTUDPR_BUDP0_SHIFT) & DDRPHY_BISTUDPR_BUDP0_MASK)
 
#define DDRPHY_BISTUDPR_BUDP0_GET(x)   (((uint32_t)(x) & DDRPHY_BISTUDPR_BUDP0_MASK) >> DDRPHY_BISTUDPR_BUDP0_SHIFT)
 
#define DDRPHY_BISTGSR_CASBER_MASK   (0xC0000000UL)
 
#define DDRPHY_BISTGSR_CASBER_SHIFT   (30U)
 
#define DDRPHY_BISTGSR_CASBER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTGSR_CASBER_MASK) >> DDRPHY_BISTGSR_CASBER_SHIFT)
 
#define DDRPHY_BISTGSR_RASBER_MASK   (0x30000000UL)
 
#define DDRPHY_BISTGSR_RASBER_SHIFT   (28U)
 
#define DDRPHY_BISTGSR_RASBER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTGSR_RASBER_MASK) >> DDRPHY_BISTGSR_RASBER_SHIFT)
 
#define DDRPHY_BISTGSR_DMBER_MASK   (0xFF00000UL)
 
#define DDRPHY_BISTGSR_DMBER_SHIFT   (20U)
 
#define DDRPHY_BISTGSR_DMBER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTGSR_DMBER_MASK) >> DDRPHY_BISTGSR_DMBER_SHIFT)
 
#define DDRPHY_BISTGSR_PARBER_MASK   (0x30000UL)
 
#define DDRPHY_BISTGSR_PARBER_SHIFT   (16U)
 
#define DDRPHY_BISTGSR_PARBER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTGSR_PARBER_MASK) >> DDRPHY_BISTGSR_PARBER_SHIFT)
 
#define DDRPHY_BISTGSR_BDXERR_MASK   (0x4U)
 
#define DDRPHY_BISTGSR_BDXERR_SHIFT   (2U)
 
#define DDRPHY_BISTGSR_BDXERR_GET(x)   (((uint32_t)(x) & DDRPHY_BISTGSR_BDXERR_MASK) >> DDRPHY_BISTGSR_BDXERR_SHIFT)
 
#define DDRPHY_BISTGSR_BACERR_MASK   (0x2U)
 
#define DDRPHY_BISTGSR_BACERR_SHIFT   (1U)
 
#define DDRPHY_BISTGSR_BACERR_GET(x)   (((uint32_t)(x) & DDRPHY_BISTGSR_BACERR_MASK) >> DDRPHY_BISTGSR_BACERR_SHIFT)
 
#define DDRPHY_BISTGSR_BDONE_MASK   (0x1U)
 
#define DDRPHY_BISTGSR_BDONE_SHIFT   (0U)
 
#define DDRPHY_BISTGSR_BDONE_GET(x)   (((uint32_t)(x) & DDRPHY_BISTGSR_BDONE_MASK) >> DDRPHY_BISTGSR_BDONE_SHIFT)
 
#define DDRPHY_BISTWER_DXWER_MASK   (0xFFFF0000UL)
 
#define DDRPHY_BISTWER_DXWER_SHIFT   (16U)
 
#define DDRPHY_BISTWER_DXWER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTWER_DXWER_MASK) >> DDRPHY_BISTWER_DXWER_SHIFT)
 
#define DDRPHY_BISTWER_ACWER_MASK   (0xFFFFU)
 
#define DDRPHY_BISTWER_ACWER_SHIFT   (0U)
 
#define DDRPHY_BISTWER_ACWER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTWER_ACWER_MASK) >> DDRPHY_BISTWER_ACWER_SHIFT)
 
#define DDRPHY_BISTBER0_ABER_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_BISTBER0_ABER_SHIFT   (0U)
 
#define DDRPHY_BISTBER0_ABER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTBER0_ABER_MASK) >> DDRPHY_BISTBER0_ABER_SHIFT)
 
#define DDRPHY_BISTBER1_ODTBER_MASK   (0xFF000000UL)
 
#define DDRPHY_BISTBER1_ODTBER_SHIFT   (24U)
 
#define DDRPHY_BISTBER1_ODTBER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTBER1_ODTBER_MASK) >> DDRPHY_BISTBER1_ODTBER_SHIFT)
 
#define DDRPHY_BISTBER1_CSBER_MASK   (0xFF0000UL)
 
#define DDRPHY_BISTBER1_CSBER_SHIFT   (16U)
 
#define DDRPHY_BISTBER1_CSBER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTBER1_CSBER_MASK) >> DDRPHY_BISTBER1_CSBER_SHIFT)
 
#define DDRPHY_BISTBER1_CKEBER_MASK   (0xFF00U)
 
#define DDRPHY_BISTBER1_CKEBER_SHIFT   (8U)
 
#define DDRPHY_BISTBER1_CKEBER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTBER1_CKEBER_MASK) >> DDRPHY_BISTBER1_CKEBER_SHIFT)
 
#define DDRPHY_BISTBER1_WEBER_MASK   (0xC0U)
 
#define DDRPHY_BISTBER1_WEBER_SHIFT   (6U)
 
#define DDRPHY_BISTBER1_WEBER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTBER1_WEBER_MASK) >> DDRPHY_BISTBER1_WEBER_SHIFT)
 
#define DDRPHY_BISTBER1_BABER_MASK   (0x3FU)
 
#define DDRPHY_BISTBER1_BABER_SHIFT   (0U)
 
#define DDRPHY_BISTBER1_BABER_GET(x)   (((uint32_t)(x) & DDRPHY_BISTBER1_BABER_MASK) >> DDRPHY_BISTBER1_BABER_SHIFT)
 
#define DDRPHY_BISTBER2_DQBER0_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_BISTBER2_DQBER0_SHIFT   (0U)
 
#define DDRPHY_BISTBER2_DQBER0_GET(x)   (((uint32_t)(x) & DDRPHY_BISTBER2_DQBER0_MASK) >> DDRPHY_BISTBER2_DQBER0_SHIFT)
 
#define DDRPHY_BISTBER3_DQBER1_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_BISTBER3_DQBER1_SHIFT   (0U)
 
#define DDRPHY_BISTBER3_DQBER1_GET(x)   (((uint32_t)(x) & DDRPHY_BISTBER3_DQBER1_MASK) >> DDRPHY_BISTBER3_DQBER1_SHIFT)
 
#define DDRPHY_BISTWCSR_DXWCNT_MASK   (0xFFFF0000UL)
 
#define DDRPHY_BISTWCSR_DXWCNT_SHIFT   (16U)
 
#define DDRPHY_BISTWCSR_DXWCNT_GET(x)   (((uint32_t)(x) & DDRPHY_BISTWCSR_DXWCNT_MASK) >> DDRPHY_BISTWCSR_DXWCNT_SHIFT)
 
#define DDRPHY_BISTWCSR_ACWCNT_MASK   (0xFFFFU)
 
#define DDRPHY_BISTWCSR_ACWCNT_SHIFT   (0U)
 
#define DDRPHY_BISTWCSR_ACWCNT_GET(x)   (((uint32_t)(x) & DDRPHY_BISTWCSR_ACWCNT_MASK) >> DDRPHY_BISTWCSR_ACWCNT_SHIFT)
 
#define DDRPHY_BISTFWR0_ODTWEBS_MASK   (0xF0000000UL)
 
#define DDRPHY_BISTFWR0_ODTWEBS_SHIFT   (28U)
 
#define DDRPHY_BISTFWR0_ODTWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR0_ODTWEBS_MASK) >> DDRPHY_BISTFWR0_ODTWEBS_SHIFT)
 
#define DDRPHY_BISTFWR0_CSWEBS_MASK   (0xF000000UL)
 
#define DDRPHY_BISTFWR0_CSWEBS_SHIFT   (24U)
 
#define DDRPHY_BISTFWR0_CSWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR0_CSWEBS_MASK) >> DDRPHY_BISTFWR0_CSWEBS_SHIFT)
 
#define DDRPHY_BISTFWR0_CKEWEBS_MASK   (0xF00000UL)
 
#define DDRPHY_BISTFWR0_CKEWEBS_SHIFT   (20U)
 
#define DDRPHY_BISTFWR0_CKEWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR0_CKEWEBS_MASK) >> DDRPHY_BISTFWR0_CKEWEBS_SHIFT)
 
#define DDRPHY_BISTFWR0_WEWEBS_MASK   (0x80000UL)
 
#define DDRPHY_BISTFWR0_WEWEBS_SHIFT   (19U)
 
#define DDRPHY_BISTFWR0_WEWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR0_WEWEBS_MASK) >> DDRPHY_BISTFWR0_WEWEBS_SHIFT)
 
#define DDRPHY_BISTFWR0_BAWEBS_MASK   (0x70000UL)
 
#define DDRPHY_BISTFWR0_BAWEBS_SHIFT   (16U)
 
#define DDRPHY_BISTFWR0_BAWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR0_BAWEBS_MASK) >> DDRPHY_BISTFWR0_BAWEBS_SHIFT)
 
#define DDRPHY_BISTFWR0_AWEBS_MASK   (0xFFFFU)
 
#define DDRPHY_BISTFWR0_AWEBS_SHIFT   (0U)
 
#define DDRPHY_BISTFWR0_AWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR0_AWEBS_MASK) >> DDRPHY_BISTFWR0_AWEBS_SHIFT)
 
#define DDRPHY_BISTFWR1_DMWEBS_MASK   (0xF0000000UL)
 
#define DDRPHY_BISTFWR1_DMWEBS_SHIFT   (28U)
 
#define DDRPHY_BISTFWR1_DMWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR1_DMWEBS_MASK) >> DDRPHY_BISTFWR1_DMWEBS_SHIFT)
 
#define DDRPHY_BISTFWR1_PARWEBS_MASK   (0x4000000UL)
 
#define DDRPHY_BISTFWR1_PARWEBS_SHIFT   (26U)
 
#define DDRPHY_BISTFWR1_PARWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR1_PARWEBS_MASK) >> DDRPHY_BISTFWR1_PARWEBS_SHIFT)
 
#define DDRPHY_BISTFWR1_CASWEBS_MASK   (0x2U)
 
#define DDRPHY_BISTFWR1_CASWEBS_SHIFT   (1U)
 
#define DDRPHY_BISTFWR1_CASWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR1_CASWEBS_MASK) >> DDRPHY_BISTFWR1_CASWEBS_SHIFT)
 
#define DDRPHY_BISTFWR1_RASWEBS_MASK   (0x1U)
 
#define DDRPHY_BISTFWR1_RASWEBS_SHIFT   (0U)
 
#define DDRPHY_BISTFWR1_RASWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR1_RASWEBS_MASK) >> DDRPHY_BISTFWR1_RASWEBS_SHIFT)
 
#define DDRPHY_BISTFWR2_DQWEBS_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_BISTFWR2_DQWEBS_SHIFT   (0U)
 
#define DDRPHY_BISTFWR2_DQWEBS_GET(x)   (((uint32_t)(x) & DDRPHY_BISTFWR2_DQWEBS_MASK) >> DDRPHY_BISTFWR2_DQWEBS_SHIFT)
 
#define DDRPHY_AACR_AAOENC_MASK   (0x80000000UL)
 
#define DDRPHY_AACR_AAOENC_SHIFT   (31U)
 
#define DDRPHY_AACR_AAOENC_SET(x)   (((uint32_t)(x) << DDRPHY_AACR_AAOENC_SHIFT) & DDRPHY_AACR_AAOENC_MASK)
 
#define DDRPHY_AACR_AAOENC_GET(x)   (((uint32_t)(x) & DDRPHY_AACR_AAOENC_MASK) >> DDRPHY_AACR_AAOENC_SHIFT)
 
#define DDRPHY_AACR_AAENC_MASK   (0x40000000UL)
 
#define DDRPHY_AACR_AAENC_SHIFT   (30U)
 
#define DDRPHY_AACR_AAENC_SET(x)   (((uint32_t)(x) << DDRPHY_AACR_AAENC_SHIFT) & DDRPHY_AACR_AAENC_MASK)
 
#define DDRPHY_AACR_AAENC_GET(x)   (((uint32_t)(x) & DDRPHY_AACR_AAENC_MASK) >> DDRPHY_AACR_AAENC_SHIFT)
 
#define DDRPHY_AACR_AATR_MASK   (0x3FFFFFFFUL)
 
#define DDRPHY_AACR_AATR_SHIFT   (0U)
 
#define DDRPHY_AACR_AATR_SET(x)   (((uint32_t)(x) << DDRPHY_AACR_AATR_SHIFT) & DDRPHY_AACR_AATR_MASK)
 
#define DDRPHY_AACR_AATR_GET(x)   (((uint32_t)(x) & DDRPHY_AACR_AATR_MASK) >> DDRPHY_AACR_AATR_SHIFT)
 
#define DDRPHY_GPR0_GPR0_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_GPR0_GPR0_SHIFT   (0U)
 
#define DDRPHY_GPR0_GPR0_SET(x)   (((uint32_t)(x) << DDRPHY_GPR0_GPR0_SHIFT) & DDRPHY_GPR0_GPR0_MASK)
 
#define DDRPHY_GPR0_GPR0_GET(x)   (((uint32_t)(x) & DDRPHY_GPR0_GPR0_MASK) >> DDRPHY_GPR0_GPR0_SHIFT)
 
#define DDRPHY_GPR1_GPR1_MASK   (0xFFFFFFFFUL)
 
#define DDRPHY_GPR1_GPR1_SHIFT   (0U)
 
#define DDRPHY_GPR1_GPR1_SET(x)   (((uint32_t)(x) << DDRPHY_GPR1_GPR1_SHIFT) & DDRPHY_GPR1_GPR1_MASK)
 
#define DDRPHY_GPR1_GPR1_GET(x)   (((uint32_t)(x) & DDRPHY_GPR1_GPR1_MASK) >> DDRPHY_GPR1_GPR1_SHIFT)
 
#define DDRPHY_ZQ_CR0_ZQPD_MASK   (0x80000000UL)
 
#define DDRPHY_ZQ_CR0_ZQPD_SHIFT   (31U)
 
#define DDRPHY_ZQ_CR0_ZQPD_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZQPD_SHIFT) & DDRPHY_ZQ_CR0_ZQPD_MASK)
 
#define DDRPHY_ZQ_CR0_ZQPD_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZQPD_MASK) >> DDRPHY_ZQ_CR0_ZQPD_SHIFT)
 
#define DDRPHY_ZQ_CR0_ZCALEN_MASK   (0x40000000UL)
 
#define DDRPHY_ZQ_CR0_ZCALEN_SHIFT   (30U)
 
#define DDRPHY_ZQ_CR0_ZCALEN_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZCALEN_SHIFT) & DDRPHY_ZQ_CR0_ZCALEN_MASK)
 
#define DDRPHY_ZQ_CR0_ZCALEN_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZCALEN_MASK) >> DDRPHY_ZQ_CR0_ZCALEN_SHIFT)
 
#define DDRPHY_ZQ_CR0_ZCALBYP_MASK   (0x20000000UL)
 
#define DDRPHY_ZQ_CR0_ZCALBYP_SHIFT   (29U)
 
#define DDRPHY_ZQ_CR0_ZCALBYP_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZCALBYP_SHIFT) & DDRPHY_ZQ_CR0_ZCALBYP_MASK)
 
#define DDRPHY_ZQ_CR0_ZCALBYP_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZCALBYP_MASK) >> DDRPHY_ZQ_CR0_ZCALBYP_SHIFT)
 
#define DDRPHY_ZQ_CR0_ZDEN_MASK   (0x10000000UL)
 
#define DDRPHY_ZQ_CR0_ZDEN_SHIFT   (28U)
 
#define DDRPHY_ZQ_CR0_ZDEN_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZDEN_SHIFT) & DDRPHY_ZQ_CR0_ZDEN_MASK)
 
#define DDRPHY_ZQ_CR0_ZDEN_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZDEN_MASK) >> DDRPHY_ZQ_CR0_ZDEN_SHIFT)
 
#define DDRPHY_ZQ_CR0_ZDATA_MASK   (0xFFFFFFFUL)
 
#define DDRPHY_ZQ_CR0_ZDATA_SHIFT   (0U)
 
#define DDRPHY_ZQ_CR0_ZDATA_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZDATA_SHIFT) & DDRPHY_ZQ_CR0_ZDATA_MASK)
 
#define DDRPHY_ZQ_CR0_ZDATA_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZDATA_MASK) >> DDRPHY_ZQ_CR0_ZDATA_SHIFT)
 
#define DDRPHY_ZQ_CR1_DFIPU1_MASK   (0x20000UL)
 
#define DDRPHY_ZQ_CR1_DFIPU1_SHIFT   (17U)
 
#define DDRPHY_ZQ_CR1_DFIPU1_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFIPU1_SHIFT) & DDRPHY_ZQ_CR1_DFIPU1_MASK)
 
#define DDRPHY_ZQ_CR1_DFIPU1_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFIPU1_MASK) >> DDRPHY_ZQ_CR1_DFIPU1_SHIFT)
 
#define DDRPHY_ZQ_CR1_DFIPU0_MASK   (0x10000UL)
 
#define DDRPHY_ZQ_CR1_DFIPU0_SHIFT   (16U)
 
#define DDRPHY_ZQ_CR1_DFIPU0_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFIPU0_SHIFT) & DDRPHY_ZQ_CR1_DFIPU0_MASK)
 
#define DDRPHY_ZQ_CR1_DFIPU0_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFIPU0_MASK) >> DDRPHY_ZQ_CR1_DFIPU0_SHIFT)
 
#define DDRPHY_ZQ_CR1_DFICCU_MASK   (0x4000U)
 
#define DDRPHY_ZQ_CR1_DFICCU_SHIFT   (14U)
 
#define DDRPHY_ZQ_CR1_DFICCU_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFICCU_SHIFT) & DDRPHY_ZQ_CR1_DFICCU_MASK)
 
#define DDRPHY_ZQ_CR1_DFICCU_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFICCU_MASK) >> DDRPHY_ZQ_CR1_DFICCU_SHIFT)
 
#define DDRPHY_ZQ_CR1_DFICU1_MASK   (0x2000U)
 
#define DDRPHY_ZQ_CR1_DFICU1_SHIFT   (13U)
 
#define DDRPHY_ZQ_CR1_DFICU1_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFICU1_SHIFT) & DDRPHY_ZQ_CR1_DFICU1_MASK)
 
#define DDRPHY_ZQ_CR1_DFICU1_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFICU1_MASK) >> DDRPHY_ZQ_CR1_DFICU1_SHIFT)
 
#define DDRPHY_ZQ_CR1_DFICU0_MASK   (0x1000U)
 
#define DDRPHY_ZQ_CR1_DFICU0_SHIFT   (12U)
 
#define DDRPHY_ZQ_CR1_DFICU0_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFICU0_SHIFT) & DDRPHY_ZQ_CR1_DFICU0_MASK)
 
#define DDRPHY_ZQ_CR1_DFICU0_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFICU0_MASK) >> DDRPHY_ZQ_CR1_DFICU0_SHIFT)
 
#define DDRPHY_ZQ_CR1_ZPROG_MASK   (0xFFU)
 
#define DDRPHY_ZQ_CR1_ZPROG_SHIFT   (0U)
 
#define DDRPHY_ZQ_CR1_ZPROG_SET(x)   (((uint32_t)(x) << DDRPHY_ZQ_CR1_ZPROG_SHIFT) & DDRPHY_ZQ_CR1_ZPROG_MASK)
 
#define DDRPHY_ZQ_CR1_ZPROG_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_CR1_ZPROG_MASK) >> DDRPHY_ZQ_CR1_ZPROG_SHIFT)
 
#define DDRPHY_ZQ_SR0_ZDONE_MASK   (0x80000000UL)
 
#define DDRPHY_ZQ_SR0_ZDONE_SHIFT   (31U)
 
#define DDRPHY_ZQ_SR0_ZDONE_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_SR0_ZDONE_MASK) >> DDRPHY_ZQ_SR0_ZDONE_SHIFT)
 
#define DDRPHY_ZQ_SR0_ZERR_MASK   (0x40000000UL)
 
#define DDRPHY_ZQ_SR0_ZERR_SHIFT   (30U)
 
#define DDRPHY_ZQ_SR0_ZERR_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_SR0_ZERR_MASK) >> DDRPHY_ZQ_SR0_ZERR_SHIFT)
 
#define DDRPHY_ZQ_SR0_ZCTRL_MASK   (0xFFFFFFFUL)
 
#define DDRPHY_ZQ_SR0_ZCTRL_SHIFT   (0U)
 
#define DDRPHY_ZQ_SR0_ZCTRL_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_SR0_ZCTRL_MASK) >> DDRPHY_ZQ_SR0_ZCTRL_SHIFT)
 
#define DDRPHY_ZQ_SR1_OPU_MASK   (0xC0U)
 
#define DDRPHY_ZQ_SR1_OPU_SHIFT   (6U)
 
#define DDRPHY_ZQ_SR1_OPU_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_SR1_OPU_MASK) >> DDRPHY_ZQ_SR1_OPU_SHIFT)
 
#define DDRPHY_ZQ_SR1_OPD_MASK   (0x30U)
 
#define DDRPHY_ZQ_SR1_OPD_SHIFT   (4U)
 
#define DDRPHY_ZQ_SR1_OPD_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_SR1_OPD_MASK) >> DDRPHY_ZQ_SR1_OPD_SHIFT)
 
#define DDRPHY_ZQ_SR1_ZPU_MASK   (0xCU)
 
#define DDRPHY_ZQ_SR1_ZPU_SHIFT   (2U)
 
#define DDRPHY_ZQ_SR1_ZPU_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_SR1_ZPU_MASK) >> DDRPHY_ZQ_SR1_ZPU_SHIFT)
 
#define DDRPHY_ZQ_SR1_ZPD_MASK   (0x3U)
 
#define DDRPHY_ZQ_SR1_ZPD_SHIFT   (0U)
 
#define DDRPHY_ZQ_SR1_ZPD_GET(x)   (((uint32_t)(x) & DDRPHY_ZQ_SR1_ZPD_MASK) >> DDRPHY_ZQ_SR1_ZPD_SHIFT)
 
#define DDRPHY_DX_GCR_CALBYP_MASK   (0x80000000UL)
 
#define DDRPHY_DX_GCR_CALBYP_SHIFT   (31U)
 
#define DDRPHY_DX_GCR_CALBYP_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_CALBYP_SHIFT) & DDRPHY_DX_GCR_CALBYP_MASK)
 
#define DDRPHY_DX_GCR_CALBYP_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_CALBYP_MASK) >> DDRPHY_DX_GCR_CALBYP_SHIFT)
 
#define DDRPHY_DX_GCR_MDLEN_MASK   (0x40000000UL)
 
#define DDRPHY_DX_GCR_MDLEN_SHIFT   (30U)
 
#define DDRPHY_DX_GCR_MDLEN_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_MDLEN_SHIFT) & DDRPHY_DX_GCR_MDLEN_MASK)
 
#define DDRPHY_DX_GCR_MDLEN_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_MDLEN_MASK) >> DDRPHY_DX_GCR_MDLEN_SHIFT)
 
#define DDRPHY_DX_GCR_WLRKEN_MASK   (0x3C000000UL)
 
#define DDRPHY_DX_GCR_WLRKEN_SHIFT   (26U)
 
#define DDRPHY_DX_GCR_WLRKEN_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_WLRKEN_SHIFT) & DDRPHY_DX_GCR_WLRKEN_MASK)
 
#define DDRPHY_DX_GCR_WLRKEN_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_WLRKEN_MASK) >> DDRPHY_DX_GCR_WLRKEN_SHIFT)
 
#define DDRPHY_DX_GCR_PLLBYP_MASK   (0x80000UL)
 
#define DDRPHY_DX_GCR_PLLBYP_SHIFT   (19U)
 
#define DDRPHY_DX_GCR_PLLBYP_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_PLLBYP_SHIFT) & DDRPHY_DX_GCR_PLLBYP_MASK)
 
#define DDRPHY_DX_GCR_PLLBYP_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_PLLBYP_MASK) >> DDRPHY_DX_GCR_PLLBYP_SHIFT)
 
#define DDRPHY_DX_GCR_GSHIFT_MASK   (0x40000UL)
 
#define DDRPHY_DX_GCR_GSHIFT_SHIFT   (18U)
 
#define DDRPHY_DX_GCR_GSHIFT_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_GSHIFT_SHIFT) & DDRPHY_DX_GCR_GSHIFT_MASK)
 
#define DDRPHY_DX_GCR_GSHIFT_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_GSHIFT_MASK) >> DDRPHY_DX_GCR_GSHIFT_SHIFT)
 
#define DDRPHY_DX_GCR_PLLPD_MASK   (0x20000UL)
 
#define DDRPHY_DX_GCR_PLLPD_SHIFT   (17U)
 
#define DDRPHY_DX_GCR_PLLPD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_PLLPD_SHIFT) & DDRPHY_DX_GCR_PLLPD_MASK)
 
#define DDRPHY_DX_GCR_PLLPD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_PLLPD_MASK) >> DDRPHY_DX_GCR_PLLPD_SHIFT)
 
#define DDRPHY_DX_GCR_PLLRST_MASK   (0x10000UL)
 
#define DDRPHY_DX_GCR_PLLRST_SHIFT   (16U)
 
#define DDRPHY_DX_GCR_PLLRST_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_PLLRST_SHIFT) & DDRPHY_DX_GCR_PLLRST_MASK)
 
#define DDRPHY_DX_GCR_PLLRST_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_PLLRST_MASK) >> DDRPHY_DX_GCR_PLLRST_SHIFT)
 
#define DDRPHY_DX_GCR_DXOEO_MASK   (0xC000U)
 
#define DDRPHY_DX_GCR_DXOEO_SHIFT   (14U)
 
#define DDRPHY_DX_GCR_DXOEO_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DXOEO_SHIFT) & DDRPHY_DX_GCR_DXOEO_MASK)
 
#define DDRPHY_DX_GCR_DXOEO_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DXOEO_MASK) >> DDRPHY_DX_GCR_DXOEO_SHIFT)
 
#define DDRPHY_DX_GCR_RTTOAL_MASK   (0x2000U)
 
#define DDRPHY_DX_GCR_RTTOAL_SHIFT   (13U)
 
#define DDRPHY_DX_GCR_RTTOAL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_RTTOAL_SHIFT) & DDRPHY_DX_GCR_RTTOAL_MASK)
 
#define DDRPHY_DX_GCR_RTTOAL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_RTTOAL_MASK) >> DDRPHY_DX_GCR_RTTOAL_SHIFT)
 
#define DDRPHY_DX_GCR_RTTOH_MASK   (0x1800U)
 
#define DDRPHY_DX_GCR_RTTOH_SHIFT   (11U)
 
#define DDRPHY_DX_GCR_RTTOH_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_RTTOH_SHIFT) & DDRPHY_DX_GCR_RTTOH_MASK)
 
#define DDRPHY_DX_GCR_RTTOH_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_RTTOH_MASK) >> DDRPHY_DX_GCR_RTTOH_SHIFT)
 
#define DDRPHY_DX_GCR_DQRTT_MASK   (0x400U)
 
#define DDRPHY_DX_GCR_DQRTT_SHIFT   (10U)
 
#define DDRPHY_DX_GCR_DQRTT_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DQRTT_SHIFT) & DDRPHY_DX_GCR_DQRTT_MASK)
 
#define DDRPHY_DX_GCR_DQRTT_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DQRTT_MASK) >> DDRPHY_DX_GCR_DQRTT_SHIFT)
 
#define DDRPHY_DX_GCR_DQSRTT_MASK   (0x200U)
 
#define DDRPHY_DX_GCR_DQSRTT_SHIFT   (9U)
 
#define DDRPHY_DX_GCR_DQSRTT_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DQSRTT_SHIFT) & DDRPHY_DX_GCR_DQSRTT_MASK)
 
#define DDRPHY_DX_GCR_DQSRTT_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DQSRTT_MASK) >> DDRPHY_DX_GCR_DQSRTT_SHIFT)
 
#define DDRPHY_DX_GCR_DSEN_MASK   (0x180U)
 
#define DDRPHY_DX_GCR_DSEN_SHIFT   (7U)
 
#define DDRPHY_DX_GCR_DSEN_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DSEN_SHIFT) & DDRPHY_DX_GCR_DSEN_MASK)
 
#define DDRPHY_DX_GCR_DSEN_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DSEN_MASK) >> DDRPHY_DX_GCR_DSEN_SHIFT)
 
#define DDRPHY_DX_GCR_DQSRPD_MASK   (0x40U)
 
#define DDRPHY_DX_GCR_DQSRPD_SHIFT   (6U)
 
#define DDRPHY_DX_GCR_DQSRPD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DQSRPD_SHIFT) & DDRPHY_DX_GCR_DQSRPD_MASK)
 
#define DDRPHY_DX_GCR_DQSRPD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DQSRPD_MASK) >> DDRPHY_DX_GCR_DQSRPD_SHIFT)
 
#define DDRPHY_DX_GCR_DXPDR_MASK   (0x20U)
 
#define DDRPHY_DX_GCR_DXPDR_SHIFT   (5U)
 
#define DDRPHY_DX_GCR_DXPDR_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DXPDR_SHIFT) & DDRPHY_DX_GCR_DXPDR_MASK)
 
#define DDRPHY_DX_GCR_DXPDR_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DXPDR_MASK) >> DDRPHY_DX_GCR_DXPDR_SHIFT)
 
#define DDRPHY_DX_GCR_DXPDD1_MASK   (0x10U)
 
#define DDRPHY_DX_GCR_DXPDD1_SHIFT   (4U)
 
#define DDRPHY_DX_GCR_DXPDD1_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DXPDD1_SHIFT) & DDRPHY_DX_GCR_DXPDD1_MASK)
 
#define DDRPHY_DX_GCR_DXPDD1_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DXPDD1_MASK) >> DDRPHY_DX_GCR_DXPDD1_SHIFT)
 
#define DDRPHY_DX_GCR_DXIOM_MASK   (0x8U)
 
#define DDRPHY_DX_GCR_DXIOM_SHIFT   (3U)
 
#define DDRPHY_DX_GCR_DXIOM_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DXIOM_SHIFT) & DDRPHY_DX_GCR_DXIOM_MASK)
 
#define DDRPHY_DX_GCR_DXIOM_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DXIOM_MASK) >> DDRPHY_DX_GCR_DXIOM_SHIFT)
 
#define DDRPHY_DX_GCR_DQODT_MASK   (0x4U)
 
#define DDRPHY_DX_GCR_DQODT_SHIFT   (2U)
 
#define DDRPHY_DX_GCR_DQODT_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DQODT_SHIFT) & DDRPHY_DX_GCR_DQODT_MASK)
 
#define DDRPHY_DX_GCR_DQODT_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DQODT_MASK) >> DDRPHY_DX_GCR_DQODT_SHIFT)
 
#define DDRPHY_DX_GCR_DQSODT_MASK   (0x2U)
 
#define DDRPHY_DX_GCR_DQSODT_SHIFT   (1U)
 
#define DDRPHY_DX_GCR_DQSODT_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DQSODT_SHIFT) & DDRPHY_DX_GCR_DQSODT_MASK)
 
#define DDRPHY_DX_GCR_DQSODT_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DQSODT_MASK) >> DDRPHY_DX_GCR_DQSODT_SHIFT)
 
#define DDRPHY_DX_GCR_DXEN_MASK   (0x1U)
 
#define DDRPHY_DX_GCR_DXEN_SHIFT   (0U)
 
#define DDRPHY_DX_GCR_DXEN_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GCR_DXEN_SHIFT) & DDRPHY_DX_GCR_DXEN_MASK)
 
#define DDRPHY_DX_GCR_DXEN_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GCR_DXEN_MASK) >> DDRPHY_DX_GCR_DXEN_SHIFT)
 
#define DDRPHY_DX_GSR0_WLDQ_MASK   (0x10000000UL)
 
#define DDRPHY_DX_GSR0_WLDQ_SHIFT   (28U)
 
#define DDRPHY_DX_GSR0_WLDQ_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_WLDQ_MASK) >> DDRPHY_DX_GSR0_WLDQ_SHIFT)
 
#define DDRPHY_DX_GSR0_QSGERR_MASK   (0xF000000UL)
 
#define DDRPHY_DX_GSR0_QSGERR_SHIFT   (24U)
 
#define DDRPHY_DX_GSR0_QSGERR_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_QSGERR_MASK) >> DDRPHY_DX_GSR0_QSGERR_SHIFT)
 
#define DDRPHY_DX_GSR0_GDQSPRD_MASK   (0xFF0000UL)
 
#define DDRPHY_DX_GSR0_GDQSPRD_SHIFT   (16U)
 
#define DDRPHY_DX_GSR0_GDQSPRD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_GDQSPRD_MASK) >> DDRPHY_DX_GSR0_GDQSPRD_SHIFT)
 
#define DDRPHY_DX_GSR0_DPLOCK_MASK   (0x8000U)
 
#define DDRPHY_DX_GSR0_DPLOCK_SHIFT   (15U)
 
#define DDRPHY_DX_GSR0_DPLOCK_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_DPLOCK_MASK) >> DDRPHY_DX_GSR0_DPLOCK_SHIFT)
 
#define DDRPHY_DX_GSR0_WLPRD_MASK   (0x7F80U)
 
#define DDRPHY_DX_GSR0_WLPRD_SHIFT   (7U)
 
#define DDRPHY_DX_GSR0_WLPRD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_WLPRD_MASK) >> DDRPHY_DX_GSR0_WLPRD_SHIFT)
 
#define DDRPHY_DX_GSR0_WLERR_MASK   (0x40U)
 
#define DDRPHY_DX_GSR0_WLERR_SHIFT   (6U)
 
#define DDRPHY_DX_GSR0_WLERR_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_WLERR_MASK) >> DDRPHY_DX_GSR0_WLERR_SHIFT)
 
#define DDRPHY_DX_GSR0_WLDONE_MASK   (0x20U)
 
#define DDRPHY_DX_GSR0_WLDONE_SHIFT   (5U)
 
#define DDRPHY_DX_GSR0_WLDONE_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_WLDONE_MASK) >> DDRPHY_DX_GSR0_WLDONE_SHIFT)
 
#define DDRPHY_DX_GSR0_WLCAL_MASK   (0x10U)
 
#define DDRPHY_DX_GSR0_WLCAL_SHIFT   (4U)
 
#define DDRPHY_DX_GSR0_WLCAL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_WLCAL_MASK) >> DDRPHY_DX_GSR0_WLCAL_SHIFT)
 
#define DDRPHY_DX_GSR0_GDQSCAL_MASK   (0x8U)
 
#define DDRPHY_DX_GSR0_GDQSCAL_SHIFT   (3U)
 
#define DDRPHY_DX_GSR0_GDQSCAL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_GDQSCAL_MASK) >> DDRPHY_DX_GSR0_GDQSCAL_SHIFT)
 
#define DDRPHY_DX_GSR0_RDQSNCAL_MASK   (0x4U)
 
#define DDRPHY_DX_GSR0_RDQSNCAL_SHIFT   (2U)
 
#define DDRPHY_DX_GSR0_RDQSNCAL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_RDQSNCAL_MASK) >> DDRPHY_DX_GSR0_RDQSNCAL_SHIFT)
 
#define DDRPHY_DX_GSR0_RDQSCAL_MASK   (0x2U)
 
#define DDRPHY_DX_GSR0_RDQSCAL_SHIFT   (1U)
 
#define DDRPHY_DX_GSR0_RDQSCAL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_RDQSCAL_MASK) >> DDRPHY_DX_GSR0_RDQSCAL_SHIFT)
 
#define DDRPHY_DX_GSR0_WDQCAL_MASK   (0x1U)
 
#define DDRPHY_DX_GSR0_WDQCAL_SHIFT   (0U)
 
#define DDRPHY_DX_GSR0_WDQCAL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR0_WDQCAL_MASK) >> DDRPHY_DX_GSR0_WDQCAL_SHIFT)
 
#define DDRPHY_DX_GSR1_DLTCODE_MASK   (0x1FFFFFEUL)
 
#define DDRPHY_DX_GSR1_DLTCODE_SHIFT   (1U)
 
#define DDRPHY_DX_GSR1_DLTCODE_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR1_DLTCODE_MASK) >> DDRPHY_DX_GSR1_DLTCODE_SHIFT)
 
#define DDRPHY_DX_GSR1_DLTDONE_MASK   (0x1U)
 
#define DDRPHY_DX_GSR1_DLTDONE_SHIFT   (0U)
 
#define DDRPHY_DX_GSR1_DLTDONE_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR1_DLTDONE_MASK) >> DDRPHY_DX_GSR1_DLTDONE_SHIFT)
 
#define DDRPHY_DX_BDLR0_DQ4WBD_MASK   (0x3F000000UL)
 
#define DDRPHY_DX_BDLR0_DQ4WBD_SHIFT   (24U)
 
#define DDRPHY_DX_BDLR0_DQ4WBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ4WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ4WBD_MASK)
 
#define DDRPHY_DX_BDLR0_DQ4WBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ4WBD_MASK) >> DDRPHY_DX_BDLR0_DQ4WBD_SHIFT)
 
#define DDRPHY_DX_BDLR0_DQ3WBD_MASK   (0xFC0000UL)
 
#define DDRPHY_DX_BDLR0_DQ3WBD_SHIFT   (18U)
 
#define DDRPHY_DX_BDLR0_DQ3WBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ3WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ3WBD_MASK)
 
#define DDRPHY_DX_BDLR0_DQ3WBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ3WBD_MASK) >> DDRPHY_DX_BDLR0_DQ3WBD_SHIFT)
 
#define DDRPHY_DX_BDLR0_DQ2WBD_MASK   (0x3F000UL)
 
#define DDRPHY_DX_BDLR0_DQ2WBD_SHIFT   (12U)
 
#define DDRPHY_DX_BDLR0_DQ2WBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ2WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ2WBD_MASK)
 
#define DDRPHY_DX_BDLR0_DQ2WBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ2WBD_MASK) >> DDRPHY_DX_BDLR0_DQ2WBD_SHIFT)
 
#define DDRPHY_DX_BDLR0_DQ1WBD_MASK   (0xFC0U)
 
#define DDRPHY_DX_BDLR0_DQ1WBD_SHIFT   (6U)
 
#define DDRPHY_DX_BDLR0_DQ1WBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ1WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ1WBD_MASK)
 
#define DDRPHY_DX_BDLR0_DQ1WBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ1WBD_MASK) >> DDRPHY_DX_BDLR0_DQ1WBD_SHIFT)
 
#define DDRPHY_DX_BDLR0_DQ0WBD_MASK   (0x3FU)
 
#define DDRPHY_DX_BDLR0_DQ0WBD_SHIFT   (0U)
 
#define DDRPHY_DX_BDLR0_DQ0WBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ0WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ0WBD_MASK)
 
#define DDRPHY_DX_BDLR0_DQ0WBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ0WBD_MASK) >> DDRPHY_DX_BDLR0_DQ0WBD_SHIFT)
 
#define DDRPHY_DX_BDLR1_DSWBD_MASK   (0x3F000000UL)
 
#define DDRPHY_DX_BDLR1_DSWBD_SHIFT   (24U)
 
#define DDRPHY_DX_BDLR1_DSWBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR1_DSWBD_SHIFT) & DDRPHY_DX_BDLR1_DSWBD_MASK)
 
#define DDRPHY_DX_BDLR1_DSWBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR1_DSWBD_MASK) >> DDRPHY_DX_BDLR1_DSWBD_SHIFT)
 
#define DDRPHY_DX_BDLR1_DMWBD_MASK   (0xFC0000UL)
 
#define DDRPHY_DX_BDLR1_DMWBD_SHIFT   (18U)
 
#define DDRPHY_DX_BDLR1_DMWBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR1_DMWBD_SHIFT) & DDRPHY_DX_BDLR1_DMWBD_MASK)
 
#define DDRPHY_DX_BDLR1_DMWBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR1_DMWBD_MASK) >> DDRPHY_DX_BDLR1_DMWBD_SHIFT)
 
#define DDRPHY_DX_BDLR1_DQ7WBD_MASK   (0x3F000UL)
 
#define DDRPHY_DX_BDLR1_DQ7WBD_SHIFT   (12U)
 
#define DDRPHY_DX_BDLR1_DQ7WBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR1_DQ7WBD_SHIFT) & DDRPHY_DX_BDLR1_DQ7WBD_MASK)
 
#define DDRPHY_DX_BDLR1_DQ7WBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR1_DQ7WBD_MASK) >> DDRPHY_DX_BDLR1_DQ7WBD_SHIFT)
 
#define DDRPHY_DX_BDLR1_DQ6WBD_MASK   (0xFC0U)
 
#define DDRPHY_DX_BDLR1_DQ6WBD_SHIFT   (6U)
 
#define DDRPHY_DX_BDLR1_DQ6WBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR1_DQ6WBD_SHIFT) & DDRPHY_DX_BDLR1_DQ6WBD_MASK)
 
#define DDRPHY_DX_BDLR1_DQ6WBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR1_DQ6WBD_MASK) >> DDRPHY_DX_BDLR1_DQ6WBD_SHIFT)
 
#define DDRPHY_DX_BDLR1_DQ5WBD_MASK   (0x3FU)
 
#define DDRPHY_DX_BDLR1_DQ5WBD_SHIFT   (0U)
 
#define DDRPHY_DX_BDLR1_DQ5WBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR1_DQ5WBD_SHIFT) & DDRPHY_DX_BDLR1_DQ5WBD_MASK)
 
#define DDRPHY_DX_BDLR1_DQ5WBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR1_DQ5WBD_MASK) >> DDRPHY_DX_BDLR1_DQ5WBD_SHIFT)
 
#define DDRPHY_DX_BDLR2_DSNRBD_MASK   (0xFC0000UL)
 
#define DDRPHY_DX_BDLR2_DSNRBD_SHIFT   (18U)
 
#define DDRPHY_DX_BDLR2_DSNRBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR2_DSNRBD_SHIFT) & DDRPHY_DX_BDLR2_DSNRBD_MASK)
 
#define DDRPHY_DX_BDLR2_DSNRBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR2_DSNRBD_MASK) >> DDRPHY_DX_BDLR2_DSNRBD_SHIFT)
 
#define DDRPHY_DX_BDLR2_DSRBD_MASK   (0x3F000UL)
 
#define DDRPHY_DX_BDLR2_DSRBD_SHIFT   (12U)
 
#define DDRPHY_DX_BDLR2_DSRBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR2_DSRBD_SHIFT) & DDRPHY_DX_BDLR2_DSRBD_MASK)
 
#define DDRPHY_DX_BDLR2_DSRBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR2_DSRBD_MASK) >> DDRPHY_DX_BDLR2_DSRBD_SHIFT)
 
#define DDRPHY_DX_BDLR2_DQOEBD_MASK   (0xFC0U)
 
#define DDRPHY_DX_BDLR2_DQOEBD_SHIFT   (6U)
 
#define DDRPHY_DX_BDLR2_DQOEBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR2_DQOEBD_SHIFT) & DDRPHY_DX_BDLR2_DQOEBD_MASK)
 
#define DDRPHY_DX_BDLR2_DQOEBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR2_DQOEBD_MASK) >> DDRPHY_DX_BDLR2_DQOEBD_SHIFT)
 
#define DDRPHY_DX_BDLR2_DSOEBD_MASK   (0x3FU)
 
#define DDRPHY_DX_BDLR2_DSOEBD_SHIFT   (0U)
 
#define DDRPHY_DX_BDLR2_DSOEBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR2_DSOEBD_SHIFT) & DDRPHY_DX_BDLR2_DSOEBD_MASK)
 
#define DDRPHY_DX_BDLR2_DSOEBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR2_DSOEBD_MASK) >> DDRPHY_DX_BDLR2_DSOEBD_SHIFT)
 
#define DDRPHY_DX_BDLR3_DQ4RBD_MASK   (0x3F000000UL)
 
#define DDRPHY_DX_BDLR3_DQ4RBD_SHIFT   (24U)
 
#define DDRPHY_DX_BDLR3_DQ4RBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ4RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ4RBD_MASK)
 
#define DDRPHY_DX_BDLR3_DQ4RBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ4RBD_MASK) >> DDRPHY_DX_BDLR3_DQ4RBD_SHIFT)
 
#define DDRPHY_DX_BDLR3_DQ3RBD_MASK   (0xFC0000UL)
 
#define DDRPHY_DX_BDLR3_DQ3RBD_SHIFT   (18U)
 
#define DDRPHY_DX_BDLR3_DQ3RBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ3RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ3RBD_MASK)
 
#define DDRPHY_DX_BDLR3_DQ3RBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ3RBD_MASK) >> DDRPHY_DX_BDLR3_DQ3RBD_SHIFT)
 
#define DDRPHY_DX_BDLR3_DQ2RBD_MASK   (0x3F000UL)
 
#define DDRPHY_DX_BDLR3_DQ2RBD_SHIFT   (12U)
 
#define DDRPHY_DX_BDLR3_DQ2RBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ2RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ2RBD_MASK)
 
#define DDRPHY_DX_BDLR3_DQ2RBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ2RBD_MASK) >> DDRPHY_DX_BDLR3_DQ2RBD_SHIFT)
 
#define DDRPHY_DX_BDLR3_DQ1RBD_MASK   (0xFC0U)
 
#define DDRPHY_DX_BDLR3_DQ1RBD_SHIFT   (6U)
 
#define DDRPHY_DX_BDLR3_DQ1RBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ1RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ1RBD_MASK)
 
#define DDRPHY_DX_BDLR3_DQ1RBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ1RBD_MASK) >> DDRPHY_DX_BDLR3_DQ1RBD_SHIFT)
 
#define DDRPHY_DX_BDLR3_DQ0RBD_MASK   (0x3FU)
 
#define DDRPHY_DX_BDLR3_DQ0RBD_SHIFT   (0U)
 
#define DDRPHY_DX_BDLR3_DQ0RBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ0RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ0RBD_MASK)
 
#define DDRPHY_DX_BDLR3_DQ0RBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ0RBD_MASK) >> DDRPHY_DX_BDLR3_DQ0RBD_SHIFT)
 
#define DDRPHY_DX_BDLR4_DMRBD_MASK   (0xFC0000UL)
 
#define DDRPHY_DX_BDLR4_DMRBD_SHIFT   (18U)
 
#define DDRPHY_DX_BDLR4_DMRBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR4_DMRBD_SHIFT) & DDRPHY_DX_BDLR4_DMRBD_MASK)
 
#define DDRPHY_DX_BDLR4_DMRBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR4_DMRBD_MASK) >> DDRPHY_DX_BDLR4_DMRBD_SHIFT)
 
#define DDRPHY_DX_BDLR4_DQ7RBD_MASK   (0x3F000UL)
 
#define DDRPHY_DX_BDLR4_DQ7RBD_SHIFT   (12U)
 
#define DDRPHY_DX_BDLR4_DQ7RBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR4_DQ7RBD_SHIFT) & DDRPHY_DX_BDLR4_DQ7RBD_MASK)
 
#define DDRPHY_DX_BDLR4_DQ7RBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR4_DQ7RBD_MASK) >> DDRPHY_DX_BDLR4_DQ7RBD_SHIFT)
 
#define DDRPHY_DX_BDLR4_DQ6RBD_MASK   (0xFC0U)
 
#define DDRPHY_DX_BDLR4_DQ6RBD_SHIFT   (6U)
 
#define DDRPHY_DX_BDLR4_DQ6RBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR4_DQ6RBD_SHIFT) & DDRPHY_DX_BDLR4_DQ6RBD_MASK)
 
#define DDRPHY_DX_BDLR4_DQ6RBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR4_DQ6RBD_MASK) >> DDRPHY_DX_BDLR4_DQ6RBD_SHIFT)
 
#define DDRPHY_DX_BDLR4_DQ5RBD_MASK   (0x3FU)
 
#define DDRPHY_DX_BDLR4_DQ5RBD_SHIFT   (0U)
 
#define DDRPHY_DX_BDLR4_DQ5RBD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_BDLR4_DQ5RBD_SHIFT) & DDRPHY_DX_BDLR4_DQ5RBD_MASK)
 
#define DDRPHY_DX_BDLR4_DQ5RBD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_BDLR4_DQ5RBD_MASK) >> DDRPHY_DX_BDLR4_DQ5RBD_SHIFT)
 
#define DDRPHY_DX_LCDLR0_R3WLD_MASK   (0xFF000000UL)
 
#define DDRPHY_DX_LCDLR0_R3WLD_SHIFT   (24U)
 
#define DDRPHY_DX_LCDLR0_R3WLD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR0_R3WLD_SHIFT) & DDRPHY_DX_LCDLR0_R3WLD_MASK)
 
#define DDRPHY_DX_LCDLR0_R3WLD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR0_R3WLD_MASK) >> DDRPHY_DX_LCDLR0_R3WLD_SHIFT)
 
#define DDRPHY_DX_LCDLR0_R2WLD_MASK   (0xFF0000UL)
 
#define DDRPHY_DX_LCDLR0_R2WLD_SHIFT   (16U)
 
#define DDRPHY_DX_LCDLR0_R2WLD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR0_R2WLD_SHIFT) & DDRPHY_DX_LCDLR0_R2WLD_MASK)
 
#define DDRPHY_DX_LCDLR0_R2WLD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR0_R2WLD_MASK) >> DDRPHY_DX_LCDLR0_R2WLD_SHIFT)
 
#define DDRPHY_DX_LCDLR0_R1WLD_MASK   (0xFF00U)
 
#define DDRPHY_DX_LCDLR0_R1WLD_SHIFT   (8U)
 
#define DDRPHY_DX_LCDLR0_R1WLD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR0_R1WLD_SHIFT) & DDRPHY_DX_LCDLR0_R1WLD_MASK)
 
#define DDRPHY_DX_LCDLR0_R1WLD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR0_R1WLD_MASK) >> DDRPHY_DX_LCDLR0_R1WLD_SHIFT)
 
#define DDRPHY_DX_LCDLR0_R0WLD_MASK   (0xFFU)
 
#define DDRPHY_DX_LCDLR0_R0WLD_SHIFT   (0U)
 
#define DDRPHY_DX_LCDLR0_R0WLD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR0_R0WLD_SHIFT) & DDRPHY_DX_LCDLR0_R0WLD_MASK)
 
#define DDRPHY_DX_LCDLR0_R0WLD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR0_R0WLD_MASK) >> DDRPHY_DX_LCDLR0_R0WLD_SHIFT)
 
#define DDRPHY_DX_LCDLR1_RDQSND_MASK   (0xFF0000UL)
 
#define DDRPHY_DX_LCDLR1_RDQSND_SHIFT   (16U)
 
#define DDRPHY_DX_LCDLR1_RDQSND_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR1_RDQSND_SHIFT) & DDRPHY_DX_LCDLR1_RDQSND_MASK)
 
#define DDRPHY_DX_LCDLR1_RDQSND_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR1_RDQSND_MASK) >> DDRPHY_DX_LCDLR1_RDQSND_SHIFT)
 
#define DDRPHY_DX_LCDLR1_RDQSD_MASK   (0xFF00U)
 
#define DDRPHY_DX_LCDLR1_RDQSD_SHIFT   (8U)
 
#define DDRPHY_DX_LCDLR1_RDQSD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR1_RDQSD_SHIFT) & DDRPHY_DX_LCDLR1_RDQSD_MASK)
 
#define DDRPHY_DX_LCDLR1_RDQSD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR1_RDQSD_MASK) >> DDRPHY_DX_LCDLR1_RDQSD_SHIFT)
 
#define DDRPHY_DX_LCDLR1_WDQD_MASK   (0xFFU)
 
#define DDRPHY_DX_LCDLR1_WDQD_SHIFT   (0U)
 
#define DDRPHY_DX_LCDLR1_WDQD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR1_WDQD_SHIFT) & DDRPHY_DX_LCDLR1_WDQD_MASK)
 
#define DDRPHY_DX_LCDLR1_WDQD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR1_WDQD_MASK) >> DDRPHY_DX_LCDLR1_WDQD_SHIFT)
 
#define DDRPHY_DX_LCDLR2_R3DQSGD_MASK   (0xFF000000UL)
 
#define DDRPHY_DX_LCDLR2_R3DQSGD_SHIFT   (24U)
 
#define DDRPHY_DX_LCDLR2_R3DQSGD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR2_R3DQSGD_SHIFT) & DDRPHY_DX_LCDLR2_R3DQSGD_MASK)
 
#define DDRPHY_DX_LCDLR2_R3DQSGD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR2_R3DQSGD_MASK) >> DDRPHY_DX_LCDLR2_R3DQSGD_SHIFT)
 
#define DDRPHY_DX_LCDLR2_R2DQSGD_MASK   (0xFF0000UL)
 
#define DDRPHY_DX_LCDLR2_R2DQSGD_SHIFT   (16U)
 
#define DDRPHY_DX_LCDLR2_R2DQSGD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR2_R2DQSGD_SHIFT) & DDRPHY_DX_LCDLR2_R2DQSGD_MASK)
 
#define DDRPHY_DX_LCDLR2_R2DQSGD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR2_R2DQSGD_MASK) >> DDRPHY_DX_LCDLR2_R2DQSGD_SHIFT)
 
#define DDRPHY_DX_LCDLR2_R1DQSGD_MASK   (0xFF00U)
 
#define DDRPHY_DX_LCDLR2_R1DQSGD_SHIFT   (8U)
 
#define DDRPHY_DX_LCDLR2_R1DQSGD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR2_R1DQSGD_SHIFT) & DDRPHY_DX_LCDLR2_R1DQSGD_MASK)
 
#define DDRPHY_DX_LCDLR2_R1DQSGD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR2_R1DQSGD_MASK) >> DDRPHY_DX_LCDLR2_R1DQSGD_SHIFT)
 
#define DDRPHY_DX_LCDLR2_R0DQSGD_MASK   (0xFFU)
 
#define DDRPHY_DX_LCDLR2_R0DQSGD_SHIFT   (0U)
 
#define DDRPHY_DX_LCDLR2_R0DQSGD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_LCDLR2_R0DQSGD_SHIFT) & DDRPHY_DX_LCDLR2_R0DQSGD_MASK)
 
#define DDRPHY_DX_LCDLR2_R0DQSGD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_LCDLR2_R0DQSGD_MASK) >> DDRPHY_DX_LCDLR2_R0DQSGD_SHIFT)
 
#define DDRPHY_DX_MDLR_MDLD_MASK   (0xFF0000UL)
 
#define DDRPHY_DX_MDLR_MDLD_SHIFT   (16U)
 
#define DDRPHY_DX_MDLR_MDLD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_MDLR_MDLD_SHIFT) & DDRPHY_DX_MDLR_MDLD_MASK)
 
#define DDRPHY_DX_MDLR_MDLD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_MDLR_MDLD_MASK) >> DDRPHY_DX_MDLR_MDLD_SHIFT)
 
#define DDRPHY_DX_MDLR_TPRD_MASK   (0xFF00U)
 
#define DDRPHY_DX_MDLR_TPRD_SHIFT   (8U)
 
#define DDRPHY_DX_MDLR_TPRD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_MDLR_TPRD_SHIFT) & DDRPHY_DX_MDLR_TPRD_MASK)
 
#define DDRPHY_DX_MDLR_TPRD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_MDLR_TPRD_MASK) >> DDRPHY_DX_MDLR_TPRD_SHIFT)
 
#define DDRPHY_DX_MDLR_IPRD_MASK   (0xFFU)
 
#define DDRPHY_DX_MDLR_IPRD_SHIFT   (0U)
 
#define DDRPHY_DX_MDLR_IPRD_SET(x)   (((uint32_t)(x) << DDRPHY_DX_MDLR_IPRD_SHIFT) & DDRPHY_DX_MDLR_IPRD_MASK)
 
#define DDRPHY_DX_MDLR_IPRD_GET(x)   (((uint32_t)(x) & DDRPHY_DX_MDLR_IPRD_MASK) >> DDRPHY_DX_MDLR_IPRD_SHIFT)
 
#define DDRPHY_DX_GTR_R3WLSL_MASK   (0xC0000UL)
 
#define DDRPHY_DX_GTR_R3WLSL_SHIFT   (18U)
 
#define DDRPHY_DX_GTR_R3WLSL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GTR_R3WLSL_SHIFT) & DDRPHY_DX_GTR_R3WLSL_MASK)
 
#define DDRPHY_DX_GTR_R3WLSL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GTR_R3WLSL_MASK) >> DDRPHY_DX_GTR_R3WLSL_SHIFT)
 
#define DDRPHY_DX_GTR_R2WLSL_MASK   (0x30000UL)
 
#define DDRPHY_DX_GTR_R2WLSL_SHIFT   (16U)
 
#define DDRPHY_DX_GTR_R2WLSL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GTR_R2WLSL_SHIFT) & DDRPHY_DX_GTR_R2WLSL_MASK)
 
#define DDRPHY_DX_GTR_R2WLSL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GTR_R2WLSL_MASK) >> DDRPHY_DX_GTR_R2WLSL_SHIFT)
 
#define DDRPHY_DX_GTR_R1WLSL_MASK   (0xC000U)
 
#define DDRPHY_DX_GTR_R1WLSL_SHIFT   (14U)
 
#define DDRPHY_DX_GTR_R1WLSL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GTR_R1WLSL_SHIFT) & DDRPHY_DX_GTR_R1WLSL_MASK)
 
#define DDRPHY_DX_GTR_R1WLSL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GTR_R1WLSL_MASK) >> DDRPHY_DX_GTR_R1WLSL_SHIFT)
 
#define DDRPHY_DX_GTR_R0WLSL_MASK   (0x3000U)
 
#define DDRPHY_DX_GTR_R0WLSL_SHIFT   (12U)
 
#define DDRPHY_DX_GTR_R0WLSL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GTR_R0WLSL_SHIFT) & DDRPHY_DX_GTR_R0WLSL_MASK)
 
#define DDRPHY_DX_GTR_R0WLSL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GTR_R0WLSL_MASK) >> DDRPHY_DX_GTR_R0WLSL_SHIFT)
 
#define DDRPHY_DX_GTR_R3DGSL_MASK   (0xE00U)
 
#define DDRPHY_DX_GTR_R3DGSL_SHIFT   (9U)
 
#define DDRPHY_DX_GTR_R3DGSL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GTR_R3DGSL_SHIFT) & DDRPHY_DX_GTR_R3DGSL_MASK)
 
#define DDRPHY_DX_GTR_R3DGSL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GTR_R3DGSL_MASK) >> DDRPHY_DX_GTR_R3DGSL_SHIFT)
 
#define DDRPHY_DX_GTR_R2DGSL_MASK   (0x1C0U)
 
#define DDRPHY_DX_GTR_R2DGSL_SHIFT   (6U)
 
#define DDRPHY_DX_GTR_R2DGSL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GTR_R2DGSL_SHIFT) & DDRPHY_DX_GTR_R2DGSL_MASK)
 
#define DDRPHY_DX_GTR_R2DGSL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GTR_R2DGSL_MASK) >> DDRPHY_DX_GTR_R2DGSL_SHIFT)
 
#define DDRPHY_DX_GTR_R1DGSL_MASK   (0x38U)
 
#define DDRPHY_DX_GTR_R1DGSL_SHIFT   (3U)
 
#define DDRPHY_DX_GTR_R1DGSL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GTR_R1DGSL_SHIFT) & DDRPHY_DX_GTR_R1DGSL_MASK)
 
#define DDRPHY_DX_GTR_R1DGSL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GTR_R1DGSL_MASK) >> DDRPHY_DX_GTR_R1DGSL_SHIFT)
 
#define DDRPHY_DX_GTR_R0DGSL_MASK   (0x7U)
 
#define DDRPHY_DX_GTR_R0DGSL_SHIFT   (0U)
 
#define DDRPHY_DX_GTR_R0DGSL_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GTR_R0DGSL_SHIFT) & DDRPHY_DX_GTR_R0DGSL_MASK)
 
#define DDRPHY_DX_GTR_R0DGSL_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GTR_R0DGSL_MASK) >> DDRPHY_DX_GTR_R0DGSL_SHIFT)
 
#define DDRPHY_DX_GSR2_ESTAT_MASK   (0xF00U)
 
#define DDRPHY_DX_GSR2_ESTAT_SHIFT   (8U)
 
#define DDRPHY_DX_GSR2_ESTAT_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_ESTAT_SHIFT) & DDRPHY_DX_GSR2_ESTAT_MASK)
 
#define DDRPHY_DX_GSR2_ESTAT_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_ESTAT_MASK) >> DDRPHY_DX_GSR2_ESTAT_SHIFT)
 
#define DDRPHY_DX_GSR2_WEWN_MASK   (0x80U)
 
#define DDRPHY_DX_GSR2_WEWN_SHIFT   (7U)
 
#define DDRPHY_DX_GSR2_WEWN_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_WEWN_SHIFT) & DDRPHY_DX_GSR2_WEWN_MASK)
 
#define DDRPHY_DX_GSR2_WEWN_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_WEWN_MASK) >> DDRPHY_DX_GSR2_WEWN_SHIFT)
 
#define DDRPHY_DX_GSR2_WEERR_MASK   (0x40U)
 
#define DDRPHY_DX_GSR2_WEERR_SHIFT   (6U)
 
#define DDRPHY_DX_GSR2_WEERR_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_WEERR_SHIFT) & DDRPHY_DX_GSR2_WEERR_MASK)
 
#define DDRPHY_DX_GSR2_WEERR_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_WEERR_MASK) >> DDRPHY_DX_GSR2_WEERR_SHIFT)
 
#define DDRPHY_DX_GSR2_REWN_MASK   (0x20U)
 
#define DDRPHY_DX_GSR2_REWN_SHIFT   (5U)
 
#define DDRPHY_DX_GSR2_REWN_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_REWN_SHIFT) & DDRPHY_DX_GSR2_REWN_MASK)
 
#define DDRPHY_DX_GSR2_REWN_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_REWN_MASK) >> DDRPHY_DX_GSR2_REWN_SHIFT)
 
#define DDRPHY_DX_GSR2_REERR_MASK   (0x10U)
 
#define DDRPHY_DX_GSR2_REERR_SHIFT   (4U)
 
#define DDRPHY_DX_GSR2_REERR_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_REERR_SHIFT) & DDRPHY_DX_GSR2_REERR_MASK)
 
#define DDRPHY_DX_GSR2_REERR_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_REERR_MASK) >> DDRPHY_DX_GSR2_REERR_SHIFT)
 
#define DDRPHY_DX_GSR2_WDWN_MASK   (0x8U)
 
#define DDRPHY_DX_GSR2_WDWN_SHIFT   (3U)
 
#define DDRPHY_DX_GSR2_WDWN_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_WDWN_SHIFT) & DDRPHY_DX_GSR2_WDWN_MASK)
 
#define DDRPHY_DX_GSR2_WDWN_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_WDWN_MASK) >> DDRPHY_DX_GSR2_WDWN_SHIFT)
 
#define DDRPHY_DX_GSR2_WDERR_MASK   (0x4U)
 
#define DDRPHY_DX_GSR2_WDERR_SHIFT   (2U)
 
#define DDRPHY_DX_GSR2_WDERR_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_WDERR_SHIFT) & DDRPHY_DX_GSR2_WDERR_MASK)
 
#define DDRPHY_DX_GSR2_WDERR_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_WDERR_MASK) >> DDRPHY_DX_GSR2_WDERR_SHIFT)
 
#define DDRPHY_DX_GSR2_RDWN_MASK   (0x2U)
 
#define DDRPHY_DX_GSR2_RDWN_SHIFT   (1U)
 
#define DDRPHY_DX_GSR2_RDWN_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_RDWN_SHIFT) & DDRPHY_DX_GSR2_RDWN_MASK)
 
#define DDRPHY_DX_GSR2_RDWN_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_RDWN_MASK) >> DDRPHY_DX_GSR2_RDWN_SHIFT)
 
#define DDRPHY_DX_GSR2_RDERR_MASK   (0x1U)
 
#define DDRPHY_DX_GSR2_RDERR_SHIFT   (0U)
 
#define DDRPHY_DX_GSR2_RDERR_SET(x)   (((uint32_t)(x) << DDRPHY_DX_GSR2_RDERR_SHIFT) & DDRPHY_DX_GSR2_RDERR_MASK)
 
#define DDRPHY_DX_GSR2_RDERR_GET(x)   (((uint32_t)(x) & DDRPHY_DX_GSR2_RDERR_MASK) >> DDRPHY_DX_GSR2_RDERR_SHIFT)
 
#define DDRPHY_ZQ_0   (0UL)
 
#define DDRPHY_ZQ_1   (1UL)
 
#define DDRPHY_ZQ_2   (2UL)
 
#define DDRPHY_ZQ_3   (3UL)
 
#define DDRPHY_DX_0   (0UL)
 
#define DDRPHY_DX_1   (1UL)
 
#define DDRPHY_DX_2   (2UL)
 
#define DDRPHY_DX_3   (3UL)
 
#define DDRPHY_DX_4   (4UL)
 
#define DDRPHY_DX_5   (5UL)
 
#define DDRPHY_DX_6   (6UL)
 
#define DDRPHY_DX_7   (7UL)
 
#define DDRPHY_DX_8   (8UL)
 

Macro Definition Documentation

◆ DDRPHY_AACR_AAENC_GET

#define DDRPHY_AACR_AAENC_GET (   x)    (((uint32_t)(x) & DDRPHY_AACR_AAENC_MASK) >> DDRPHY_AACR_AAENC_SHIFT)

◆ DDRPHY_AACR_AAENC_MASK

#define DDRPHY_AACR_AAENC_MASK   (0x40000000UL)

◆ DDRPHY_AACR_AAENC_SET

#define DDRPHY_AACR_AAENC_SET (   x)    (((uint32_t)(x) << DDRPHY_AACR_AAENC_SHIFT) & DDRPHY_AACR_AAENC_MASK)

◆ DDRPHY_AACR_AAENC_SHIFT

#define DDRPHY_AACR_AAENC_SHIFT   (30U)

◆ DDRPHY_AACR_AAOENC_GET

#define DDRPHY_AACR_AAOENC_GET (   x)    (((uint32_t)(x) & DDRPHY_AACR_AAOENC_MASK) >> DDRPHY_AACR_AAOENC_SHIFT)

◆ DDRPHY_AACR_AAOENC_MASK

#define DDRPHY_AACR_AAOENC_MASK   (0x80000000UL)

◆ DDRPHY_AACR_AAOENC_SET

#define DDRPHY_AACR_AAOENC_SET (   x)    (((uint32_t)(x) << DDRPHY_AACR_AAOENC_SHIFT) & DDRPHY_AACR_AAOENC_MASK)

◆ DDRPHY_AACR_AAOENC_SHIFT

#define DDRPHY_AACR_AAOENC_SHIFT   (31U)

◆ DDRPHY_AACR_AATR_GET

#define DDRPHY_AACR_AATR_GET (   x)    (((uint32_t)(x) & DDRPHY_AACR_AATR_MASK) >> DDRPHY_AACR_AATR_SHIFT)

◆ DDRPHY_AACR_AATR_MASK

#define DDRPHY_AACR_AATR_MASK   (0x3FFFFFFFUL)

◆ DDRPHY_AACR_AATR_SET

#define DDRPHY_AACR_AATR_SET (   x)    (((uint32_t)(x) << DDRPHY_AACR_AATR_SHIFT) & DDRPHY_AACR_AATR_MASK)

◆ DDRPHY_AACR_AATR_SHIFT

#define DDRPHY_AACR_AATR_SHIFT   (0U)

◆ DDRPHY_ACBDLR_ACBD_GET

#define DDRPHY_ACBDLR_ACBD_GET (   x)    (((uint32_t)(x) & DDRPHY_ACBDLR_ACBD_MASK) >> DDRPHY_ACBDLR_ACBD_SHIFT)

◆ DDRPHY_ACBDLR_ACBD_MASK

#define DDRPHY_ACBDLR_ACBD_MASK   (0xFC0000UL)

◆ DDRPHY_ACBDLR_ACBD_SET

#define DDRPHY_ACBDLR_ACBD_SET (   x)    (((uint32_t)(x) << DDRPHY_ACBDLR_ACBD_SHIFT) & DDRPHY_ACBDLR_ACBD_MASK)

◆ DDRPHY_ACBDLR_ACBD_SHIFT

#define DDRPHY_ACBDLR_ACBD_SHIFT   (18U)

◆ DDRPHY_ACBDLR_CK0BD_GET

#define DDRPHY_ACBDLR_CK0BD_GET (   x)    (((uint32_t)(x) & DDRPHY_ACBDLR_CK0BD_MASK) >> DDRPHY_ACBDLR_CK0BD_SHIFT)

◆ DDRPHY_ACBDLR_CK0BD_MASK

#define DDRPHY_ACBDLR_CK0BD_MASK   (0x3FU)

◆ DDRPHY_ACBDLR_CK0BD_SET

#define DDRPHY_ACBDLR_CK0BD_SET (   x)    (((uint32_t)(x) << DDRPHY_ACBDLR_CK0BD_SHIFT) & DDRPHY_ACBDLR_CK0BD_MASK)

◆ DDRPHY_ACBDLR_CK0BD_SHIFT

#define DDRPHY_ACBDLR_CK0BD_SHIFT   (0U)

◆ DDRPHY_ACBDLR_CK1BD_GET

#define DDRPHY_ACBDLR_CK1BD_GET (   x)    (((uint32_t)(x) & DDRPHY_ACBDLR_CK1BD_MASK) >> DDRPHY_ACBDLR_CK1BD_SHIFT)

◆ DDRPHY_ACBDLR_CK1BD_MASK

#define DDRPHY_ACBDLR_CK1BD_MASK   (0xFC0U)

◆ DDRPHY_ACBDLR_CK1BD_SET

#define DDRPHY_ACBDLR_CK1BD_SET (   x)    (((uint32_t)(x) << DDRPHY_ACBDLR_CK1BD_SHIFT) & DDRPHY_ACBDLR_CK1BD_MASK)

◆ DDRPHY_ACBDLR_CK1BD_SHIFT

#define DDRPHY_ACBDLR_CK1BD_SHIFT   (6U)

◆ DDRPHY_ACBDLR_CK2BD_GET

#define DDRPHY_ACBDLR_CK2BD_GET (   x)    (((uint32_t)(x) & DDRPHY_ACBDLR_CK2BD_MASK) >> DDRPHY_ACBDLR_CK2BD_SHIFT)

◆ DDRPHY_ACBDLR_CK2BD_MASK

#define DDRPHY_ACBDLR_CK2BD_MASK   (0x3F000UL)

◆ DDRPHY_ACBDLR_CK2BD_SET

#define DDRPHY_ACBDLR_CK2BD_SET (   x)    (((uint32_t)(x) << DDRPHY_ACBDLR_CK2BD_SHIFT) & DDRPHY_ACBDLR_CK2BD_MASK)

◆ DDRPHY_ACBDLR_CK2BD_SHIFT

#define DDRPHY_ACBDLR_CK2BD_SHIFT   (12U)

◆ DDRPHY_ACIOCR_ACIOM_GET

#define DDRPHY_ACIOCR_ACIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_ACIOM_MASK) >> DDRPHY_ACIOCR_ACIOM_SHIFT)

◆ DDRPHY_ACIOCR_ACIOM_MASK

#define DDRPHY_ACIOCR_ACIOM_MASK   (0x1U)

◆ DDRPHY_ACIOCR_ACIOM_SET

#define DDRPHY_ACIOCR_ACIOM_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_ACIOM_SHIFT) & DDRPHY_ACIOCR_ACIOM_MASK)

◆ DDRPHY_ACIOCR_ACIOM_SHIFT

#define DDRPHY_ACIOCR_ACIOM_SHIFT   (0U)

◆ DDRPHY_ACIOCR_ACODT_GET

#define DDRPHY_ACIOCR_ACODT_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_ACODT_MASK) >> DDRPHY_ACIOCR_ACODT_SHIFT)

◆ DDRPHY_ACIOCR_ACODT_MASK

#define DDRPHY_ACIOCR_ACODT_MASK   (0x4U)

◆ DDRPHY_ACIOCR_ACODT_SET

#define DDRPHY_ACIOCR_ACODT_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_ACODT_SHIFT) & DDRPHY_ACIOCR_ACODT_MASK)

◆ DDRPHY_ACIOCR_ACODT_SHIFT

#define DDRPHY_ACIOCR_ACODT_SHIFT   (2U)

◆ DDRPHY_ACIOCR_ACOE_GET

#define DDRPHY_ACIOCR_ACOE_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_ACOE_MASK) >> DDRPHY_ACIOCR_ACOE_SHIFT)

◆ DDRPHY_ACIOCR_ACOE_MASK

#define DDRPHY_ACIOCR_ACOE_MASK   (0x2U)

◆ DDRPHY_ACIOCR_ACOE_SET

#define DDRPHY_ACIOCR_ACOE_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_ACOE_SHIFT) & DDRPHY_ACIOCR_ACOE_MASK)

◆ DDRPHY_ACIOCR_ACOE_SHIFT

#define DDRPHY_ACIOCR_ACOE_SHIFT   (1U)

◆ DDRPHY_ACIOCR_ACPDD1_GET

#define DDRPHY_ACIOCR_ACPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_ACPDD1_MASK) >> DDRPHY_ACIOCR_ACPDD1_SHIFT)

◆ DDRPHY_ACIOCR_ACPDD1_MASK

#define DDRPHY_ACIOCR_ACPDD1_MASK   (0x8U)

◆ DDRPHY_ACIOCR_ACPDD1_SET

#define DDRPHY_ACIOCR_ACPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_ACPDD1_SHIFT) & DDRPHY_ACIOCR_ACPDD1_MASK)

◆ DDRPHY_ACIOCR_ACPDD1_SHIFT

#define DDRPHY_ACIOCR_ACPDD1_SHIFT   (3U)

◆ DDRPHY_ACIOCR_ACPDR_GET

#define DDRPHY_ACIOCR_ACPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_ACPDR_MASK) >> DDRPHY_ACIOCR_ACPDR_SHIFT)

◆ DDRPHY_ACIOCR_ACPDR_MASK

#define DDRPHY_ACIOCR_ACPDR_MASK   (0x10U)

◆ DDRPHY_ACIOCR_ACPDR_SET

#define DDRPHY_ACIOCR_ACPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_ACPDR_SHIFT) & DDRPHY_ACIOCR_ACPDR_MASK)

◆ DDRPHY_ACIOCR_ACPDR_SHIFT

#define DDRPHY_ACIOCR_ACPDR_SHIFT   (4U)

◆ DDRPHY_ACIOCR_ACSR_GET

#define DDRPHY_ACIOCR_ACSR_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_ACSR_MASK) >> DDRPHY_ACIOCR_ACSR_SHIFT)

◆ DDRPHY_ACIOCR_ACSR_MASK

#define DDRPHY_ACIOCR_ACSR_MASK   (0xC0000000UL)

◆ DDRPHY_ACIOCR_ACSR_SET

#define DDRPHY_ACIOCR_ACSR_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_ACSR_SHIFT) & DDRPHY_ACIOCR_ACSR_MASK)

◆ DDRPHY_ACIOCR_ACSR_SHIFT

#define DDRPHY_ACIOCR_ACSR_SHIFT   (30U)

◆ DDRPHY_ACIOCR_CKODT_GET

#define DDRPHY_ACIOCR_CKODT_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_CKODT_MASK) >> DDRPHY_ACIOCR_CKODT_SHIFT)

◆ DDRPHY_ACIOCR_CKODT_MASK

#define DDRPHY_ACIOCR_CKODT_MASK   (0xE0U)

◆ DDRPHY_ACIOCR_CKODT_SET

#define DDRPHY_ACIOCR_CKODT_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_CKODT_SHIFT) & DDRPHY_ACIOCR_CKODT_MASK)

◆ DDRPHY_ACIOCR_CKODT_SHIFT

#define DDRPHY_ACIOCR_CKODT_SHIFT   (5U)

◆ DDRPHY_ACIOCR_CKPDD1_GET

#define DDRPHY_ACIOCR_CKPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_CKPDD1_MASK) >> DDRPHY_ACIOCR_CKPDD1_SHIFT)

◆ DDRPHY_ACIOCR_CKPDD1_MASK

#define DDRPHY_ACIOCR_CKPDD1_MASK   (0x700U)

◆ DDRPHY_ACIOCR_CKPDD1_SET

#define DDRPHY_ACIOCR_CKPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_CKPDD1_SHIFT) & DDRPHY_ACIOCR_CKPDD1_MASK)

◆ DDRPHY_ACIOCR_CKPDD1_SHIFT

#define DDRPHY_ACIOCR_CKPDD1_SHIFT   (8U)

◆ DDRPHY_ACIOCR_CKPDR_GET

#define DDRPHY_ACIOCR_CKPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_CKPDR_MASK) >> DDRPHY_ACIOCR_CKPDR_SHIFT)

◆ DDRPHY_ACIOCR_CKPDR_MASK

#define DDRPHY_ACIOCR_CKPDR_MASK   (0x3800U)

◆ DDRPHY_ACIOCR_CKPDR_SET

#define DDRPHY_ACIOCR_CKPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_CKPDR_SHIFT) & DDRPHY_ACIOCR_CKPDR_MASK)

◆ DDRPHY_ACIOCR_CKPDR_SHIFT

#define DDRPHY_ACIOCR_CKPDR_SHIFT   (11U)

◆ DDRPHY_ACIOCR_CSPDD1_GET

#define DDRPHY_ACIOCR_CSPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_CSPDD1_MASK) >> DDRPHY_ACIOCR_CSPDD1_SHIFT)

◆ DDRPHY_ACIOCR_CSPDD1_MASK

#define DDRPHY_ACIOCR_CSPDD1_MASK   (0x3C0000UL)

◆ DDRPHY_ACIOCR_CSPDD1_SET

#define DDRPHY_ACIOCR_CSPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_CSPDD1_SHIFT) & DDRPHY_ACIOCR_CSPDD1_MASK)

◆ DDRPHY_ACIOCR_CSPDD1_SHIFT

#define DDRPHY_ACIOCR_CSPDD1_SHIFT   (18U)

◆ DDRPHY_ACIOCR_RANKODT_GET

#define DDRPHY_ACIOCR_RANKODT_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_RANKODT_MASK) >> DDRPHY_ACIOCR_RANKODT_SHIFT)

◆ DDRPHY_ACIOCR_RANKODT_MASK

#define DDRPHY_ACIOCR_RANKODT_MASK   (0x3C000UL)

◆ DDRPHY_ACIOCR_RANKODT_SET

#define DDRPHY_ACIOCR_RANKODT_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_RANKODT_SHIFT) & DDRPHY_ACIOCR_RANKODT_MASK)

◆ DDRPHY_ACIOCR_RANKODT_SHIFT

#define DDRPHY_ACIOCR_RANKODT_SHIFT   (14U)

◆ DDRPHY_ACIOCR_RANKPDR_GET

#define DDRPHY_ACIOCR_RANKPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_RANKPDR_MASK) >> DDRPHY_ACIOCR_RANKPDR_SHIFT)

◆ DDRPHY_ACIOCR_RANKPDR_MASK

#define DDRPHY_ACIOCR_RANKPDR_MASK   (0x3C00000UL)

◆ DDRPHY_ACIOCR_RANKPDR_SET

#define DDRPHY_ACIOCR_RANKPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_RANKPDR_SHIFT) & DDRPHY_ACIOCR_RANKPDR_MASK)

◆ DDRPHY_ACIOCR_RANKPDR_SHIFT

#define DDRPHY_ACIOCR_RANKPDR_SHIFT   (22U)

◆ DDRPHY_ACIOCR_RSTIOM_GET

#define DDRPHY_ACIOCR_RSTIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_RSTIOM_MASK) >> DDRPHY_ACIOCR_RSTIOM_SHIFT)

◆ DDRPHY_ACIOCR_RSTIOM_MASK

#define DDRPHY_ACIOCR_RSTIOM_MASK   (0x20000000UL)

◆ DDRPHY_ACIOCR_RSTIOM_SET

#define DDRPHY_ACIOCR_RSTIOM_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_RSTIOM_SHIFT) & DDRPHY_ACIOCR_RSTIOM_MASK)

◆ DDRPHY_ACIOCR_RSTIOM_SHIFT

#define DDRPHY_ACIOCR_RSTIOM_SHIFT   (29U)

◆ DDRPHY_ACIOCR_RSTODT_GET

#define DDRPHY_ACIOCR_RSTODT_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_RSTODT_MASK) >> DDRPHY_ACIOCR_RSTODT_SHIFT)

◆ DDRPHY_ACIOCR_RSTODT_MASK

#define DDRPHY_ACIOCR_RSTODT_MASK   (0x4000000UL)

◆ DDRPHY_ACIOCR_RSTODT_SET

#define DDRPHY_ACIOCR_RSTODT_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_RSTODT_SHIFT) & DDRPHY_ACIOCR_RSTODT_MASK)

◆ DDRPHY_ACIOCR_RSTODT_SHIFT

#define DDRPHY_ACIOCR_RSTODT_SHIFT   (26U)

◆ DDRPHY_ACIOCR_RSTPDD1_GET

#define DDRPHY_ACIOCR_RSTPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_RSTPDD1_MASK) >> DDRPHY_ACIOCR_RSTPDD1_SHIFT)

◆ DDRPHY_ACIOCR_RSTPDD1_MASK

#define DDRPHY_ACIOCR_RSTPDD1_MASK   (0x8000000UL)

◆ DDRPHY_ACIOCR_RSTPDD1_SET

#define DDRPHY_ACIOCR_RSTPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_RSTPDD1_SHIFT) & DDRPHY_ACIOCR_RSTPDD1_MASK)

◆ DDRPHY_ACIOCR_RSTPDD1_SHIFT

#define DDRPHY_ACIOCR_RSTPDD1_SHIFT   (27U)

◆ DDRPHY_ACIOCR_RSTPDR_GET

#define DDRPHY_ACIOCR_RSTPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_ACIOCR_RSTPDR_MASK) >> DDRPHY_ACIOCR_RSTPDR_SHIFT)

◆ DDRPHY_ACIOCR_RSTPDR_MASK

#define DDRPHY_ACIOCR_RSTPDR_MASK   (0x10000000UL)

◆ DDRPHY_ACIOCR_RSTPDR_SET

#define DDRPHY_ACIOCR_RSTPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_ACIOCR_RSTPDR_SHIFT) & DDRPHY_ACIOCR_RSTPDR_MASK)

◆ DDRPHY_ACIOCR_RSTPDR_SHIFT

#define DDRPHY_ACIOCR_RSTPDR_SHIFT   (28U)

◆ DDRPHY_ACMDLR_IPRD_GET

#define DDRPHY_ACMDLR_IPRD_GET (   x)    (((uint32_t)(x) & DDRPHY_ACMDLR_IPRD_MASK) >> DDRPHY_ACMDLR_IPRD_SHIFT)

◆ DDRPHY_ACMDLR_IPRD_MASK

#define DDRPHY_ACMDLR_IPRD_MASK   (0xFFU)

◆ DDRPHY_ACMDLR_IPRD_SET

#define DDRPHY_ACMDLR_IPRD_SET (   x)    (((uint32_t)(x) << DDRPHY_ACMDLR_IPRD_SHIFT) & DDRPHY_ACMDLR_IPRD_MASK)

◆ DDRPHY_ACMDLR_IPRD_SHIFT

#define DDRPHY_ACMDLR_IPRD_SHIFT   (0U)

◆ DDRPHY_ACMDLR_MDLD_GET

#define DDRPHY_ACMDLR_MDLD_GET (   x)    (((uint32_t)(x) & DDRPHY_ACMDLR_MDLD_MASK) >> DDRPHY_ACMDLR_MDLD_SHIFT)

◆ DDRPHY_ACMDLR_MDLD_MASK

#define DDRPHY_ACMDLR_MDLD_MASK   (0xFF0000UL)

◆ DDRPHY_ACMDLR_MDLD_SET

#define DDRPHY_ACMDLR_MDLD_SET (   x)    (((uint32_t)(x) << DDRPHY_ACMDLR_MDLD_SHIFT) & DDRPHY_ACMDLR_MDLD_MASK)

◆ DDRPHY_ACMDLR_MDLD_SHIFT

#define DDRPHY_ACMDLR_MDLD_SHIFT   (16U)

◆ DDRPHY_ACMDLR_TPRD_GET

#define DDRPHY_ACMDLR_TPRD_GET (   x)    (((uint32_t)(x) & DDRPHY_ACMDLR_TPRD_MASK) >> DDRPHY_ACMDLR_TPRD_SHIFT)

◆ DDRPHY_ACMDLR_TPRD_MASK

#define DDRPHY_ACMDLR_TPRD_MASK   (0xFF00U)

◆ DDRPHY_ACMDLR_TPRD_SET

#define DDRPHY_ACMDLR_TPRD_SET (   x)    (((uint32_t)(x) << DDRPHY_ACMDLR_TPRD_SHIFT) & DDRPHY_ACMDLR_TPRD_MASK)

◆ DDRPHY_ACMDLR_TPRD_SHIFT

#define DDRPHY_ACMDLR_TPRD_SHIFT   (8U)

◆ DDRPHY_BISTAR0_BBANK_GET

#define DDRPHY_BISTAR0_BBANK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR0_BBANK_MASK) >> DDRPHY_BISTAR0_BBANK_SHIFT)

◆ DDRPHY_BISTAR0_BBANK_MASK

#define DDRPHY_BISTAR0_BBANK_MASK   (0x70000000UL)

◆ DDRPHY_BISTAR0_BBANK_SET

#define DDRPHY_BISTAR0_BBANK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR0_BBANK_SHIFT) & DDRPHY_BISTAR0_BBANK_MASK)

◆ DDRPHY_BISTAR0_BBANK_SHIFT

#define DDRPHY_BISTAR0_BBANK_SHIFT   (28U)

◆ DDRPHY_BISTAR0_BCOL_GET

#define DDRPHY_BISTAR0_BCOL_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR0_BCOL_MASK) >> DDRPHY_BISTAR0_BCOL_SHIFT)

◆ DDRPHY_BISTAR0_BCOL_MASK

#define DDRPHY_BISTAR0_BCOL_MASK   (0xFFFU)

◆ DDRPHY_BISTAR0_BCOL_SET

#define DDRPHY_BISTAR0_BCOL_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR0_BCOL_SHIFT) & DDRPHY_BISTAR0_BCOL_MASK)

◆ DDRPHY_BISTAR0_BCOL_SHIFT

#define DDRPHY_BISTAR0_BCOL_SHIFT   (0U)

◆ DDRPHY_BISTAR0_BROW_GET

#define DDRPHY_BISTAR0_BROW_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR0_BROW_MASK) >> DDRPHY_BISTAR0_BROW_SHIFT)

◆ DDRPHY_BISTAR0_BROW_MASK

#define DDRPHY_BISTAR0_BROW_MASK   (0xFFFF000UL)

◆ DDRPHY_BISTAR0_BROW_SET

#define DDRPHY_BISTAR0_BROW_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR0_BROW_SHIFT) & DDRPHY_BISTAR0_BROW_MASK)

◆ DDRPHY_BISTAR0_BROW_SHIFT

#define DDRPHY_BISTAR0_BROW_SHIFT   (12U)

◆ DDRPHY_BISTAR1_BAINC_GET

#define DDRPHY_BISTAR1_BAINC_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR1_BAINC_MASK) >> DDRPHY_BISTAR1_BAINC_SHIFT)

◆ DDRPHY_BISTAR1_BAINC_MASK

#define DDRPHY_BISTAR1_BAINC_MASK   (0xFFF0U)

◆ DDRPHY_BISTAR1_BAINC_SET

#define DDRPHY_BISTAR1_BAINC_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR1_BAINC_SHIFT) & DDRPHY_BISTAR1_BAINC_MASK)

◆ DDRPHY_BISTAR1_BAINC_SHIFT

#define DDRPHY_BISTAR1_BAINC_SHIFT   (4U)

◆ DDRPHY_BISTAR1_BMRANK_GET

#define DDRPHY_BISTAR1_BMRANK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR1_BMRANK_MASK) >> DDRPHY_BISTAR1_BMRANK_SHIFT)

◆ DDRPHY_BISTAR1_BMRANK_MASK

#define DDRPHY_BISTAR1_BMRANK_MASK   (0xCU)

◆ DDRPHY_BISTAR1_BMRANK_SET

#define DDRPHY_BISTAR1_BMRANK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR1_BMRANK_SHIFT) & DDRPHY_BISTAR1_BMRANK_MASK)

◆ DDRPHY_BISTAR1_BMRANK_SHIFT

#define DDRPHY_BISTAR1_BMRANK_SHIFT   (2U)

◆ DDRPHY_BISTAR1_BRANK_GET

#define DDRPHY_BISTAR1_BRANK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR1_BRANK_MASK) >> DDRPHY_BISTAR1_BRANK_SHIFT)

◆ DDRPHY_BISTAR1_BRANK_MASK

#define DDRPHY_BISTAR1_BRANK_MASK   (0x3U)

◆ DDRPHY_BISTAR1_BRANK_SET

#define DDRPHY_BISTAR1_BRANK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR1_BRANK_SHIFT) & DDRPHY_BISTAR1_BRANK_MASK)

◆ DDRPHY_BISTAR1_BRANK_SHIFT

#define DDRPHY_BISTAR1_BRANK_SHIFT   (0U)

◆ DDRPHY_BISTAR2_BMBANK_GET

#define DDRPHY_BISTAR2_BMBANK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR2_BMBANK_MASK) >> DDRPHY_BISTAR2_BMBANK_SHIFT)

◆ DDRPHY_BISTAR2_BMBANK_MASK

#define DDRPHY_BISTAR2_BMBANK_MASK   (0x70000000UL)

◆ DDRPHY_BISTAR2_BMBANK_SET

#define DDRPHY_BISTAR2_BMBANK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR2_BMBANK_SHIFT) & DDRPHY_BISTAR2_BMBANK_MASK)

◆ DDRPHY_BISTAR2_BMBANK_SHIFT

#define DDRPHY_BISTAR2_BMBANK_SHIFT   (28U)

◆ DDRPHY_BISTAR2_BMCOL_GET

#define DDRPHY_BISTAR2_BMCOL_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR2_BMCOL_MASK) >> DDRPHY_BISTAR2_BMCOL_SHIFT)

◆ DDRPHY_BISTAR2_BMCOL_MASK

#define DDRPHY_BISTAR2_BMCOL_MASK   (0xFFFU)

◆ DDRPHY_BISTAR2_BMCOL_SET

#define DDRPHY_BISTAR2_BMCOL_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR2_BMCOL_SHIFT) & DDRPHY_BISTAR2_BMCOL_MASK)

◆ DDRPHY_BISTAR2_BMCOL_SHIFT

#define DDRPHY_BISTAR2_BMCOL_SHIFT   (0U)

◆ DDRPHY_BISTAR2_BMROW_GET

#define DDRPHY_BISTAR2_BMROW_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTAR2_BMROW_MASK) >> DDRPHY_BISTAR2_BMROW_SHIFT)

◆ DDRPHY_BISTAR2_BMROW_MASK

#define DDRPHY_BISTAR2_BMROW_MASK   (0xFFFF000UL)

◆ DDRPHY_BISTAR2_BMROW_SET

#define DDRPHY_BISTAR2_BMROW_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTAR2_BMROW_SHIFT) & DDRPHY_BISTAR2_BMROW_MASK)

◆ DDRPHY_BISTAR2_BMROW_SHIFT

#define DDRPHY_BISTAR2_BMROW_SHIFT   (12U)

◆ DDRPHY_BISTBER0_ABER_GET

#define DDRPHY_BISTBER0_ABER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTBER0_ABER_MASK) >> DDRPHY_BISTBER0_ABER_SHIFT)

◆ DDRPHY_BISTBER0_ABER_MASK

#define DDRPHY_BISTBER0_ABER_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_BISTBER0_ABER_SHIFT

#define DDRPHY_BISTBER0_ABER_SHIFT   (0U)

◆ DDRPHY_BISTBER1_BABER_GET

#define DDRPHY_BISTBER1_BABER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTBER1_BABER_MASK) >> DDRPHY_BISTBER1_BABER_SHIFT)

◆ DDRPHY_BISTBER1_BABER_MASK

#define DDRPHY_BISTBER1_BABER_MASK   (0x3FU)

◆ DDRPHY_BISTBER1_BABER_SHIFT

#define DDRPHY_BISTBER1_BABER_SHIFT   (0U)

◆ DDRPHY_BISTBER1_CKEBER_GET

#define DDRPHY_BISTBER1_CKEBER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTBER1_CKEBER_MASK) >> DDRPHY_BISTBER1_CKEBER_SHIFT)

◆ DDRPHY_BISTBER1_CKEBER_MASK

#define DDRPHY_BISTBER1_CKEBER_MASK   (0xFF00U)

◆ DDRPHY_BISTBER1_CKEBER_SHIFT

#define DDRPHY_BISTBER1_CKEBER_SHIFT   (8U)

◆ DDRPHY_BISTBER1_CSBER_GET

#define DDRPHY_BISTBER1_CSBER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTBER1_CSBER_MASK) >> DDRPHY_BISTBER1_CSBER_SHIFT)

◆ DDRPHY_BISTBER1_CSBER_MASK

#define DDRPHY_BISTBER1_CSBER_MASK   (0xFF0000UL)

◆ DDRPHY_BISTBER1_CSBER_SHIFT

#define DDRPHY_BISTBER1_CSBER_SHIFT   (16U)

◆ DDRPHY_BISTBER1_ODTBER_GET

#define DDRPHY_BISTBER1_ODTBER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTBER1_ODTBER_MASK) >> DDRPHY_BISTBER1_ODTBER_SHIFT)

◆ DDRPHY_BISTBER1_ODTBER_MASK

#define DDRPHY_BISTBER1_ODTBER_MASK   (0xFF000000UL)

◆ DDRPHY_BISTBER1_ODTBER_SHIFT

#define DDRPHY_BISTBER1_ODTBER_SHIFT   (24U)

◆ DDRPHY_BISTBER1_WEBER_GET

#define DDRPHY_BISTBER1_WEBER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTBER1_WEBER_MASK) >> DDRPHY_BISTBER1_WEBER_SHIFT)

◆ DDRPHY_BISTBER1_WEBER_MASK

#define DDRPHY_BISTBER1_WEBER_MASK   (0xC0U)

◆ DDRPHY_BISTBER1_WEBER_SHIFT

#define DDRPHY_BISTBER1_WEBER_SHIFT   (6U)

◆ DDRPHY_BISTBER2_DQBER0_GET

#define DDRPHY_BISTBER2_DQBER0_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTBER2_DQBER0_MASK) >> DDRPHY_BISTBER2_DQBER0_SHIFT)

◆ DDRPHY_BISTBER2_DQBER0_MASK

#define DDRPHY_BISTBER2_DQBER0_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_BISTBER2_DQBER0_SHIFT

#define DDRPHY_BISTBER2_DQBER0_SHIFT   (0U)

◆ DDRPHY_BISTBER3_DQBER1_GET

#define DDRPHY_BISTBER3_DQBER1_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTBER3_DQBER1_MASK) >> DDRPHY_BISTBER3_DQBER1_SHIFT)

◆ DDRPHY_BISTBER3_DQBER1_MASK

#define DDRPHY_BISTBER3_DQBER1_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_BISTBER3_DQBER1_SHIFT

#define DDRPHY_BISTBER3_DQBER1_SHIFT   (0U)

◆ DDRPHY_BISTFWR0_AWEBS_GET

#define DDRPHY_BISTFWR0_AWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR0_AWEBS_MASK) >> DDRPHY_BISTFWR0_AWEBS_SHIFT)

◆ DDRPHY_BISTFWR0_AWEBS_MASK

#define DDRPHY_BISTFWR0_AWEBS_MASK   (0xFFFFU)

◆ DDRPHY_BISTFWR0_AWEBS_SHIFT

#define DDRPHY_BISTFWR0_AWEBS_SHIFT   (0U)

◆ DDRPHY_BISTFWR0_BAWEBS_GET

#define DDRPHY_BISTFWR0_BAWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR0_BAWEBS_MASK) >> DDRPHY_BISTFWR0_BAWEBS_SHIFT)

◆ DDRPHY_BISTFWR0_BAWEBS_MASK

#define DDRPHY_BISTFWR0_BAWEBS_MASK   (0x70000UL)

◆ DDRPHY_BISTFWR0_BAWEBS_SHIFT

#define DDRPHY_BISTFWR0_BAWEBS_SHIFT   (16U)

◆ DDRPHY_BISTFWR0_CKEWEBS_GET

#define DDRPHY_BISTFWR0_CKEWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR0_CKEWEBS_MASK) >> DDRPHY_BISTFWR0_CKEWEBS_SHIFT)

◆ DDRPHY_BISTFWR0_CKEWEBS_MASK

#define DDRPHY_BISTFWR0_CKEWEBS_MASK   (0xF00000UL)

◆ DDRPHY_BISTFWR0_CKEWEBS_SHIFT

#define DDRPHY_BISTFWR0_CKEWEBS_SHIFT   (20U)

◆ DDRPHY_BISTFWR0_CSWEBS_GET

#define DDRPHY_BISTFWR0_CSWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR0_CSWEBS_MASK) >> DDRPHY_BISTFWR0_CSWEBS_SHIFT)

◆ DDRPHY_BISTFWR0_CSWEBS_MASK

#define DDRPHY_BISTFWR0_CSWEBS_MASK   (0xF000000UL)

◆ DDRPHY_BISTFWR0_CSWEBS_SHIFT

#define DDRPHY_BISTFWR0_CSWEBS_SHIFT   (24U)

◆ DDRPHY_BISTFWR0_ODTWEBS_GET

#define DDRPHY_BISTFWR0_ODTWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR0_ODTWEBS_MASK) >> DDRPHY_BISTFWR0_ODTWEBS_SHIFT)

◆ DDRPHY_BISTFWR0_ODTWEBS_MASK

#define DDRPHY_BISTFWR0_ODTWEBS_MASK   (0xF0000000UL)

◆ DDRPHY_BISTFWR0_ODTWEBS_SHIFT

#define DDRPHY_BISTFWR0_ODTWEBS_SHIFT   (28U)

◆ DDRPHY_BISTFWR0_WEWEBS_GET

#define DDRPHY_BISTFWR0_WEWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR0_WEWEBS_MASK) >> DDRPHY_BISTFWR0_WEWEBS_SHIFT)

◆ DDRPHY_BISTFWR0_WEWEBS_MASK

#define DDRPHY_BISTFWR0_WEWEBS_MASK   (0x80000UL)

◆ DDRPHY_BISTFWR0_WEWEBS_SHIFT

#define DDRPHY_BISTFWR0_WEWEBS_SHIFT   (19U)

◆ DDRPHY_BISTFWR1_CASWEBS_GET

#define DDRPHY_BISTFWR1_CASWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR1_CASWEBS_MASK) >> DDRPHY_BISTFWR1_CASWEBS_SHIFT)

◆ DDRPHY_BISTFWR1_CASWEBS_MASK

#define DDRPHY_BISTFWR1_CASWEBS_MASK   (0x2U)

◆ DDRPHY_BISTFWR1_CASWEBS_SHIFT

#define DDRPHY_BISTFWR1_CASWEBS_SHIFT   (1U)

◆ DDRPHY_BISTFWR1_DMWEBS_GET

#define DDRPHY_BISTFWR1_DMWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR1_DMWEBS_MASK) >> DDRPHY_BISTFWR1_DMWEBS_SHIFT)

◆ DDRPHY_BISTFWR1_DMWEBS_MASK

#define DDRPHY_BISTFWR1_DMWEBS_MASK   (0xF0000000UL)

◆ DDRPHY_BISTFWR1_DMWEBS_SHIFT

#define DDRPHY_BISTFWR1_DMWEBS_SHIFT   (28U)

◆ DDRPHY_BISTFWR1_PARWEBS_GET

#define DDRPHY_BISTFWR1_PARWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR1_PARWEBS_MASK) >> DDRPHY_BISTFWR1_PARWEBS_SHIFT)

◆ DDRPHY_BISTFWR1_PARWEBS_MASK

#define DDRPHY_BISTFWR1_PARWEBS_MASK   (0x4000000UL)

◆ DDRPHY_BISTFWR1_PARWEBS_SHIFT

#define DDRPHY_BISTFWR1_PARWEBS_SHIFT   (26U)

◆ DDRPHY_BISTFWR1_RASWEBS_GET

#define DDRPHY_BISTFWR1_RASWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR1_RASWEBS_MASK) >> DDRPHY_BISTFWR1_RASWEBS_SHIFT)

◆ DDRPHY_BISTFWR1_RASWEBS_MASK

#define DDRPHY_BISTFWR1_RASWEBS_MASK   (0x1U)

◆ DDRPHY_BISTFWR1_RASWEBS_SHIFT

#define DDRPHY_BISTFWR1_RASWEBS_SHIFT   (0U)

◆ DDRPHY_BISTFWR2_DQWEBS_GET

#define DDRPHY_BISTFWR2_DQWEBS_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTFWR2_DQWEBS_MASK) >> DDRPHY_BISTFWR2_DQWEBS_SHIFT)

◆ DDRPHY_BISTFWR2_DQWEBS_MASK

#define DDRPHY_BISTFWR2_DQWEBS_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_BISTFWR2_DQWEBS_SHIFT

#define DDRPHY_BISTFWR2_DQWEBS_SHIFT   (0U)

◆ DDRPHY_BISTGSR_BACERR_GET

#define DDRPHY_BISTGSR_BACERR_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTGSR_BACERR_MASK) >> DDRPHY_BISTGSR_BACERR_SHIFT)

◆ DDRPHY_BISTGSR_BACERR_MASK

#define DDRPHY_BISTGSR_BACERR_MASK   (0x2U)

◆ DDRPHY_BISTGSR_BACERR_SHIFT

#define DDRPHY_BISTGSR_BACERR_SHIFT   (1U)

◆ DDRPHY_BISTGSR_BDONE_GET

#define DDRPHY_BISTGSR_BDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTGSR_BDONE_MASK) >> DDRPHY_BISTGSR_BDONE_SHIFT)

◆ DDRPHY_BISTGSR_BDONE_MASK

#define DDRPHY_BISTGSR_BDONE_MASK   (0x1U)

◆ DDRPHY_BISTGSR_BDONE_SHIFT

#define DDRPHY_BISTGSR_BDONE_SHIFT   (0U)

◆ DDRPHY_BISTGSR_BDXERR_GET

#define DDRPHY_BISTGSR_BDXERR_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTGSR_BDXERR_MASK) >> DDRPHY_BISTGSR_BDXERR_SHIFT)

◆ DDRPHY_BISTGSR_BDXERR_MASK

#define DDRPHY_BISTGSR_BDXERR_MASK   (0x4U)

◆ DDRPHY_BISTGSR_BDXERR_SHIFT

#define DDRPHY_BISTGSR_BDXERR_SHIFT   (2U)

◆ DDRPHY_BISTGSR_CASBER_GET

#define DDRPHY_BISTGSR_CASBER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTGSR_CASBER_MASK) >> DDRPHY_BISTGSR_CASBER_SHIFT)

◆ DDRPHY_BISTGSR_CASBER_MASK

#define DDRPHY_BISTGSR_CASBER_MASK   (0xC0000000UL)

◆ DDRPHY_BISTGSR_CASBER_SHIFT

#define DDRPHY_BISTGSR_CASBER_SHIFT   (30U)

◆ DDRPHY_BISTGSR_DMBER_GET

#define DDRPHY_BISTGSR_DMBER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTGSR_DMBER_MASK) >> DDRPHY_BISTGSR_DMBER_SHIFT)

◆ DDRPHY_BISTGSR_DMBER_MASK

#define DDRPHY_BISTGSR_DMBER_MASK   (0xFF00000UL)

◆ DDRPHY_BISTGSR_DMBER_SHIFT

#define DDRPHY_BISTGSR_DMBER_SHIFT   (20U)

◆ DDRPHY_BISTGSR_PARBER_GET

#define DDRPHY_BISTGSR_PARBER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTGSR_PARBER_MASK) >> DDRPHY_BISTGSR_PARBER_SHIFT)

◆ DDRPHY_BISTGSR_PARBER_MASK

#define DDRPHY_BISTGSR_PARBER_MASK   (0x30000UL)

◆ DDRPHY_BISTGSR_PARBER_SHIFT

#define DDRPHY_BISTGSR_PARBER_SHIFT   (16U)

◆ DDRPHY_BISTGSR_RASBER_GET

#define DDRPHY_BISTGSR_RASBER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTGSR_RASBER_MASK) >> DDRPHY_BISTGSR_RASBER_SHIFT)

◆ DDRPHY_BISTGSR_RASBER_MASK

#define DDRPHY_BISTGSR_RASBER_MASK   (0x30000000UL)

◆ DDRPHY_BISTGSR_RASBER_SHIFT

#define DDRPHY_BISTGSR_RASBER_SHIFT   (28U)

◆ DDRPHY_BISTLSR_SEED_GET

#define DDRPHY_BISTLSR_SEED_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTLSR_SEED_MASK) >> DDRPHY_BISTLSR_SEED_SHIFT)

◆ DDRPHY_BISTLSR_SEED_MASK

#define DDRPHY_BISTLSR_SEED_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_BISTLSR_SEED_SET

#define DDRPHY_BISTLSR_SEED_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTLSR_SEED_SHIFT) & DDRPHY_BISTLSR_SEED_MASK)

◆ DDRPHY_BISTLSR_SEED_SHIFT

#define DDRPHY_BISTLSR_SEED_SHIFT   (0U)

◆ DDRPHY_BISTMSKR0_AMSK_GET

#define DDRPHY_BISTMSKR0_AMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR0_AMSK_MASK) >> DDRPHY_BISTMSKR0_AMSK_SHIFT)

◆ DDRPHY_BISTMSKR0_AMSK_MASK

#define DDRPHY_BISTMSKR0_AMSK_MASK   (0xFFFFU)

◆ DDRPHY_BISTMSKR0_AMSK_SET

#define DDRPHY_BISTMSKR0_AMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR0_AMSK_SHIFT) & DDRPHY_BISTMSKR0_AMSK_MASK)

◆ DDRPHY_BISTMSKR0_AMSK_SHIFT

#define DDRPHY_BISTMSKR0_AMSK_SHIFT   (0U)

◆ DDRPHY_BISTMSKR0_BAMSK_GET

#define DDRPHY_BISTMSKR0_BAMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR0_BAMSK_MASK) >> DDRPHY_BISTMSKR0_BAMSK_SHIFT)

◆ DDRPHY_BISTMSKR0_BAMSK_MASK

#define DDRPHY_BISTMSKR0_BAMSK_MASK   (0x70000UL)

◆ DDRPHY_BISTMSKR0_BAMSK_SET

#define DDRPHY_BISTMSKR0_BAMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR0_BAMSK_SHIFT) & DDRPHY_BISTMSKR0_BAMSK_MASK)

◆ DDRPHY_BISTMSKR0_BAMSK_SHIFT

#define DDRPHY_BISTMSKR0_BAMSK_SHIFT   (16U)

◆ DDRPHY_BISTMSKR0_CKEMSK_GET

#define DDRPHY_BISTMSKR0_CKEMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR0_CKEMSK_MASK) >> DDRPHY_BISTMSKR0_CKEMSK_SHIFT)

◆ DDRPHY_BISTMSKR0_CKEMSK_MASK

#define DDRPHY_BISTMSKR0_CKEMSK_MASK   (0xF00000UL)

◆ DDRPHY_BISTMSKR0_CKEMSK_SET

#define DDRPHY_BISTMSKR0_CKEMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR0_CKEMSK_SHIFT) & DDRPHY_BISTMSKR0_CKEMSK_MASK)

◆ DDRPHY_BISTMSKR0_CKEMSK_SHIFT

#define DDRPHY_BISTMSKR0_CKEMSK_SHIFT   (20U)

◆ DDRPHY_BISTMSKR0_CSMSK_GET

#define DDRPHY_BISTMSKR0_CSMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR0_CSMSK_MASK) >> DDRPHY_BISTMSKR0_CSMSK_SHIFT)

◆ DDRPHY_BISTMSKR0_CSMSK_MASK

#define DDRPHY_BISTMSKR0_CSMSK_MASK   (0xF000000UL)

◆ DDRPHY_BISTMSKR0_CSMSK_SET

#define DDRPHY_BISTMSKR0_CSMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR0_CSMSK_SHIFT) & DDRPHY_BISTMSKR0_CSMSK_MASK)

◆ DDRPHY_BISTMSKR0_CSMSK_SHIFT

#define DDRPHY_BISTMSKR0_CSMSK_SHIFT   (24U)

◆ DDRPHY_BISTMSKR0_ODTMSK_GET

#define DDRPHY_BISTMSKR0_ODTMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR0_ODTMSK_MASK) >> DDRPHY_BISTMSKR0_ODTMSK_SHIFT)

◆ DDRPHY_BISTMSKR0_ODTMSK_MASK

#define DDRPHY_BISTMSKR0_ODTMSK_MASK   (0xF0000000UL)

◆ DDRPHY_BISTMSKR0_ODTMSK_SET

#define DDRPHY_BISTMSKR0_ODTMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR0_ODTMSK_SHIFT) & DDRPHY_BISTMSKR0_ODTMSK_MASK)

◆ DDRPHY_BISTMSKR0_ODTMSK_SHIFT

#define DDRPHY_BISTMSKR0_ODTMSK_SHIFT   (28U)

◆ DDRPHY_BISTMSKR0_WEMSK_GET

#define DDRPHY_BISTMSKR0_WEMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR0_WEMSK_MASK) >> DDRPHY_BISTMSKR0_WEMSK_SHIFT)

◆ DDRPHY_BISTMSKR0_WEMSK_MASK

#define DDRPHY_BISTMSKR0_WEMSK_MASK   (0x80000UL)

◆ DDRPHY_BISTMSKR0_WEMSK_SET

#define DDRPHY_BISTMSKR0_WEMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR0_WEMSK_SHIFT) & DDRPHY_BISTMSKR0_WEMSK_MASK)

◆ DDRPHY_BISTMSKR0_WEMSK_SHIFT

#define DDRPHY_BISTMSKR0_WEMSK_SHIFT   (19U)

◆ DDRPHY_BISTMSKR1_CASMSK_GET

#define DDRPHY_BISTMSKR1_CASMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR1_CASMSK_MASK) >> DDRPHY_BISTMSKR1_CASMSK_SHIFT)

◆ DDRPHY_BISTMSKR1_CASMSK_MASK

#define DDRPHY_BISTMSKR1_CASMSK_MASK   (0x2U)

◆ DDRPHY_BISTMSKR1_CASMSK_SET

#define DDRPHY_BISTMSKR1_CASMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR1_CASMSK_SHIFT) & DDRPHY_BISTMSKR1_CASMSK_MASK)

◆ DDRPHY_BISTMSKR1_CASMSK_SHIFT

#define DDRPHY_BISTMSKR1_CASMSK_SHIFT   (1U)

◆ DDRPHY_BISTMSKR1_DMMSK_GET

#define DDRPHY_BISTMSKR1_DMMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR1_DMMSK_MASK) >> DDRPHY_BISTMSKR1_DMMSK_SHIFT)

◆ DDRPHY_BISTMSKR1_DMMSK_MASK

#define DDRPHY_BISTMSKR1_DMMSK_MASK   (0xF0000000UL)

◆ DDRPHY_BISTMSKR1_DMMSK_SET

#define DDRPHY_BISTMSKR1_DMMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR1_DMMSK_SHIFT) & DDRPHY_BISTMSKR1_DMMSK_MASK)

◆ DDRPHY_BISTMSKR1_DMMSK_SHIFT

#define DDRPHY_BISTMSKR1_DMMSK_SHIFT   (28U)

◆ DDRPHY_BISTMSKR1_PARMSK_GET

#define DDRPHY_BISTMSKR1_PARMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR1_PARMSK_MASK) >> DDRPHY_BISTMSKR1_PARMSK_SHIFT)

◆ DDRPHY_BISTMSKR1_PARMSK_MASK

#define DDRPHY_BISTMSKR1_PARMSK_MASK   (0x8000000UL)

◆ DDRPHY_BISTMSKR1_PARMSK_SET

#define DDRPHY_BISTMSKR1_PARMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR1_PARMSK_SHIFT) & DDRPHY_BISTMSKR1_PARMSK_MASK)

◆ DDRPHY_BISTMSKR1_PARMSK_SHIFT

#define DDRPHY_BISTMSKR1_PARMSK_SHIFT   (27U)

◆ DDRPHY_BISTMSKR1_RASMSK_GET

#define DDRPHY_BISTMSKR1_RASMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR1_RASMSK_MASK) >> DDRPHY_BISTMSKR1_RASMSK_SHIFT)

◆ DDRPHY_BISTMSKR1_RASMSK_MASK

#define DDRPHY_BISTMSKR1_RASMSK_MASK   (0x1U)

◆ DDRPHY_BISTMSKR1_RASMSK_SET

#define DDRPHY_BISTMSKR1_RASMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR1_RASMSK_SHIFT) & DDRPHY_BISTMSKR1_RASMSK_MASK)

◆ DDRPHY_BISTMSKR1_RASMSK_SHIFT

#define DDRPHY_BISTMSKR1_RASMSK_SHIFT   (0U)

◆ DDRPHY_BISTMSKR2_DQMSK_GET

#define DDRPHY_BISTMSKR2_DQMSK_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTMSKR2_DQMSK_MASK) >> DDRPHY_BISTMSKR2_DQMSK_SHIFT)

◆ DDRPHY_BISTMSKR2_DQMSK_MASK

#define DDRPHY_BISTMSKR2_DQMSK_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_BISTMSKR2_DQMSK_SET

#define DDRPHY_BISTMSKR2_DQMSK_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTMSKR2_DQMSK_SHIFT) & DDRPHY_BISTMSKR2_DQMSK_MASK)

◆ DDRPHY_BISTMSKR2_DQMSK_SHIFT

#define DDRPHY_BISTMSKR2_DQMSK_SHIFT   (0U)

◆ DDRPHY_BISTRR_BACEN_GET

#define DDRPHY_BISTRR_BACEN_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BACEN_MASK) >> DDRPHY_BISTRR_BACEN_SHIFT)

◆ DDRPHY_BISTRR_BACEN_MASK

#define DDRPHY_BISTRR_BACEN_MASK   (0x8000U)

◆ DDRPHY_BISTRR_BACEN_SET

#define DDRPHY_BISTRR_BACEN_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BACEN_SHIFT) & DDRPHY_BISTRR_BACEN_MASK)

◆ DDRPHY_BISTRR_BACEN_SHIFT

#define DDRPHY_BISTRR_BACEN_SHIFT   (15U)

◆ DDRPHY_BISTRR_BCCSEL_GET

#define DDRPHY_BISTRR_BCCSEL_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BCCSEL_MASK) >> DDRPHY_BISTRR_BCCSEL_SHIFT)

◆ DDRPHY_BISTRR_BCCSEL_MASK

#define DDRPHY_BISTRR_BCCSEL_MASK   (0x6000000UL)

◆ DDRPHY_BISTRR_BCCSEL_SET

#define DDRPHY_BISTRR_BCCSEL_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BCCSEL_SHIFT) & DDRPHY_BISTRR_BCCSEL_MASK)

◆ DDRPHY_BISTRR_BCCSEL_SHIFT

#define DDRPHY_BISTRR_BCCSEL_SHIFT   (25U)

◆ DDRPHY_BISTRR_BCKSEL_GET

#define DDRPHY_BISTRR_BCKSEL_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BCKSEL_MASK) >> DDRPHY_BISTRR_BCKSEL_SHIFT)

◆ DDRPHY_BISTRR_BCKSEL_MASK

#define DDRPHY_BISTRR_BCKSEL_MASK   (0x1800000UL)

◆ DDRPHY_BISTRR_BCKSEL_SET

#define DDRPHY_BISTRR_BCKSEL_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BCKSEL_SHIFT) & DDRPHY_BISTRR_BCKSEL_MASK)

◆ DDRPHY_BISTRR_BCKSEL_SHIFT

#define DDRPHY_BISTRR_BCKSEL_SHIFT   (23U)

◆ DDRPHY_BISTRR_BDMEN_GET

#define DDRPHY_BISTRR_BDMEN_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BDMEN_MASK) >> DDRPHY_BISTRR_BDMEN_SHIFT)

◆ DDRPHY_BISTRR_BDMEN_MASK

#define DDRPHY_BISTRR_BDMEN_MASK   (0x10000UL)

◆ DDRPHY_BISTRR_BDMEN_SET

#define DDRPHY_BISTRR_BDMEN_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BDMEN_SHIFT) & DDRPHY_BISTRR_BDMEN_MASK)

◆ DDRPHY_BISTRR_BDMEN_SHIFT

#define DDRPHY_BISTRR_BDMEN_SHIFT   (16U)

◆ DDRPHY_BISTRR_BDPAT_GET

#define DDRPHY_BISTRR_BDPAT_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BDPAT_MASK) >> DDRPHY_BISTRR_BDPAT_SHIFT)

◆ DDRPHY_BISTRR_BDPAT_MASK

#define DDRPHY_BISTRR_BDPAT_MASK   (0x60000UL)

◆ DDRPHY_BISTRR_BDPAT_SET

#define DDRPHY_BISTRR_BDPAT_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BDPAT_SHIFT) & DDRPHY_BISTRR_BDPAT_MASK)

◆ DDRPHY_BISTRR_BDPAT_SHIFT

#define DDRPHY_BISTRR_BDPAT_SHIFT   (17U)

◆ DDRPHY_BISTRR_BDXEN_GET

#define DDRPHY_BISTRR_BDXEN_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BDXEN_MASK) >> DDRPHY_BISTRR_BDXEN_SHIFT)

◆ DDRPHY_BISTRR_BDXEN_MASK

#define DDRPHY_BISTRR_BDXEN_MASK   (0x4000U)

◆ DDRPHY_BISTRR_BDXEN_SET

#define DDRPHY_BISTRR_BDXEN_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BDXEN_SHIFT) & DDRPHY_BISTRR_BDXEN_MASK)

◆ DDRPHY_BISTRR_BDXEN_SHIFT

#define DDRPHY_BISTRR_BDXEN_SHIFT   (14U)

◆ DDRPHY_BISTRR_BDXSEL_GET

#define DDRPHY_BISTRR_BDXSEL_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BDXSEL_MASK) >> DDRPHY_BISTRR_BDXSEL_SHIFT)

◆ DDRPHY_BISTRR_BDXSEL_MASK

#define DDRPHY_BISTRR_BDXSEL_MASK   (0x780000UL)

◆ DDRPHY_BISTRR_BDXSEL_SET

#define DDRPHY_BISTRR_BDXSEL_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BDXSEL_SHIFT) & DDRPHY_BISTRR_BDXSEL_MASK)

◆ DDRPHY_BISTRR_BDXSEL_SHIFT

#define DDRPHY_BISTRR_BDXSEL_SHIFT   (19U)

◆ DDRPHY_BISTRR_BINF_GET

#define DDRPHY_BISTRR_BINF_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BINF_MASK) >> DDRPHY_BISTRR_BINF_SHIFT)

◆ DDRPHY_BISTRR_BINF_MASK

#define DDRPHY_BISTRR_BINF_MASK   (0x10U)

◆ DDRPHY_BISTRR_BINF_SET

#define DDRPHY_BISTRR_BINF_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BINF_SHIFT) & DDRPHY_BISTRR_BINF_MASK)

◆ DDRPHY_BISTRR_BINF_SHIFT

#define DDRPHY_BISTRR_BINF_SHIFT   (4U)

◆ DDRPHY_BISTRR_BINST_GET

#define DDRPHY_BISTRR_BINST_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BINST_MASK) >> DDRPHY_BISTRR_BINST_SHIFT)

◆ DDRPHY_BISTRR_BINST_MASK

#define DDRPHY_BISTRR_BINST_MASK   (0x7U)

◆ DDRPHY_BISTRR_BINST_SET

#define DDRPHY_BISTRR_BINST_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BINST_SHIFT) & DDRPHY_BISTRR_BINST_MASK)

◆ DDRPHY_BISTRR_BINST_SHIFT

#define DDRPHY_BISTRR_BINST_SHIFT   (0U)

◆ DDRPHY_BISTRR_BMODE_GET

#define DDRPHY_BISTRR_BMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BMODE_MASK) >> DDRPHY_BISTRR_BMODE_SHIFT)

◆ DDRPHY_BISTRR_BMODE_MASK

#define DDRPHY_BISTRR_BMODE_MASK   (0x8U)

◆ DDRPHY_BISTRR_BMODE_SET

#define DDRPHY_BISTRR_BMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BMODE_SHIFT) & DDRPHY_BISTRR_BMODE_MASK)

◆ DDRPHY_BISTRR_BMODE_SHIFT

#define DDRPHY_BISTRR_BMODE_SHIFT   (3U)

◆ DDRPHY_BISTRR_BSONF_GET

#define DDRPHY_BISTRR_BSONF_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_BSONF_MASK) >> DDRPHY_BISTRR_BSONF_SHIFT)

◆ DDRPHY_BISTRR_BSONF_MASK

#define DDRPHY_BISTRR_BSONF_MASK   (0x2000U)

◆ DDRPHY_BISTRR_BSONF_SET

#define DDRPHY_BISTRR_BSONF_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_BSONF_SHIFT) & DDRPHY_BISTRR_BSONF_MASK)

◆ DDRPHY_BISTRR_BSONF_SHIFT

#define DDRPHY_BISTRR_BSONF_SHIFT   (13U)

◆ DDRPHY_BISTRR_NFAIL_GET

#define DDRPHY_BISTRR_NFAIL_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTRR_NFAIL_MASK) >> DDRPHY_BISTRR_NFAIL_SHIFT)

◆ DDRPHY_BISTRR_NFAIL_MASK

#define DDRPHY_BISTRR_NFAIL_MASK   (0x1FE0U)

◆ DDRPHY_BISTRR_NFAIL_SET

#define DDRPHY_BISTRR_NFAIL_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTRR_NFAIL_SHIFT) & DDRPHY_BISTRR_NFAIL_MASK)

◆ DDRPHY_BISTRR_NFAIL_SHIFT

#define DDRPHY_BISTRR_NFAIL_SHIFT   (5U)

◆ DDRPHY_BISTUDPR_BUDP0_GET

#define DDRPHY_BISTUDPR_BUDP0_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTUDPR_BUDP0_MASK) >> DDRPHY_BISTUDPR_BUDP0_SHIFT)

◆ DDRPHY_BISTUDPR_BUDP0_MASK

#define DDRPHY_BISTUDPR_BUDP0_MASK   (0xFFFFU)

◆ DDRPHY_BISTUDPR_BUDP0_SET

#define DDRPHY_BISTUDPR_BUDP0_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTUDPR_BUDP0_SHIFT) & DDRPHY_BISTUDPR_BUDP0_MASK)

◆ DDRPHY_BISTUDPR_BUDP0_SHIFT

#define DDRPHY_BISTUDPR_BUDP0_SHIFT   (0U)

◆ DDRPHY_BISTUDPR_BUDP1_GET

#define DDRPHY_BISTUDPR_BUDP1_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTUDPR_BUDP1_MASK) >> DDRPHY_BISTUDPR_BUDP1_SHIFT)

◆ DDRPHY_BISTUDPR_BUDP1_MASK

#define DDRPHY_BISTUDPR_BUDP1_MASK   (0xFFFF0000UL)

◆ DDRPHY_BISTUDPR_BUDP1_SET

#define DDRPHY_BISTUDPR_BUDP1_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTUDPR_BUDP1_SHIFT) & DDRPHY_BISTUDPR_BUDP1_MASK)

◆ DDRPHY_BISTUDPR_BUDP1_SHIFT

#define DDRPHY_BISTUDPR_BUDP1_SHIFT   (16U)

◆ DDRPHY_BISTWCR_BWCNT_GET

#define DDRPHY_BISTWCR_BWCNT_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTWCR_BWCNT_MASK) >> DDRPHY_BISTWCR_BWCNT_SHIFT)

◆ DDRPHY_BISTWCR_BWCNT_MASK

#define DDRPHY_BISTWCR_BWCNT_MASK   (0xFFFFU)

◆ DDRPHY_BISTWCR_BWCNT_SET

#define DDRPHY_BISTWCR_BWCNT_SET (   x)    (((uint32_t)(x) << DDRPHY_BISTWCR_BWCNT_SHIFT) & DDRPHY_BISTWCR_BWCNT_MASK)

◆ DDRPHY_BISTWCR_BWCNT_SHIFT

#define DDRPHY_BISTWCR_BWCNT_SHIFT   (0U)

◆ DDRPHY_BISTWCSR_ACWCNT_GET

#define DDRPHY_BISTWCSR_ACWCNT_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTWCSR_ACWCNT_MASK) >> DDRPHY_BISTWCSR_ACWCNT_SHIFT)

◆ DDRPHY_BISTWCSR_ACWCNT_MASK

#define DDRPHY_BISTWCSR_ACWCNT_MASK   (0xFFFFU)

◆ DDRPHY_BISTWCSR_ACWCNT_SHIFT

#define DDRPHY_BISTWCSR_ACWCNT_SHIFT   (0U)

◆ DDRPHY_BISTWCSR_DXWCNT_GET

#define DDRPHY_BISTWCSR_DXWCNT_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTWCSR_DXWCNT_MASK) >> DDRPHY_BISTWCSR_DXWCNT_SHIFT)

◆ DDRPHY_BISTWCSR_DXWCNT_MASK

#define DDRPHY_BISTWCSR_DXWCNT_MASK   (0xFFFF0000UL)

◆ DDRPHY_BISTWCSR_DXWCNT_SHIFT

#define DDRPHY_BISTWCSR_DXWCNT_SHIFT   (16U)

◆ DDRPHY_BISTWER_ACWER_GET

#define DDRPHY_BISTWER_ACWER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTWER_ACWER_MASK) >> DDRPHY_BISTWER_ACWER_SHIFT)

◆ DDRPHY_BISTWER_ACWER_MASK

#define DDRPHY_BISTWER_ACWER_MASK   (0xFFFFU)

◆ DDRPHY_BISTWER_ACWER_SHIFT

#define DDRPHY_BISTWER_ACWER_SHIFT   (0U)

◆ DDRPHY_BISTWER_DXWER_GET

#define DDRPHY_BISTWER_DXWER_GET (   x)    (((uint32_t)(x) & DDRPHY_BISTWER_DXWER_MASK) >> DDRPHY_BISTWER_DXWER_SHIFT)

◆ DDRPHY_BISTWER_DXWER_MASK

#define DDRPHY_BISTWER_DXWER_MASK   (0xFFFF0000UL)

◆ DDRPHY_BISTWER_DXWER_SHIFT

#define DDRPHY_BISTWER_DXWER_SHIFT   (16U)

◆ DDRPHY_DCR_BYTEMASK_GET

#define DDRPHY_DCR_BYTEMASK_GET (   x)    (((uint32_t)(x) & DDRPHY_DCR_BYTEMASK_MASK) >> DDRPHY_DCR_BYTEMASK_SHIFT)

◆ DDRPHY_DCR_BYTEMASK_MASK

#define DDRPHY_DCR_BYTEMASK_MASK   (0x3FC00UL)

◆ DDRPHY_DCR_BYTEMASK_SET

#define DDRPHY_DCR_BYTEMASK_SET (   x)    (((uint32_t)(x) << DDRPHY_DCR_BYTEMASK_SHIFT) & DDRPHY_DCR_BYTEMASK_MASK)

◆ DDRPHY_DCR_BYTEMASK_SHIFT

#define DDRPHY_DCR_BYTEMASK_SHIFT   (10U)

◆ DDRPHY_DCR_DDR2T_GET

#define DDRPHY_DCR_DDR2T_GET (   x)    (((uint32_t)(x) & DDRPHY_DCR_DDR2T_MASK) >> DDRPHY_DCR_DDR2T_SHIFT)

◆ DDRPHY_DCR_DDR2T_MASK

#define DDRPHY_DCR_DDR2T_MASK   (0x10000000UL)

◆ DDRPHY_DCR_DDR2T_SET

#define DDRPHY_DCR_DDR2T_SET (   x)    (((uint32_t)(x) << DDRPHY_DCR_DDR2T_SHIFT) & DDRPHY_DCR_DDR2T_MASK)

◆ DDRPHY_DCR_DDR2T_SHIFT

#define DDRPHY_DCR_DDR2T_SHIFT   (28U)

◆ DDRPHY_DCR_DDR8BNK_GET

#define DDRPHY_DCR_DDR8BNK_GET (   x)    (((uint32_t)(x) & DDRPHY_DCR_DDR8BNK_MASK) >> DDRPHY_DCR_DDR8BNK_SHIFT)

◆ DDRPHY_DCR_DDR8BNK_MASK

#define DDRPHY_DCR_DDR8BNK_MASK   (0x8U)

◆ DDRPHY_DCR_DDR8BNK_SET

#define DDRPHY_DCR_DDR8BNK_SET (   x)    (((uint32_t)(x) << DDRPHY_DCR_DDR8BNK_SHIFT) & DDRPHY_DCR_DDR8BNK_MASK)

◆ DDRPHY_DCR_DDR8BNK_SHIFT

#define DDRPHY_DCR_DDR8BNK_SHIFT   (3U)

◆ DDRPHY_DCR_DDRMD_GET

#define DDRPHY_DCR_DDRMD_GET (   x)    (((uint32_t)(x) & DDRPHY_DCR_DDRMD_MASK) >> DDRPHY_DCR_DDRMD_SHIFT)

◆ DDRPHY_DCR_DDRMD_MASK

#define DDRPHY_DCR_DDRMD_MASK   (0x7U)

◆ DDRPHY_DCR_DDRMD_SET

#define DDRPHY_DCR_DDRMD_SET (   x)    (((uint32_t)(x) << DDRPHY_DCR_DDRMD_SHIFT) & DDRPHY_DCR_DDRMD_MASK)

◆ DDRPHY_DCR_DDRMD_SHIFT

#define DDRPHY_DCR_DDRMD_SHIFT   (0U)

◆ DDRPHY_DCR_MPRDQ_GET

#define DDRPHY_DCR_MPRDQ_GET (   x)    (((uint32_t)(x) & DDRPHY_DCR_MPRDQ_MASK) >> DDRPHY_DCR_MPRDQ_SHIFT)

◆ DDRPHY_DCR_MPRDQ_MASK

#define DDRPHY_DCR_MPRDQ_MASK   (0x80U)

◆ DDRPHY_DCR_MPRDQ_SET

#define DDRPHY_DCR_MPRDQ_SET (   x)    (((uint32_t)(x) << DDRPHY_DCR_MPRDQ_SHIFT) & DDRPHY_DCR_MPRDQ_MASK)

◆ DDRPHY_DCR_MPRDQ_SHIFT

#define DDRPHY_DCR_MPRDQ_SHIFT   (7U)

◆ DDRPHY_DCR_NOSRA_GET

#define DDRPHY_DCR_NOSRA_GET (   x)    (((uint32_t)(x) & DDRPHY_DCR_NOSRA_MASK) >> DDRPHY_DCR_NOSRA_SHIFT)

◆ DDRPHY_DCR_NOSRA_MASK

#define DDRPHY_DCR_NOSRA_MASK   (0x8000000UL)

◆ DDRPHY_DCR_NOSRA_SET

#define DDRPHY_DCR_NOSRA_SET (   x)    (((uint32_t)(x) << DDRPHY_DCR_NOSRA_SHIFT) & DDRPHY_DCR_NOSRA_MASK)

◆ DDRPHY_DCR_NOSRA_SHIFT

#define DDRPHY_DCR_NOSRA_SHIFT   (27U)

◆ DDRPHY_DCR_PDQ_GET

#define DDRPHY_DCR_PDQ_GET (   x)    (((uint32_t)(x) & DDRPHY_DCR_PDQ_MASK) >> DDRPHY_DCR_PDQ_SHIFT)

◆ DDRPHY_DCR_PDQ_MASK

#define DDRPHY_DCR_PDQ_MASK   (0x70U)

◆ DDRPHY_DCR_PDQ_SET

#define DDRPHY_DCR_PDQ_SET (   x)    (((uint32_t)(x) << DDRPHY_DCR_PDQ_SHIFT) & DDRPHY_DCR_PDQ_MASK)

◆ DDRPHY_DCR_PDQ_SHIFT

#define DDRPHY_DCR_PDQ_SHIFT   (4U)

◆ DDRPHY_DCR_UDIMM_GET

#define DDRPHY_DCR_UDIMM_GET (   x)    (((uint32_t)(x) & DDRPHY_DCR_UDIMM_MASK) >> DDRPHY_DCR_UDIMM_SHIFT)

◆ DDRPHY_DCR_UDIMM_MASK

#define DDRPHY_DCR_UDIMM_MASK   (0x20000000UL)

◆ DDRPHY_DCR_UDIMM_SET

#define DDRPHY_DCR_UDIMM_SET (   x)    (((uint32_t)(x) << DDRPHY_DCR_UDIMM_SHIFT) & DDRPHY_DCR_UDIMM_MASK)

◆ DDRPHY_DCR_UDIMM_SHIFT

#define DDRPHY_DCR_UDIMM_SHIFT   (29U)

◆ DDRPHY_DCUAR_ATYPE_GET

#define DDRPHY_DCUAR_ATYPE_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUAR_ATYPE_MASK) >> DDRPHY_DCUAR_ATYPE_SHIFT)

◆ DDRPHY_DCUAR_ATYPE_MASK

#define DDRPHY_DCUAR_ATYPE_MASK   (0x800U)

◆ DDRPHY_DCUAR_ATYPE_SET

#define DDRPHY_DCUAR_ATYPE_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUAR_ATYPE_SHIFT) & DDRPHY_DCUAR_ATYPE_MASK)

◆ DDRPHY_DCUAR_ATYPE_SHIFT

#define DDRPHY_DCUAR_ATYPE_SHIFT   (11U)

◆ DDRPHY_DCUAR_CSADDR_GET

#define DDRPHY_DCUAR_CSADDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUAR_CSADDR_MASK) >> DDRPHY_DCUAR_CSADDR_SHIFT)

◆ DDRPHY_DCUAR_CSADDR_MASK

#define DDRPHY_DCUAR_CSADDR_MASK   (0xF0U)

◆ DDRPHY_DCUAR_CSADDR_SET

#define DDRPHY_DCUAR_CSADDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUAR_CSADDR_SHIFT) & DDRPHY_DCUAR_CSADDR_MASK)

◆ DDRPHY_DCUAR_CSADDR_SHIFT

#define DDRPHY_DCUAR_CSADDR_SHIFT   (4U)

◆ DDRPHY_DCUAR_CSEL_GET

#define DDRPHY_DCUAR_CSEL_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUAR_CSEL_MASK) >> DDRPHY_DCUAR_CSEL_SHIFT)

◆ DDRPHY_DCUAR_CSEL_MASK

#define DDRPHY_DCUAR_CSEL_MASK   (0x300U)

◆ DDRPHY_DCUAR_CSEL_SET

#define DDRPHY_DCUAR_CSEL_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUAR_CSEL_SHIFT) & DDRPHY_DCUAR_CSEL_MASK)

◆ DDRPHY_DCUAR_CSEL_SHIFT

#define DDRPHY_DCUAR_CSEL_SHIFT   (8U)

◆ DDRPHY_DCUAR_CWADDR_GET

#define DDRPHY_DCUAR_CWADDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUAR_CWADDR_MASK) >> DDRPHY_DCUAR_CWADDR_SHIFT)

◆ DDRPHY_DCUAR_CWADDR_MASK

#define DDRPHY_DCUAR_CWADDR_MASK   (0xFU)

◆ DDRPHY_DCUAR_CWADDR_SET

#define DDRPHY_DCUAR_CWADDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUAR_CWADDR_SHIFT) & DDRPHY_DCUAR_CWADDR_MASK)

◆ DDRPHY_DCUAR_CWADDR_SHIFT

#define DDRPHY_DCUAR_CWADDR_SHIFT   (0U)

◆ DDRPHY_DCUAR_INCA_GET

#define DDRPHY_DCUAR_INCA_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUAR_INCA_MASK) >> DDRPHY_DCUAR_INCA_SHIFT)

◆ DDRPHY_DCUAR_INCA_MASK

#define DDRPHY_DCUAR_INCA_MASK   (0x400U)

◆ DDRPHY_DCUAR_INCA_SET

#define DDRPHY_DCUAR_INCA_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUAR_INCA_SHIFT) & DDRPHY_DCUAR_INCA_MASK)

◆ DDRPHY_DCUAR_INCA_SHIFT

#define DDRPHY_DCUAR_INCA_SHIFT   (10U)

◆ DDRPHY_DCUDR_CDATA_GET

#define DDRPHY_DCUDR_CDATA_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUDR_CDATA_MASK) >> DDRPHY_DCUDR_CDATA_SHIFT)

◆ DDRPHY_DCUDR_CDATA_MASK

#define DDRPHY_DCUDR_CDATA_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_DCUDR_CDATA_SET

#define DDRPHY_DCUDR_CDATA_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUDR_CDATA_SHIFT) & DDRPHY_DCUDR_CDATA_MASK)

◆ DDRPHY_DCUDR_CDATA_SHIFT

#define DDRPHY_DCUDR_CDATA_SHIFT   (0U)

◆ DDRPHY_DCUGCR_RCSW_GET

#define DDRPHY_DCUGCR_RCSW_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUGCR_RCSW_MASK) >> DDRPHY_DCUGCR_RCSW_SHIFT)

◆ DDRPHY_DCUGCR_RCSW_MASK

#define DDRPHY_DCUGCR_RCSW_MASK   (0xFFFFU)

◆ DDRPHY_DCUGCR_RCSW_SET

#define DDRPHY_DCUGCR_RCSW_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUGCR_RCSW_SHIFT) & DDRPHY_DCUGCR_RCSW_MASK)

◆ DDRPHY_DCUGCR_RCSW_SHIFT

#define DDRPHY_DCUGCR_RCSW_SHIFT   (0U)

◆ DDRPHY_DCULR_IDA_GET

#define DDRPHY_DCULR_IDA_GET (   x)    (((uint32_t)(x) & DDRPHY_DCULR_IDA_MASK) >> DDRPHY_DCULR_IDA_SHIFT)

◆ DDRPHY_DCULR_IDA_MASK

#define DDRPHY_DCULR_IDA_MASK   (0x20000UL)

◆ DDRPHY_DCULR_IDA_SET

#define DDRPHY_DCULR_IDA_SET (   x)    (((uint32_t)(x) << DDRPHY_DCULR_IDA_SHIFT) & DDRPHY_DCULR_IDA_MASK)

◆ DDRPHY_DCULR_IDA_SHIFT

#define DDRPHY_DCULR_IDA_SHIFT   (17U)

◆ DDRPHY_DCULR_LCNT_GET

#define DDRPHY_DCULR_LCNT_GET (   x)    (((uint32_t)(x) & DDRPHY_DCULR_LCNT_MASK) >> DDRPHY_DCULR_LCNT_SHIFT)

◆ DDRPHY_DCULR_LCNT_MASK

#define DDRPHY_DCULR_LCNT_MASK   (0xFF00U)

◆ DDRPHY_DCULR_LCNT_SET

#define DDRPHY_DCULR_LCNT_SET (   x)    (((uint32_t)(x) << DDRPHY_DCULR_LCNT_SHIFT) & DDRPHY_DCULR_LCNT_MASK)

◆ DDRPHY_DCULR_LCNT_SHIFT

#define DDRPHY_DCULR_LCNT_SHIFT   (8U)

◆ DDRPHY_DCULR_LEADDR_GET

#define DDRPHY_DCULR_LEADDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DCULR_LEADDR_MASK) >> DDRPHY_DCULR_LEADDR_SHIFT)

◆ DDRPHY_DCULR_LEADDR_MASK

#define DDRPHY_DCULR_LEADDR_MASK   (0xF0U)

◆ DDRPHY_DCULR_LEADDR_SET

#define DDRPHY_DCULR_LEADDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DCULR_LEADDR_SHIFT) & DDRPHY_DCULR_LEADDR_MASK)

◆ DDRPHY_DCULR_LEADDR_SHIFT

#define DDRPHY_DCULR_LEADDR_SHIFT   (4U)

◆ DDRPHY_DCULR_LINF_GET

#define DDRPHY_DCULR_LINF_GET (   x)    (((uint32_t)(x) & DDRPHY_DCULR_LINF_MASK) >> DDRPHY_DCULR_LINF_SHIFT)

◆ DDRPHY_DCULR_LINF_MASK

#define DDRPHY_DCULR_LINF_MASK   (0x10000UL)

◆ DDRPHY_DCULR_LINF_SET

#define DDRPHY_DCULR_LINF_SET (   x)    (((uint32_t)(x) << DDRPHY_DCULR_LINF_SHIFT) & DDRPHY_DCULR_LINF_MASK)

◆ DDRPHY_DCULR_LINF_SHIFT

#define DDRPHY_DCULR_LINF_SHIFT   (16U)

◆ DDRPHY_DCULR_LSADDR_GET

#define DDRPHY_DCULR_LSADDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DCULR_LSADDR_MASK) >> DDRPHY_DCULR_LSADDR_SHIFT)

◆ DDRPHY_DCULR_LSADDR_MASK

#define DDRPHY_DCULR_LSADDR_MASK   (0xFU)

◆ DDRPHY_DCULR_LSADDR_SET

#define DDRPHY_DCULR_LSADDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DCULR_LSADDR_SHIFT) & DDRPHY_DCULR_LSADDR_MASK)

◆ DDRPHY_DCULR_LSADDR_SHIFT

#define DDRPHY_DCULR_LSADDR_SHIFT   (0U)

◆ DDRPHY_DCULR_XLEADDR_GET

#define DDRPHY_DCULR_XLEADDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DCULR_XLEADDR_MASK) >> DDRPHY_DCULR_XLEADDR_SHIFT)

◆ DDRPHY_DCULR_XLEADDR_MASK

#define DDRPHY_DCULR_XLEADDR_MASK   (0xF0000000UL)

◆ DDRPHY_DCULR_XLEADDR_SET

#define DDRPHY_DCULR_XLEADDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DCULR_XLEADDR_SHIFT) & DDRPHY_DCULR_XLEADDR_MASK)

◆ DDRPHY_DCULR_XLEADDR_SHIFT

#define DDRPHY_DCULR_XLEADDR_SHIFT   (28U)

◆ DDRPHY_DCURR_DINST_GET

#define DDRPHY_DCURR_DINST_GET (   x)    (((uint32_t)(x) & DDRPHY_DCURR_DINST_MASK) >> DDRPHY_DCURR_DINST_SHIFT)

◆ DDRPHY_DCURR_DINST_MASK

#define DDRPHY_DCURR_DINST_MASK   (0xFU)

◆ DDRPHY_DCURR_DINST_SET

#define DDRPHY_DCURR_DINST_SET (   x)    (((uint32_t)(x) << DDRPHY_DCURR_DINST_SHIFT) & DDRPHY_DCURR_DINST_MASK)

◆ DDRPHY_DCURR_DINST_SHIFT

#define DDRPHY_DCURR_DINST_SHIFT   (0U)

◆ DDRPHY_DCURR_EADDR_GET

#define DDRPHY_DCURR_EADDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DCURR_EADDR_MASK) >> DDRPHY_DCURR_EADDR_SHIFT)

◆ DDRPHY_DCURR_EADDR_MASK

#define DDRPHY_DCURR_EADDR_MASK   (0xF00U)

◆ DDRPHY_DCURR_EADDR_SET

#define DDRPHY_DCURR_EADDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DCURR_EADDR_SHIFT) & DDRPHY_DCURR_EADDR_MASK)

◆ DDRPHY_DCURR_EADDR_SHIFT

#define DDRPHY_DCURR_EADDR_SHIFT   (8U)

◆ DDRPHY_DCURR_NFAIL_GET

#define DDRPHY_DCURR_NFAIL_GET (   x)    (((uint32_t)(x) & DDRPHY_DCURR_NFAIL_MASK) >> DDRPHY_DCURR_NFAIL_SHIFT)

◆ DDRPHY_DCURR_NFAIL_MASK

#define DDRPHY_DCURR_NFAIL_MASK   (0xFF000UL)

◆ DDRPHY_DCURR_NFAIL_SET

#define DDRPHY_DCURR_NFAIL_SET (   x)    (((uint32_t)(x) << DDRPHY_DCURR_NFAIL_SHIFT) & DDRPHY_DCURR_NFAIL_MASK)

◆ DDRPHY_DCURR_NFAIL_SHIFT

#define DDRPHY_DCURR_NFAIL_SHIFT   (12U)

◆ DDRPHY_DCURR_RCEN_GET

#define DDRPHY_DCURR_RCEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DCURR_RCEN_MASK) >> DDRPHY_DCURR_RCEN_SHIFT)

◆ DDRPHY_DCURR_RCEN_MASK

#define DDRPHY_DCURR_RCEN_MASK   (0x400000UL)

◆ DDRPHY_DCURR_RCEN_SET

#define DDRPHY_DCURR_RCEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DCURR_RCEN_SHIFT) & DDRPHY_DCURR_RCEN_MASK)

◆ DDRPHY_DCURR_RCEN_SHIFT

#define DDRPHY_DCURR_RCEN_SHIFT   (22U)

◆ DDRPHY_DCURR_SADDR_GET

#define DDRPHY_DCURR_SADDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DCURR_SADDR_MASK) >> DDRPHY_DCURR_SADDR_SHIFT)

◆ DDRPHY_DCURR_SADDR_MASK

#define DDRPHY_DCURR_SADDR_MASK   (0xF0U)

◆ DDRPHY_DCURR_SADDR_SET

#define DDRPHY_DCURR_SADDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DCURR_SADDR_SHIFT) & DDRPHY_DCURR_SADDR_MASK)

◆ DDRPHY_DCURR_SADDR_SHIFT

#define DDRPHY_DCURR_SADDR_SHIFT   (4U)

◆ DDRPHY_DCURR_SCOF_GET

#define DDRPHY_DCURR_SCOF_GET (   x)    (((uint32_t)(x) & DDRPHY_DCURR_SCOF_MASK) >> DDRPHY_DCURR_SCOF_SHIFT)

◆ DDRPHY_DCURR_SCOF_MASK

#define DDRPHY_DCURR_SCOF_MASK   (0x200000UL)

◆ DDRPHY_DCURR_SCOF_SET

#define DDRPHY_DCURR_SCOF_SET (   x)    (((uint32_t)(x) << DDRPHY_DCURR_SCOF_SHIFT) & DDRPHY_DCURR_SCOF_MASK)

◆ DDRPHY_DCURR_SCOF_SHIFT

#define DDRPHY_DCURR_SCOF_SHIFT   (21U)

◆ DDRPHY_DCURR_SONF_GET

#define DDRPHY_DCURR_SONF_GET (   x)    (((uint32_t)(x) & DDRPHY_DCURR_SONF_MASK) >> DDRPHY_DCURR_SONF_SHIFT)

◆ DDRPHY_DCURR_SONF_MASK

#define DDRPHY_DCURR_SONF_MASK   (0x100000UL)

◆ DDRPHY_DCURR_SONF_SET

#define DDRPHY_DCURR_SONF_SET (   x)    (((uint32_t)(x) << DDRPHY_DCURR_SONF_SHIFT) & DDRPHY_DCURR_SONF_MASK)

◆ DDRPHY_DCURR_SONF_SHIFT

#define DDRPHY_DCURR_SONF_SHIFT   (20U)

◆ DDRPHY_DCURR_XCEN_GET

#define DDRPHY_DCURR_XCEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DCURR_XCEN_MASK) >> DDRPHY_DCURR_XCEN_SHIFT)

◆ DDRPHY_DCURR_XCEN_MASK

#define DDRPHY_DCURR_XCEN_MASK   (0x800000UL)

◆ DDRPHY_DCURR_XCEN_SET

#define DDRPHY_DCURR_XCEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DCURR_XCEN_SHIFT) & DDRPHY_DCURR_XCEN_MASK)

◆ DDRPHY_DCURR_XCEN_SHIFT

#define DDRPHY_DCURR_XCEN_SHIFT   (23U)

◆ DDRPHY_DCUSR0_CFAIL_GET

#define DDRPHY_DCUSR0_CFAIL_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUSR0_CFAIL_MASK) >> DDRPHY_DCUSR0_CFAIL_SHIFT)

◆ DDRPHY_DCUSR0_CFAIL_MASK

#define DDRPHY_DCUSR0_CFAIL_MASK   (0x2U)

◆ DDRPHY_DCUSR0_CFAIL_SHIFT

#define DDRPHY_DCUSR0_CFAIL_SHIFT   (1U)

◆ DDRPHY_DCUSR0_CFULL_GET

#define DDRPHY_DCUSR0_CFULL_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUSR0_CFULL_MASK) >> DDRPHY_DCUSR0_CFULL_SHIFT)

◆ DDRPHY_DCUSR0_CFULL_MASK

#define DDRPHY_DCUSR0_CFULL_MASK   (0x4U)

◆ DDRPHY_DCUSR0_CFULL_SHIFT

#define DDRPHY_DCUSR0_CFULL_SHIFT   (2U)

◆ DDRPHY_DCUSR0_RDONE_GET

#define DDRPHY_DCUSR0_RDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUSR0_RDONE_MASK) >> DDRPHY_DCUSR0_RDONE_SHIFT)

◆ DDRPHY_DCUSR0_RDONE_MASK

#define DDRPHY_DCUSR0_RDONE_MASK   (0x1U)

◆ DDRPHY_DCUSR0_RDONE_SHIFT

#define DDRPHY_DCUSR0_RDONE_SHIFT   (0U)

◆ DDRPHY_DCUSR1_FLCNT_GET

#define DDRPHY_DCUSR1_FLCNT_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUSR1_FLCNT_MASK) >> DDRPHY_DCUSR1_FLCNT_SHIFT)

◆ DDRPHY_DCUSR1_FLCNT_MASK

#define DDRPHY_DCUSR1_FLCNT_MASK   (0xFF0000UL)

◆ DDRPHY_DCUSR1_FLCNT_SHIFT

#define DDRPHY_DCUSR1_FLCNT_SHIFT   (16U)

◆ DDRPHY_DCUSR1_LPCNT_GET

#define DDRPHY_DCUSR1_LPCNT_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUSR1_LPCNT_MASK) >> DDRPHY_DCUSR1_LPCNT_SHIFT)

◆ DDRPHY_DCUSR1_LPCNT_MASK

#define DDRPHY_DCUSR1_LPCNT_MASK   (0xFF000000UL)

◆ DDRPHY_DCUSR1_LPCNT_SHIFT

#define DDRPHY_DCUSR1_LPCNT_SHIFT   (24U)

◆ DDRPHY_DCUSR1_RDCNT_GET

#define DDRPHY_DCUSR1_RDCNT_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUSR1_RDCNT_MASK) >> DDRPHY_DCUSR1_RDCNT_SHIFT)

◆ DDRPHY_DCUSR1_RDCNT_MASK

#define DDRPHY_DCUSR1_RDCNT_MASK   (0xFFFFU)

◆ DDRPHY_DCUSR1_RDCNT_SHIFT

#define DDRPHY_DCUSR1_RDCNT_SHIFT   (0U)

◆ DDRPHY_DCUTPR_TDCUT0_GET

#define DDRPHY_DCUTPR_TDCUT0_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUTPR_TDCUT0_MASK) >> DDRPHY_DCUTPR_TDCUT0_SHIFT)

◆ DDRPHY_DCUTPR_TDCUT0_MASK

#define DDRPHY_DCUTPR_TDCUT0_MASK   (0xFFU)

◆ DDRPHY_DCUTPR_TDCUT0_SET

#define DDRPHY_DCUTPR_TDCUT0_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUTPR_TDCUT0_SHIFT) & DDRPHY_DCUTPR_TDCUT0_MASK)

◆ DDRPHY_DCUTPR_TDCUT0_SHIFT

#define DDRPHY_DCUTPR_TDCUT0_SHIFT   (0U)

◆ DDRPHY_DCUTPR_TDCUT1_GET

#define DDRPHY_DCUTPR_TDCUT1_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUTPR_TDCUT1_MASK) >> DDRPHY_DCUTPR_TDCUT1_SHIFT)

◆ DDRPHY_DCUTPR_TDCUT1_MASK

#define DDRPHY_DCUTPR_TDCUT1_MASK   (0xFF00U)

◆ DDRPHY_DCUTPR_TDCUT1_SET

#define DDRPHY_DCUTPR_TDCUT1_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUTPR_TDCUT1_SHIFT) & DDRPHY_DCUTPR_TDCUT1_MASK)

◆ DDRPHY_DCUTPR_TDCUT1_SHIFT

#define DDRPHY_DCUTPR_TDCUT1_SHIFT   (8U)

◆ DDRPHY_DCUTPR_TDCUT2_GET

#define DDRPHY_DCUTPR_TDCUT2_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUTPR_TDCUT2_MASK) >> DDRPHY_DCUTPR_TDCUT2_SHIFT)

◆ DDRPHY_DCUTPR_TDCUT2_MASK

#define DDRPHY_DCUTPR_TDCUT2_MASK   (0xFF0000UL)

◆ DDRPHY_DCUTPR_TDCUT2_SET

#define DDRPHY_DCUTPR_TDCUT2_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUTPR_TDCUT2_SHIFT) & DDRPHY_DCUTPR_TDCUT2_MASK)

◆ DDRPHY_DCUTPR_TDCUT2_SHIFT

#define DDRPHY_DCUTPR_TDCUT2_SHIFT   (16U)

◆ DDRPHY_DCUTPR_TDCUT3_GET

#define DDRPHY_DCUTPR_TDCUT3_GET (   x)    (((uint32_t)(x) & DDRPHY_DCUTPR_TDCUT3_MASK) >> DDRPHY_DCUTPR_TDCUT3_SHIFT)

◆ DDRPHY_DCUTPR_TDCUT3_MASK

#define DDRPHY_DCUTPR_TDCUT3_MASK   (0xFF000000UL)

◆ DDRPHY_DCUTPR_TDCUT3_SET

#define DDRPHY_DCUTPR_TDCUT3_SET (   x)    (((uint32_t)(x) << DDRPHY_DCUTPR_TDCUT3_SHIFT) & DDRPHY_DCUTPR_TDCUT3_MASK)

◆ DDRPHY_DCUTPR_TDCUT3_SHIFT

#define DDRPHY_DCUTPR_TDCUT3_SHIFT   (24U)

◆ DDRPHY_DSGCR_ATOAE_GET

#define DDRPHY_DSGCR_ATOAE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_ATOAE_MASK) >> DDRPHY_DSGCR_ATOAE_SHIFT)

◆ DDRPHY_DSGCR_ATOAE_MASK

#define DDRPHY_DSGCR_ATOAE_MASK   (0x20000UL)

◆ DDRPHY_DSGCR_ATOAE_SET

#define DDRPHY_DSGCR_ATOAE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_ATOAE_SHIFT) & DDRPHY_DSGCR_ATOAE_MASK)

◆ DDRPHY_DSGCR_ATOAE_SHIFT

#define DDRPHY_DSGCR_ATOAE_SHIFT   (17U)

◆ DDRPHY_DSGCR_BDISEN_GET

#define DDRPHY_DSGCR_BDISEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_BDISEN_MASK) >> DDRPHY_DSGCR_BDISEN_SHIFT)

◆ DDRPHY_DSGCR_BDISEN_MASK

#define DDRPHY_DSGCR_BDISEN_MASK   (0x2U)

◆ DDRPHY_DSGCR_BDISEN_SET

#define DDRPHY_DSGCR_BDISEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_BDISEN_SHIFT) & DDRPHY_DSGCR_BDISEN_MASK)

◆ DDRPHY_DSGCR_BDISEN_SHIFT

#define DDRPHY_DSGCR_BDISEN_SHIFT   (1U)

◆ DDRPHY_DSGCR_BRRMODE_GET

#define DDRPHY_DSGCR_BRRMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_BRRMODE_MASK) >> DDRPHY_DSGCR_BRRMODE_SHIFT)

◆ DDRPHY_DSGCR_BRRMODE_MASK

#define DDRPHY_DSGCR_BRRMODE_MASK   (0x80U)

◆ DDRPHY_DSGCR_BRRMODE_SET

#define DDRPHY_DSGCR_BRRMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_BRRMODE_SHIFT) & DDRPHY_DSGCR_BRRMODE_MASK)

◆ DDRPHY_DSGCR_BRRMODE_SHIFT

#define DDRPHY_DSGCR_BRRMODE_SHIFT   (7U)

◆ DDRPHY_DSGCR_CKEOE_GET

#define DDRPHY_DSGCR_CKEOE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_CKEOE_MASK) >> DDRPHY_DSGCR_CKEOE_SHIFT)

◆ DDRPHY_DSGCR_CKEOE_MASK

#define DDRPHY_DSGCR_CKEOE_MASK   (0x80000000UL)

◆ DDRPHY_DSGCR_CKEOE_SET

#define DDRPHY_DSGCR_CKEOE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_CKEOE_SHIFT) & DDRPHY_DSGCR_CKEOE_MASK)

◆ DDRPHY_DSGCR_CKEOE_SHIFT

#define DDRPHY_DSGCR_CKEOE_SHIFT   (31U)

◆ DDRPHY_DSGCR_CKEPDD1_GET

#define DDRPHY_DSGCR_CKEPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_CKEPDD1_MASK) >> DDRPHY_DSGCR_CKEPDD1_SHIFT)

◆ DDRPHY_DSGCR_CKEPDD1_MASK

#define DDRPHY_DSGCR_CKEPDD1_MASK   (0xF00000UL)

◆ DDRPHY_DSGCR_CKEPDD1_SET

#define DDRPHY_DSGCR_CKEPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_CKEPDD1_SHIFT) & DDRPHY_DSGCR_CKEPDD1_MASK)

◆ DDRPHY_DSGCR_CKEPDD1_SHIFT

#define DDRPHY_DSGCR_CKEPDD1_SHIFT   (20U)

◆ DDRPHY_DSGCR_CKOE_GET

#define DDRPHY_DSGCR_CKOE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_CKOE_MASK) >> DDRPHY_DSGCR_CKOE_SHIFT)

◆ DDRPHY_DSGCR_CKOE_MASK

#define DDRPHY_DSGCR_CKOE_MASK   (0x10000000UL)

◆ DDRPHY_DSGCR_CKOE_SET

#define DDRPHY_DSGCR_CKOE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_CKOE_SHIFT) & DDRPHY_DSGCR_CKOE_MASK)

◆ DDRPHY_DSGCR_CKOE_SHIFT

#define DDRPHY_DSGCR_CKOE_SHIFT   (28U)

◆ DDRPHY_DSGCR_CUAEN_GET

#define DDRPHY_DSGCR_CUAEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_CUAEN_MASK) >> DDRPHY_DSGCR_CUAEN_SHIFT)

◆ DDRPHY_DSGCR_CUAEN_MASK

#define DDRPHY_DSGCR_CUAEN_MASK   (0x20U)

◆ DDRPHY_DSGCR_CUAEN_SET

#define DDRPHY_DSGCR_CUAEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_CUAEN_SHIFT) & DDRPHY_DSGCR_CUAEN_MASK)

◆ DDRPHY_DSGCR_CUAEN_SHIFT

#define DDRPHY_DSGCR_CUAEN_SHIFT   (5U)

◆ DDRPHY_DSGCR_DQSGX_GET

#define DDRPHY_DSGCR_DQSGX_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_DQSGX_MASK) >> DDRPHY_DSGCR_DQSGX_SHIFT)

◆ DDRPHY_DSGCR_DQSGX_MASK

#define DDRPHY_DSGCR_DQSGX_MASK   (0x40U)

◆ DDRPHY_DSGCR_DQSGX_SET

#define DDRPHY_DSGCR_DQSGX_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_DQSGX_SHIFT) & DDRPHY_DSGCR_DQSGX_MASK)

◆ DDRPHY_DSGCR_DQSGX_SHIFT

#define DDRPHY_DSGCR_DQSGX_SHIFT   (6U)

◆ DDRPHY_DSGCR_DTOIOM_GET

#define DDRPHY_DSGCR_DTOIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_DTOIOM_MASK) >> DDRPHY_DSGCR_DTOIOM_SHIFT)

◆ DDRPHY_DSGCR_DTOIOM_MASK

#define DDRPHY_DSGCR_DTOIOM_MASK   (0x8000U)

◆ DDRPHY_DSGCR_DTOIOM_SET

#define DDRPHY_DSGCR_DTOIOM_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_DTOIOM_SHIFT) & DDRPHY_DSGCR_DTOIOM_MASK)

◆ DDRPHY_DSGCR_DTOIOM_SHIFT

#define DDRPHY_DSGCR_DTOIOM_SHIFT   (15U)

◆ DDRPHY_DSGCR_DTOODT_GET

#define DDRPHY_DSGCR_DTOODT_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_DTOODT_MASK) >> DDRPHY_DSGCR_DTOODT_SHIFT)

◆ DDRPHY_DSGCR_DTOODT_MASK

#define DDRPHY_DSGCR_DTOODT_MASK   (0x1000U)

◆ DDRPHY_DSGCR_DTOODT_SET

#define DDRPHY_DSGCR_DTOODT_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_DTOODT_SHIFT) & DDRPHY_DSGCR_DTOODT_MASK)

◆ DDRPHY_DSGCR_DTOODT_SHIFT

#define DDRPHY_DSGCR_DTOODT_SHIFT   (12U)

◆ DDRPHY_DSGCR_DTOOE_GET

#define DDRPHY_DSGCR_DTOOE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_DTOOE_MASK) >> DDRPHY_DSGCR_DTOOE_SHIFT)

◆ DDRPHY_DSGCR_DTOOE_MASK

#define DDRPHY_DSGCR_DTOOE_MASK   (0x10000UL)

◆ DDRPHY_DSGCR_DTOOE_SET

#define DDRPHY_DSGCR_DTOOE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_DTOOE_SHIFT) & DDRPHY_DSGCR_DTOOE_MASK)

◆ DDRPHY_DSGCR_DTOOE_SHIFT

#define DDRPHY_DSGCR_DTOOE_SHIFT   (16U)

◆ DDRPHY_DSGCR_DTOPDD1_GET

#define DDRPHY_DSGCR_DTOPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_DTOPDD1_MASK) >> DDRPHY_DSGCR_DTOPDD1_SHIFT)

◆ DDRPHY_DSGCR_DTOPDD1_MASK

#define DDRPHY_DSGCR_DTOPDD1_MASK   (0x2000U)

◆ DDRPHY_DSGCR_DTOPDD1_SET

#define DDRPHY_DSGCR_DTOPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_DTOPDD1_SHIFT) & DDRPHY_DSGCR_DTOPDD1_MASK)

◆ DDRPHY_DSGCR_DTOPDD1_SHIFT

#define DDRPHY_DSGCR_DTOPDD1_SHIFT   (13U)

◆ DDRPHY_DSGCR_DTOPDR_GET

#define DDRPHY_DSGCR_DTOPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_DTOPDR_MASK) >> DDRPHY_DSGCR_DTOPDR_SHIFT)

◆ DDRPHY_DSGCR_DTOPDR_MASK

#define DDRPHY_DSGCR_DTOPDR_MASK   (0x4000U)

◆ DDRPHY_DSGCR_DTOPDR_SET

#define DDRPHY_DSGCR_DTOPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_DTOPDR_SHIFT) & DDRPHY_DSGCR_DTOPDR_MASK)

◆ DDRPHY_DSGCR_DTOPDR_SHIFT

#define DDRPHY_DSGCR_DTOPDR_SHIFT   (14U)

◆ DDRPHY_DSGCR_LPIOPD_GET

#define DDRPHY_DSGCR_LPIOPD_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_LPIOPD_MASK) >> DDRPHY_DSGCR_LPIOPD_SHIFT)

◆ DDRPHY_DSGCR_LPIOPD_MASK

#define DDRPHY_DSGCR_LPIOPD_MASK   (0x8U)

◆ DDRPHY_DSGCR_LPIOPD_SET

#define DDRPHY_DSGCR_LPIOPD_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_LPIOPD_SHIFT) & DDRPHY_DSGCR_LPIOPD_MASK)

◆ DDRPHY_DSGCR_LPIOPD_SHIFT

#define DDRPHY_DSGCR_LPIOPD_SHIFT   (3U)

◆ DDRPHY_DSGCR_LPPLLPD_GET

#define DDRPHY_DSGCR_LPPLLPD_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_LPPLLPD_MASK) >> DDRPHY_DSGCR_LPPLLPD_SHIFT)

◆ DDRPHY_DSGCR_LPPLLPD_MASK

#define DDRPHY_DSGCR_LPPLLPD_MASK   (0x10U)

◆ DDRPHY_DSGCR_LPPLLPD_SET

#define DDRPHY_DSGCR_LPPLLPD_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_LPPLLPD_SHIFT) & DDRPHY_DSGCR_LPPLLPD_MASK)

◆ DDRPHY_DSGCR_LPPLLPD_SHIFT

#define DDRPHY_DSGCR_LPPLLPD_SHIFT   (4U)

◆ DDRPHY_DSGCR_ODTOE_GET

#define DDRPHY_DSGCR_ODTOE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_ODTOE_MASK) >> DDRPHY_DSGCR_ODTOE_SHIFT)

◆ DDRPHY_DSGCR_ODTOE_MASK

#define DDRPHY_DSGCR_ODTOE_MASK   (0x20000000UL)

◆ DDRPHY_DSGCR_ODTOE_SET

#define DDRPHY_DSGCR_ODTOE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_ODTOE_SHIFT) & DDRPHY_DSGCR_ODTOE_MASK)

◆ DDRPHY_DSGCR_ODTOE_SHIFT

#define DDRPHY_DSGCR_ODTOE_SHIFT   (29U)

◆ DDRPHY_DSGCR_ODTPDD1_GET

#define DDRPHY_DSGCR_ODTPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_ODTPDD1_MASK) >> DDRPHY_DSGCR_ODTPDD1_SHIFT)

◆ DDRPHY_DSGCR_ODTPDD1_MASK

#define DDRPHY_DSGCR_ODTPDD1_MASK   (0xF000000UL)

◆ DDRPHY_DSGCR_ODTPDD1_SET

#define DDRPHY_DSGCR_ODTPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_ODTPDD1_SHIFT) & DDRPHY_DSGCR_ODTPDD1_MASK)

◆ DDRPHY_DSGCR_ODTPDD1_SHIFT

#define DDRPHY_DSGCR_ODTPDD1_SHIFT   (24U)

◆ DDRPHY_DSGCR_PUAD_GET

#define DDRPHY_DSGCR_PUAD_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_PUAD_MASK) >> DDRPHY_DSGCR_PUAD_SHIFT)

◆ DDRPHY_DSGCR_PUAD_MASK

#define DDRPHY_DSGCR_PUAD_MASK   (0xF00U)

◆ DDRPHY_DSGCR_PUAD_SET

#define DDRPHY_DSGCR_PUAD_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_PUAD_SHIFT) & DDRPHY_DSGCR_PUAD_MASK)

◆ DDRPHY_DSGCR_PUAD_SHIFT

#define DDRPHY_DSGCR_PUAD_SHIFT   (8U)

◆ DDRPHY_DSGCR_PUREN_GET

#define DDRPHY_DSGCR_PUREN_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_PUREN_MASK) >> DDRPHY_DSGCR_PUREN_SHIFT)

◆ DDRPHY_DSGCR_PUREN_MASK

#define DDRPHY_DSGCR_PUREN_MASK   (0x1U)

◆ DDRPHY_DSGCR_PUREN_SET

#define DDRPHY_DSGCR_PUREN_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_PUREN_SHIFT) & DDRPHY_DSGCR_PUREN_MASK)

◆ DDRPHY_DSGCR_PUREN_SHIFT

#define DDRPHY_DSGCR_PUREN_SHIFT   (0U)

◆ DDRPHY_DSGCR_RRMODE_GET

#define DDRPHY_DSGCR_RRMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_RRMODE_MASK) >> DDRPHY_DSGCR_RRMODE_SHIFT)

◆ DDRPHY_DSGCR_RRMODE_MASK

#define DDRPHY_DSGCR_RRMODE_MASK   (0x40000UL)

◆ DDRPHY_DSGCR_RRMODE_SET

#define DDRPHY_DSGCR_RRMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_RRMODE_SHIFT) & DDRPHY_DSGCR_RRMODE_MASK)

◆ DDRPHY_DSGCR_RRMODE_SHIFT

#define DDRPHY_DSGCR_RRMODE_SHIFT   (18U)

◆ DDRPHY_DSGCR_RSTOE_GET

#define DDRPHY_DSGCR_RSTOE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_RSTOE_MASK) >> DDRPHY_DSGCR_RSTOE_SHIFT)

◆ DDRPHY_DSGCR_RSTOE_MASK

#define DDRPHY_DSGCR_RSTOE_MASK   (0x40000000UL)

◆ DDRPHY_DSGCR_RSTOE_SET

#define DDRPHY_DSGCR_RSTOE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_RSTOE_SHIFT) & DDRPHY_DSGCR_RSTOE_MASK)

◆ DDRPHY_DSGCR_RSTOE_SHIFT

#define DDRPHY_DSGCR_RSTOE_SHIFT   (30U)

◆ DDRPHY_DSGCR_SDRMODE_GET

#define DDRPHY_DSGCR_SDRMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_SDRMODE_MASK) >> DDRPHY_DSGCR_SDRMODE_SHIFT)

◆ DDRPHY_DSGCR_SDRMODE_MASK

#define DDRPHY_DSGCR_SDRMODE_MASK   (0x80000UL)

◆ DDRPHY_DSGCR_SDRMODE_SET

#define DDRPHY_DSGCR_SDRMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_SDRMODE_SHIFT) & DDRPHY_DSGCR_SDRMODE_MASK)

◆ DDRPHY_DSGCR_SDRMODE_SHIFT

#define DDRPHY_DSGCR_SDRMODE_SHIFT   (19U)

◆ DDRPHY_DSGCR_ZUEN_GET

#define DDRPHY_DSGCR_ZUEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DSGCR_ZUEN_MASK) >> DDRPHY_DSGCR_ZUEN_SHIFT)

◆ DDRPHY_DSGCR_ZUEN_MASK

#define DDRPHY_DSGCR_ZUEN_MASK   (0x4U)

◆ DDRPHY_DSGCR_ZUEN_SET

#define DDRPHY_DSGCR_ZUEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DSGCR_ZUEN_SHIFT) & DDRPHY_DSGCR_ZUEN_MASK)

◆ DDRPHY_DSGCR_ZUEN_SHIFT

#define DDRPHY_DSGCR_ZUEN_SHIFT   (2U)

◆ DDRPHY_DTAR0_DTBANK_GET

#define DDRPHY_DTAR0_DTBANK_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR0_DTBANK_MASK) >> DDRPHY_DTAR0_DTBANK_SHIFT)

◆ DDRPHY_DTAR0_DTBANK_MASK

#define DDRPHY_DTAR0_DTBANK_MASK   (0x70000000UL)

◆ DDRPHY_DTAR0_DTBANK_SET

#define DDRPHY_DTAR0_DTBANK_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR0_DTBANK_SHIFT) & DDRPHY_DTAR0_DTBANK_MASK)

◆ DDRPHY_DTAR0_DTBANK_SHIFT

#define DDRPHY_DTAR0_DTBANK_SHIFT   (28U)

◆ DDRPHY_DTAR0_DTCOL_GET

#define DDRPHY_DTAR0_DTCOL_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR0_DTCOL_MASK) >> DDRPHY_DTAR0_DTCOL_SHIFT)

◆ DDRPHY_DTAR0_DTCOL_MASK

#define DDRPHY_DTAR0_DTCOL_MASK   (0xFFFU)

◆ DDRPHY_DTAR0_DTCOL_SET

#define DDRPHY_DTAR0_DTCOL_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR0_DTCOL_SHIFT) & DDRPHY_DTAR0_DTCOL_MASK)

◆ DDRPHY_DTAR0_DTCOL_SHIFT

#define DDRPHY_DTAR0_DTCOL_SHIFT   (0U)

◆ DDRPHY_DTAR0_DTROW_GET

#define DDRPHY_DTAR0_DTROW_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR0_DTROW_MASK) >> DDRPHY_DTAR0_DTROW_SHIFT)

◆ DDRPHY_DTAR0_DTROW_MASK

#define DDRPHY_DTAR0_DTROW_MASK   (0xFFFF000UL)

◆ DDRPHY_DTAR0_DTROW_SET

#define DDRPHY_DTAR0_DTROW_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR0_DTROW_SHIFT) & DDRPHY_DTAR0_DTROW_MASK)

◆ DDRPHY_DTAR0_DTROW_SHIFT

#define DDRPHY_DTAR0_DTROW_SHIFT   (12U)

◆ DDRPHY_DTAR1_DTBANK_GET

#define DDRPHY_DTAR1_DTBANK_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR1_DTBANK_MASK) >> DDRPHY_DTAR1_DTBANK_SHIFT)

◆ DDRPHY_DTAR1_DTBANK_MASK

#define DDRPHY_DTAR1_DTBANK_MASK   (0x70000000UL)

◆ DDRPHY_DTAR1_DTBANK_SET

#define DDRPHY_DTAR1_DTBANK_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR1_DTBANK_SHIFT) & DDRPHY_DTAR1_DTBANK_MASK)

◆ DDRPHY_DTAR1_DTBANK_SHIFT

#define DDRPHY_DTAR1_DTBANK_SHIFT   (28U)

◆ DDRPHY_DTAR1_DTCOL_GET

#define DDRPHY_DTAR1_DTCOL_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR1_DTCOL_MASK) >> DDRPHY_DTAR1_DTCOL_SHIFT)

◆ DDRPHY_DTAR1_DTCOL_MASK

#define DDRPHY_DTAR1_DTCOL_MASK   (0xFFFU)

◆ DDRPHY_DTAR1_DTCOL_SET

#define DDRPHY_DTAR1_DTCOL_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR1_DTCOL_SHIFT) & DDRPHY_DTAR1_DTCOL_MASK)

◆ DDRPHY_DTAR1_DTCOL_SHIFT

#define DDRPHY_DTAR1_DTCOL_SHIFT   (0U)

◆ DDRPHY_DTAR1_DTROW_GET

#define DDRPHY_DTAR1_DTROW_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR1_DTROW_MASK) >> DDRPHY_DTAR1_DTROW_SHIFT)

◆ DDRPHY_DTAR1_DTROW_MASK

#define DDRPHY_DTAR1_DTROW_MASK   (0xFFFF000UL)

◆ DDRPHY_DTAR1_DTROW_SET

#define DDRPHY_DTAR1_DTROW_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR1_DTROW_SHIFT) & DDRPHY_DTAR1_DTROW_MASK)

◆ DDRPHY_DTAR1_DTROW_SHIFT

#define DDRPHY_DTAR1_DTROW_SHIFT   (12U)

◆ DDRPHY_DTAR2_DTBANK_GET

#define DDRPHY_DTAR2_DTBANK_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR2_DTBANK_MASK) >> DDRPHY_DTAR2_DTBANK_SHIFT)

◆ DDRPHY_DTAR2_DTBANK_MASK

#define DDRPHY_DTAR2_DTBANK_MASK   (0x70000000UL)

◆ DDRPHY_DTAR2_DTBANK_SET

#define DDRPHY_DTAR2_DTBANK_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR2_DTBANK_SHIFT) & DDRPHY_DTAR2_DTBANK_MASK)

◆ DDRPHY_DTAR2_DTBANK_SHIFT

#define DDRPHY_DTAR2_DTBANK_SHIFT   (28U)

◆ DDRPHY_DTAR2_DTCOL_GET

#define DDRPHY_DTAR2_DTCOL_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR2_DTCOL_MASK) >> DDRPHY_DTAR2_DTCOL_SHIFT)

◆ DDRPHY_DTAR2_DTCOL_MASK

#define DDRPHY_DTAR2_DTCOL_MASK   (0xFFFU)

◆ DDRPHY_DTAR2_DTCOL_SET

#define DDRPHY_DTAR2_DTCOL_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR2_DTCOL_SHIFT) & DDRPHY_DTAR2_DTCOL_MASK)

◆ DDRPHY_DTAR2_DTCOL_SHIFT

#define DDRPHY_DTAR2_DTCOL_SHIFT   (0U)

◆ DDRPHY_DTAR2_DTROW_GET

#define DDRPHY_DTAR2_DTROW_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR2_DTROW_MASK) >> DDRPHY_DTAR2_DTROW_SHIFT)

◆ DDRPHY_DTAR2_DTROW_MASK

#define DDRPHY_DTAR2_DTROW_MASK   (0xFFFF000UL)

◆ DDRPHY_DTAR2_DTROW_SET

#define DDRPHY_DTAR2_DTROW_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR2_DTROW_SHIFT) & DDRPHY_DTAR2_DTROW_MASK)

◆ DDRPHY_DTAR2_DTROW_SHIFT

#define DDRPHY_DTAR2_DTROW_SHIFT   (12U)

◆ DDRPHY_DTAR3_DTBANK_GET

#define DDRPHY_DTAR3_DTBANK_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR3_DTBANK_MASK) >> DDRPHY_DTAR3_DTBANK_SHIFT)

◆ DDRPHY_DTAR3_DTBANK_MASK

#define DDRPHY_DTAR3_DTBANK_MASK   (0x70000000UL)

◆ DDRPHY_DTAR3_DTBANK_SET

#define DDRPHY_DTAR3_DTBANK_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR3_DTBANK_SHIFT) & DDRPHY_DTAR3_DTBANK_MASK)

◆ DDRPHY_DTAR3_DTBANK_SHIFT

#define DDRPHY_DTAR3_DTBANK_SHIFT   (28U)

◆ DDRPHY_DTAR3_DTCOL_GET

#define DDRPHY_DTAR3_DTCOL_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR3_DTCOL_MASK) >> DDRPHY_DTAR3_DTCOL_SHIFT)

◆ DDRPHY_DTAR3_DTCOL_MASK

#define DDRPHY_DTAR3_DTCOL_MASK   (0xFFFU)

◆ DDRPHY_DTAR3_DTCOL_SET

#define DDRPHY_DTAR3_DTCOL_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR3_DTCOL_SHIFT) & DDRPHY_DTAR3_DTCOL_MASK)

◆ DDRPHY_DTAR3_DTCOL_SHIFT

#define DDRPHY_DTAR3_DTCOL_SHIFT   (0U)

◆ DDRPHY_DTAR3_DTROW_GET

#define DDRPHY_DTAR3_DTROW_GET (   x)    (((uint32_t)(x) & DDRPHY_DTAR3_DTROW_MASK) >> DDRPHY_DTAR3_DTROW_SHIFT)

◆ DDRPHY_DTAR3_DTROW_MASK

#define DDRPHY_DTAR3_DTROW_MASK   (0xFFFF000UL)

◆ DDRPHY_DTAR3_DTROW_SET

#define DDRPHY_DTAR3_DTROW_SET (   x)    (((uint32_t)(x) << DDRPHY_DTAR3_DTROW_SHIFT) & DDRPHY_DTAR3_DTROW_MASK)

◆ DDRPHY_DTAR3_DTROW_SHIFT

#define DDRPHY_DTAR3_DTROW_SHIFT   (12U)

◆ DDRPHY_DTCR_DTBDC_GET

#define DDRPHY_DTCR_DTBDC_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTBDC_MASK) >> DDRPHY_DTCR_DTBDC_SHIFT)

◆ DDRPHY_DTCR_DTBDC_MASK

#define DDRPHY_DTCR_DTBDC_MASK   (0x2000U)

◆ DDRPHY_DTCR_DTBDC_SET

#define DDRPHY_DTCR_DTBDC_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTBDC_SHIFT) & DDRPHY_DTCR_DTBDC_MASK)

◆ DDRPHY_DTCR_DTBDC_SHIFT

#define DDRPHY_DTCR_DTBDC_SHIFT   (13U)

◆ DDRPHY_DTCR_DTCMPD_GET

#define DDRPHY_DTCR_DTCMPD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTCMPD_MASK) >> DDRPHY_DTCR_DTCMPD_SHIFT)

◆ DDRPHY_DTCR_DTCMPD_MASK

#define DDRPHY_DTCR_DTCMPD_MASK   (0x80U)

◆ DDRPHY_DTCR_DTCMPD_SET

#define DDRPHY_DTCR_DTCMPD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTCMPD_SHIFT) & DDRPHY_DTCR_DTCMPD_MASK)

◆ DDRPHY_DTCR_DTCMPD_SHIFT

#define DDRPHY_DTCR_DTCMPD_SHIFT   (7U)

◆ DDRPHY_DTCR_DTDBS_GET

#define DDRPHY_DTCR_DTDBS_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTDBS_MASK) >> DDRPHY_DTCR_DTDBS_SHIFT)

◆ DDRPHY_DTCR_DTDBS_MASK

#define DDRPHY_DTCR_DTDBS_MASK   (0xF0000UL)

◆ DDRPHY_DTCR_DTDBS_SET

#define DDRPHY_DTCR_DTDBS_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTDBS_SHIFT) & DDRPHY_DTCR_DTDBS_MASK)

◆ DDRPHY_DTCR_DTDBS_SHIFT

#define DDRPHY_DTCR_DTDBS_SHIFT   (16U)

◆ DDRPHY_DTCR_DTDEN_GET

#define DDRPHY_DTCR_DTDEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTDEN_MASK) >> DDRPHY_DTCR_DTDEN_SHIFT)

◆ DDRPHY_DTCR_DTDEN_MASK

#define DDRPHY_DTCR_DTDEN_MASK   (0x100000UL)

◆ DDRPHY_DTCR_DTDEN_SET

#define DDRPHY_DTCR_DTDEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTDEN_SHIFT) & DDRPHY_DTCR_DTDEN_MASK)

◆ DDRPHY_DTCR_DTDEN_SHIFT

#define DDRPHY_DTCR_DTDEN_SHIFT   (20U)

◆ DDRPHY_DTCR_DTDSTP_GET

#define DDRPHY_DTCR_DTDSTP_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTDSTP_MASK) >> DDRPHY_DTCR_DTDSTP_SHIFT)

◆ DDRPHY_DTCR_DTDSTP_MASK

#define DDRPHY_DTCR_DTDSTP_MASK   (0x200000UL)

◆ DDRPHY_DTCR_DTDSTP_SET

#define DDRPHY_DTCR_DTDSTP_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTDSTP_SHIFT) & DDRPHY_DTCR_DTDSTP_MASK)

◆ DDRPHY_DTCR_DTDSTP_SHIFT

#define DDRPHY_DTCR_DTDSTP_SHIFT   (21U)

◆ DDRPHY_DTCR_DTEXD_GET

#define DDRPHY_DTCR_DTEXD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTEXD_MASK) >> DDRPHY_DTCR_DTEXD_SHIFT)

◆ DDRPHY_DTCR_DTEXD_MASK

#define DDRPHY_DTCR_DTEXD_MASK   (0x400000UL)

◆ DDRPHY_DTCR_DTEXD_SET

#define DDRPHY_DTCR_DTEXD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTEXD_SHIFT) & DDRPHY_DTCR_DTEXD_MASK)

◆ DDRPHY_DTCR_DTEXD_SHIFT

#define DDRPHY_DTCR_DTEXD_SHIFT   (22U)

◆ DDRPHY_DTCR_DTMPR_GET

#define DDRPHY_DTCR_DTMPR_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTMPR_MASK) >> DDRPHY_DTCR_DTMPR_SHIFT)

◆ DDRPHY_DTCR_DTMPR_MASK

#define DDRPHY_DTCR_DTMPR_MASK   (0x40U)

◆ DDRPHY_DTCR_DTMPR_SET

#define DDRPHY_DTCR_DTMPR_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTMPR_SHIFT) & DDRPHY_DTCR_DTMPR_MASK)

◆ DDRPHY_DTCR_DTMPR_SHIFT

#define DDRPHY_DTCR_DTMPR_SHIFT   (6U)

◆ DDRPHY_DTCR_DTRANK_GET

#define DDRPHY_DTCR_DTRANK_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTRANK_MASK) >> DDRPHY_DTCR_DTRANK_SHIFT)

◆ DDRPHY_DTCR_DTRANK_MASK

#define DDRPHY_DTCR_DTRANK_MASK   (0x30U)

◆ DDRPHY_DTCR_DTRANK_SET

#define DDRPHY_DTCR_DTRANK_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTRANK_SHIFT) & DDRPHY_DTCR_DTRANK_MASK)

◆ DDRPHY_DTCR_DTRANK_SHIFT

#define DDRPHY_DTCR_DTRANK_SHIFT   (4U)

◆ DDRPHY_DTCR_DTRPTN_GET

#define DDRPHY_DTCR_DTRPTN_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTRPTN_MASK) >> DDRPHY_DTCR_DTRPTN_SHIFT)

◆ DDRPHY_DTCR_DTRPTN_MASK

#define DDRPHY_DTCR_DTRPTN_MASK   (0xFU)

◆ DDRPHY_DTCR_DTRPTN_SET

#define DDRPHY_DTCR_DTRPTN_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTRPTN_SHIFT) & DDRPHY_DTCR_DTRPTN_MASK)

◆ DDRPHY_DTCR_DTRPTN_SHIFT

#define DDRPHY_DTCR_DTRPTN_SHIFT   (0U)

◆ DDRPHY_DTCR_DTWBDDM_GET

#define DDRPHY_DTCR_DTWBDDM_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTWBDDM_MASK) >> DDRPHY_DTCR_DTWBDDM_SHIFT)

◆ DDRPHY_DTCR_DTWBDDM_MASK

#define DDRPHY_DTCR_DTWBDDM_MASK   (0x1000U)

◆ DDRPHY_DTCR_DTWBDDM_SET

#define DDRPHY_DTCR_DTWBDDM_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTWBDDM_SHIFT) & DDRPHY_DTCR_DTWBDDM_MASK)

◆ DDRPHY_DTCR_DTWBDDM_SHIFT

#define DDRPHY_DTCR_DTWBDDM_SHIFT   (12U)

◆ DDRPHY_DTCR_DTWDQM_GET

#define DDRPHY_DTCR_DTWDQM_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTWDQM_MASK) >> DDRPHY_DTCR_DTWDQM_SHIFT)

◆ DDRPHY_DTCR_DTWDQM_MASK

#define DDRPHY_DTCR_DTWDQM_MASK   (0xF00U)

◆ DDRPHY_DTCR_DTWDQM_SET

#define DDRPHY_DTCR_DTWDQM_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTWDQM_SHIFT) & DDRPHY_DTCR_DTWDQM_MASK)

◆ DDRPHY_DTCR_DTWDQM_SHIFT

#define DDRPHY_DTCR_DTWDQM_SHIFT   (8U)

◆ DDRPHY_DTCR_DTWDQMO_GET

#define DDRPHY_DTCR_DTWDQMO_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_DTWDQMO_MASK) >> DDRPHY_DTCR_DTWDQMO_SHIFT)

◆ DDRPHY_DTCR_DTWDQMO_MASK

#define DDRPHY_DTCR_DTWDQMO_MASK   (0x4000U)

◆ DDRPHY_DTCR_DTWDQMO_SET

#define DDRPHY_DTCR_DTWDQMO_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_DTWDQMO_SHIFT) & DDRPHY_DTCR_DTWDQMO_MASK)

◆ DDRPHY_DTCR_DTWDQMO_SHIFT

#define DDRPHY_DTCR_DTWDQMO_SHIFT   (14U)

◆ DDRPHY_DTCR_RANKEN_GET

#define DDRPHY_DTCR_RANKEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_RANKEN_MASK) >> DDRPHY_DTCR_RANKEN_SHIFT)

◆ DDRPHY_DTCR_RANKEN_MASK

#define DDRPHY_DTCR_RANKEN_MASK   (0xF000000UL)

◆ DDRPHY_DTCR_RANKEN_SET

#define DDRPHY_DTCR_RANKEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_RANKEN_SHIFT) & DDRPHY_DTCR_RANKEN_MASK)

◆ DDRPHY_DTCR_RANKEN_SHIFT

#define DDRPHY_DTCR_RANKEN_SHIFT   (24U)

◆ DDRPHY_DTCR_RFSHDT_GET

#define DDRPHY_DTCR_RFSHDT_GET (   x)    (((uint32_t)(x) & DDRPHY_DTCR_RFSHDT_MASK) >> DDRPHY_DTCR_RFSHDT_SHIFT)

◆ DDRPHY_DTCR_RFSHDT_MASK

#define DDRPHY_DTCR_RFSHDT_MASK   (0xF0000000UL)

◆ DDRPHY_DTCR_RFSHDT_SET

#define DDRPHY_DTCR_RFSHDT_SET (   x)    (((uint32_t)(x) << DDRPHY_DTCR_RFSHDT_SHIFT) & DDRPHY_DTCR_RFSHDT_MASK)

◆ DDRPHY_DTCR_RFSHDT_SHIFT

#define DDRPHY_DTCR_RFSHDT_SHIFT   (28U)

◆ DDRPHY_DTDR0_DTBYTE0_GET

#define DDRPHY_DTDR0_DTBYTE0_GET (   x)    (((uint32_t)(x) & DDRPHY_DTDR0_DTBYTE0_MASK) >> DDRPHY_DTDR0_DTBYTE0_SHIFT)

◆ DDRPHY_DTDR0_DTBYTE0_MASK

#define DDRPHY_DTDR0_DTBYTE0_MASK   (0xFFU)

◆ DDRPHY_DTDR0_DTBYTE0_SET

#define DDRPHY_DTDR0_DTBYTE0_SET (   x)    (((uint32_t)(x) << DDRPHY_DTDR0_DTBYTE0_SHIFT) & DDRPHY_DTDR0_DTBYTE0_MASK)

◆ DDRPHY_DTDR0_DTBYTE0_SHIFT

#define DDRPHY_DTDR0_DTBYTE0_SHIFT   (0U)

◆ DDRPHY_DTDR0_DTBYTE1_GET

#define DDRPHY_DTDR0_DTBYTE1_GET (   x)    (((uint32_t)(x) & DDRPHY_DTDR0_DTBYTE1_MASK) >> DDRPHY_DTDR0_DTBYTE1_SHIFT)

◆ DDRPHY_DTDR0_DTBYTE1_MASK

#define DDRPHY_DTDR0_DTBYTE1_MASK   (0xFF00U)

◆ DDRPHY_DTDR0_DTBYTE1_SET

#define DDRPHY_DTDR0_DTBYTE1_SET (   x)    (((uint32_t)(x) << DDRPHY_DTDR0_DTBYTE1_SHIFT) & DDRPHY_DTDR0_DTBYTE1_MASK)

◆ DDRPHY_DTDR0_DTBYTE1_SHIFT

#define DDRPHY_DTDR0_DTBYTE1_SHIFT   (8U)

◆ DDRPHY_DTDR0_DTBYTE2_GET

#define DDRPHY_DTDR0_DTBYTE2_GET (   x)    (((uint32_t)(x) & DDRPHY_DTDR0_DTBYTE2_MASK) >> DDRPHY_DTDR0_DTBYTE2_SHIFT)

◆ DDRPHY_DTDR0_DTBYTE2_MASK

#define DDRPHY_DTDR0_DTBYTE2_MASK   (0xFF0000UL)

◆ DDRPHY_DTDR0_DTBYTE2_SET

#define DDRPHY_DTDR0_DTBYTE2_SET (   x)    (((uint32_t)(x) << DDRPHY_DTDR0_DTBYTE2_SHIFT) & DDRPHY_DTDR0_DTBYTE2_MASK)

◆ DDRPHY_DTDR0_DTBYTE2_SHIFT

#define DDRPHY_DTDR0_DTBYTE2_SHIFT   (16U)

◆ DDRPHY_DTDR0_DTBYTE3_GET

#define DDRPHY_DTDR0_DTBYTE3_GET (   x)    (((uint32_t)(x) & DDRPHY_DTDR0_DTBYTE3_MASK) >> DDRPHY_DTDR0_DTBYTE3_SHIFT)

◆ DDRPHY_DTDR0_DTBYTE3_MASK

#define DDRPHY_DTDR0_DTBYTE3_MASK   (0xFF000000UL)

◆ DDRPHY_DTDR0_DTBYTE3_SET

#define DDRPHY_DTDR0_DTBYTE3_SET (   x)    (((uint32_t)(x) << DDRPHY_DTDR0_DTBYTE3_SHIFT) & DDRPHY_DTDR0_DTBYTE3_MASK)

◆ DDRPHY_DTDR0_DTBYTE3_SHIFT

#define DDRPHY_DTDR0_DTBYTE3_SHIFT   (24U)

◆ DDRPHY_DTDR1_DTBYTE4_GET

#define DDRPHY_DTDR1_DTBYTE4_GET (   x)    (((uint32_t)(x) & DDRPHY_DTDR1_DTBYTE4_MASK) >> DDRPHY_DTDR1_DTBYTE4_SHIFT)

◆ DDRPHY_DTDR1_DTBYTE4_MASK

#define DDRPHY_DTDR1_DTBYTE4_MASK   (0xFFU)

◆ DDRPHY_DTDR1_DTBYTE4_SET

#define DDRPHY_DTDR1_DTBYTE4_SET (   x)    (((uint32_t)(x) << DDRPHY_DTDR1_DTBYTE4_SHIFT) & DDRPHY_DTDR1_DTBYTE4_MASK)

◆ DDRPHY_DTDR1_DTBYTE4_SHIFT

#define DDRPHY_DTDR1_DTBYTE4_SHIFT   (0U)

◆ DDRPHY_DTDR1_DTBYTE5_GET

#define DDRPHY_DTDR1_DTBYTE5_GET (   x)    (((uint32_t)(x) & DDRPHY_DTDR1_DTBYTE5_MASK) >> DDRPHY_DTDR1_DTBYTE5_SHIFT)

◆ DDRPHY_DTDR1_DTBYTE5_MASK

#define DDRPHY_DTDR1_DTBYTE5_MASK   (0xFF00U)

◆ DDRPHY_DTDR1_DTBYTE5_SET

#define DDRPHY_DTDR1_DTBYTE5_SET (   x)    (((uint32_t)(x) << DDRPHY_DTDR1_DTBYTE5_SHIFT) & DDRPHY_DTDR1_DTBYTE5_MASK)

◆ DDRPHY_DTDR1_DTBYTE5_SHIFT

#define DDRPHY_DTDR1_DTBYTE5_SHIFT   (8U)

◆ DDRPHY_DTDR1_DTBYTE6_GET

#define DDRPHY_DTDR1_DTBYTE6_GET (   x)    (((uint32_t)(x) & DDRPHY_DTDR1_DTBYTE6_MASK) >> DDRPHY_DTDR1_DTBYTE6_SHIFT)

◆ DDRPHY_DTDR1_DTBYTE6_MASK

#define DDRPHY_DTDR1_DTBYTE6_MASK   (0xFF0000UL)

◆ DDRPHY_DTDR1_DTBYTE6_SET

#define DDRPHY_DTDR1_DTBYTE6_SET (   x)    (((uint32_t)(x) << DDRPHY_DTDR1_DTBYTE6_SHIFT) & DDRPHY_DTDR1_DTBYTE6_MASK)

◆ DDRPHY_DTDR1_DTBYTE6_SHIFT

#define DDRPHY_DTDR1_DTBYTE6_SHIFT   (16U)

◆ DDRPHY_DTDR1_DTBYTE7_GET

#define DDRPHY_DTDR1_DTBYTE7_GET (   x)    (((uint32_t)(x) & DDRPHY_DTDR1_DTBYTE7_MASK) >> DDRPHY_DTDR1_DTBYTE7_SHIFT)

◆ DDRPHY_DTDR1_DTBYTE7_MASK

#define DDRPHY_DTDR1_DTBYTE7_MASK   (0xFF000000UL)

◆ DDRPHY_DTDR1_DTBYTE7_SET

#define DDRPHY_DTDR1_DTBYTE7_SET (   x)    (((uint32_t)(x) << DDRPHY_DTDR1_DTBYTE7_SHIFT) & DDRPHY_DTDR1_DTBYTE7_MASK)

◆ DDRPHY_DTDR1_DTBYTE7_SHIFT

#define DDRPHY_DTDR1_DTBYTE7_SHIFT   (24U)

◆ DDRPHY_DTEDR0_DTWBMN_GET

#define DDRPHY_DTEDR0_DTWBMN_GET (   x)    (((uint32_t)(x) & DDRPHY_DTEDR0_DTWBMN_MASK) >> DDRPHY_DTEDR0_DTWBMN_SHIFT)

◆ DDRPHY_DTEDR0_DTWBMN_MASK

#define DDRPHY_DTEDR0_DTWBMN_MASK   (0xFF0000UL)

◆ DDRPHY_DTEDR0_DTWBMN_SHIFT

#define DDRPHY_DTEDR0_DTWBMN_SHIFT   (16U)

◆ DDRPHY_DTEDR0_DTWBMX_GET

#define DDRPHY_DTEDR0_DTWBMX_GET (   x)    (((uint32_t)(x) & DDRPHY_DTEDR0_DTWBMX_MASK) >> DDRPHY_DTEDR0_DTWBMX_SHIFT)

◆ DDRPHY_DTEDR0_DTWBMX_MASK

#define DDRPHY_DTEDR0_DTWBMX_MASK   (0xFF000000UL)

◆ DDRPHY_DTEDR0_DTWBMX_SHIFT

#define DDRPHY_DTEDR0_DTWBMX_SHIFT   (24U)

◆ DDRPHY_DTEDR0_DTWLMN_GET

#define DDRPHY_DTEDR0_DTWLMN_GET (   x)    (((uint32_t)(x) & DDRPHY_DTEDR0_DTWLMN_MASK) >> DDRPHY_DTEDR0_DTWLMN_SHIFT)

◆ DDRPHY_DTEDR0_DTWLMN_MASK

#define DDRPHY_DTEDR0_DTWLMN_MASK   (0xFFU)

◆ DDRPHY_DTEDR0_DTWLMN_SHIFT

#define DDRPHY_DTEDR0_DTWLMN_SHIFT   (0U)

◆ DDRPHY_DTEDR0_DTWLMX_GET

#define DDRPHY_DTEDR0_DTWLMX_GET (   x)    (((uint32_t)(x) & DDRPHY_DTEDR0_DTWLMX_MASK) >> DDRPHY_DTEDR0_DTWLMX_SHIFT)

◆ DDRPHY_DTEDR0_DTWLMX_MASK

#define DDRPHY_DTEDR0_DTWLMX_MASK   (0xFF00U)

◆ DDRPHY_DTEDR0_DTWLMX_SHIFT

#define DDRPHY_DTEDR0_DTWLMX_SHIFT   (8U)

◆ DDRPHY_DTEDR1_DTRBMN_GET

#define DDRPHY_DTEDR1_DTRBMN_GET (   x)    (((uint32_t)(x) & DDRPHY_DTEDR1_DTRBMN_MASK) >> DDRPHY_DTEDR1_DTRBMN_SHIFT)

◆ DDRPHY_DTEDR1_DTRBMN_MASK

#define DDRPHY_DTEDR1_DTRBMN_MASK   (0xFF0000UL)

◆ DDRPHY_DTEDR1_DTRBMN_SHIFT

#define DDRPHY_DTEDR1_DTRBMN_SHIFT   (16U)

◆ DDRPHY_DTEDR1_DTRBMX_GET

#define DDRPHY_DTEDR1_DTRBMX_GET (   x)    (((uint32_t)(x) & DDRPHY_DTEDR1_DTRBMX_MASK) >> DDRPHY_DTEDR1_DTRBMX_SHIFT)

◆ DDRPHY_DTEDR1_DTRBMX_MASK

#define DDRPHY_DTEDR1_DTRBMX_MASK   (0xFF000000UL)

◆ DDRPHY_DTEDR1_DTRBMX_SHIFT

#define DDRPHY_DTEDR1_DTRBMX_SHIFT   (24U)

◆ DDRPHY_DTEDR1_DTRLMN_GET

#define DDRPHY_DTEDR1_DTRLMN_GET (   x)    (((uint32_t)(x) & DDRPHY_DTEDR1_DTRLMN_MASK) >> DDRPHY_DTEDR1_DTRLMN_SHIFT)

◆ DDRPHY_DTEDR1_DTRLMN_MASK

#define DDRPHY_DTEDR1_DTRLMN_MASK   (0xFFU)

◆ DDRPHY_DTEDR1_DTRLMN_SHIFT

#define DDRPHY_DTEDR1_DTRLMN_SHIFT   (0U)

◆ DDRPHY_DTEDR1_DTRLMX_GET

#define DDRPHY_DTEDR1_DTRLMX_GET (   x)    (((uint32_t)(x) & DDRPHY_DTEDR1_DTRLMX_MASK) >> DDRPHY_DTEDR1_DTRLMX_SHIFT)

◆ DDRPHY_DTEDR1_DTRLMX_MASK

#define DDRPHY_DTEDR1_DTRLMX_MASK   (0xFF00U)

◆ DDRPHY_DTEDR1_DTRLMX_SHIFT

#define DDRPHY_DTEDR1_DTRLMX_SHIFT   (8U)

◆ DDRPHY_DTPR0_TRAS_GET

#define DDRPHY_DTPR0_TRAS_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR0_TRAS_MASK) >> DDRPHY_DTPR0_TRAS_SHIFT)

◆ DDRPHY_DTPR0_TRAS_MASK

#define DDRPHY_DTPR0_TRAS_MASK   (0x3F0000UL)

◆ DDRPHY_DTPR0_TRAS_SET

#define DDRPHY_DTPR0_TRAS_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR0_TRAS_SHIFT) & DDRPHY_DTPR0_TRAS_MASK)

◆ DDRPHY_DTPR0_TRAS_SHIFT

#define DDRPHY_DTPR0_TRAS_SHIFT   (16U)

◆ DDRPHY_DTPR0_TRC_GET

#define DDRPHY_DTPR0_TRC_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR0_TRC_MASK) >> DDRPHY_DTPR0_TRC_SHIFT)

◆ DDRPHY_DTPR0_TRC_MASK

#define DDRPHY_DTPR0_TRC_MASK   (0xFC000000UL)

◆ DDRPHY_DTPR0_TRC_SET

#define DDRPHY_DTPR0_TRC_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR0_TRC_SHIFT) & DDRPHY_DTPR0_TRC_MASK)

◆ DDRPHY_DTPR0_TRC_SHIFT

#define DDRPHY_DTPR0_TRC_SHIFT   (26U)

◆ DDRPHY_DTPR0_TRCD_GET

#define DDRPHY_DTPR0_TRCD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR0_TRCD_MASK) >> DDRPHY_DTPR0_TRCD_SHIFT)

◆ DDRPHY_DTPR0_TRCD_MASK

#define DDRPHY_DTPR0_TRCD_MASK   (0xF000U)

◆ DDRPHY_DTPR0_TRCD_SET

#define DDRPHY_DTPR0_TRCD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR0_TRCD_SHIFT) & DDRPHY_DTPR0_TRCD_MASK)

◆ DDRPHY_DTPR0_TRCD_SHIFT

#define DDRPHY_DTPR0_TRCD_SHIFT   (12U)

◆ DDRPHY_DTPR0_TRP_GET

#define DDRPHY_DTPR0_TRP_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR0_TRP_MASK) >> DDRPHY_DTPR0_TRP_SHIFT)

◆ DDRPHY_DTPR0_TRP_MASK

#define DDRPHY_DTPR0_TRP_MASK   (0xF00U)

◆ DDRPHY_DTPR0_TRP_SET

#define DDRPHY_DTPR0_TRP_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR0_TRP_SHIFT) & DDRPHY_DTPR0_TRP_MASK)

◆ DDRPHY_DTPR0_TRP_SHIFT

#define DDRPHY_DTPR0_TRP_SHIFT   (8U)

◆ DDRPHY_DTPR0_TRRD_GET

#define DDRPHY_DTPR0_TRRD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR0_TRRD_MASK) >> DDRPHY_DTPR0_TRRD_SHIFT)

◆ DDRPHY_DTPR0_TRRD_MASK

#define DDRPHY_DTPR0_TRRD_MASK   (0x3C00000UL)

◆ DDRPHY_DTPR0_TRRD_SET

#define DDRPHY_DTPR0_TRRD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR0_TRRD_SHIFT) & DDRPHY_DTPR0_TRRD_MASK)

◆ DDRPHY_DTPR0_TRRD_SHIFT

#define DDRPHY_DTPR0_TRRD_SHIFT   (22U)

◆ DDRPHY_DTPR0_TRTP_GET

#define DDRPHY_DTPR0_TRTP_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR0_TRTP_MASK) >> DDRPHY_DTPR0_TRTP_SHIFT)

◆ DDRPHY_DTPR0_TRTP_MASK

#define DDRPHY_DTPR0_TRTP_MASK   (0xFU)

◆ DDRPHY_DTPR0_TRTP_SET

#define DDRPHY_DTPR0_TRTP_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR0_TRTP_SHIFT) & DDRPHY_DTPR0_TRTP_MASK)

◆ DDRPHY_DTPR0_TRTP_SHIFT

#define DDRPHY_DTPR0_TRTP_SHIFT   (0U)

◆ DDRPHY_DTPR0_TWTR_GET

#define DDRPHY_DTPR0_TWTR_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR0_TWTR_MASK) >> DDRPHY_DTPR0_TWTR_SHIFT)

◆ DDRPHY_DTPR0_TWTR_MASK

#define DDRPHY_DTPR0_TWTR_MASK   (0xF0U)

◆ DDRPHY_DTPR0_TWTR_SET

#define DDRPHY_DTPR0_TWTR_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR0_TWTR_SHIFT) & DDRPHY_DTPR0_TWTR_MASK)

◆ DDRPHY_DTPR0_TWTR_SHIFT

#define DDRPHY_DTPR0_TWTR_SHIFT   (4U)

◆ DDRPHY_DTPR1_TAOND_TAOFD_GET

#define DDRPHY_DTPR1_TAOND_TAOFD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR1_TAOND_TAOFD_MASK) >> DDRPHY_DTPR1_TAOND_TAOFD_SHIFT)

◆ DDRPHY_DTPR1_TAOND_TAOFD_MASK

#define DDRPHY_DTPR1_TAOND_TAOFD_MASK   (0xC0000000UL)

◆ DDRPHY_DTPR1_TAOND_TAOFD_SET

#define DDRPHY_DTPR1_TAOND_TAOFD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR1_TAOND_TAOFD_SHIFT) & DDRPHY_DTPR1_TAOND_TAOFD_MASK)

◆ DDRPHY_DTPR1_TAOND_TAOFD_SHIFT

#define DDRPHY_DTPR1_TAOND_TAOFD_SHIFT   (30U)

◆ DDRPHY_DTPR1_TFAW_GET

#define DDRPHY_DTPR1_TFAW_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR1_TFAW_MASK) >> DDRPHY_DTPR1_TFAW_SHIFT)

◆ DDRPHY_DTPR1_TFAW_MASK

#define DDRPHY_DTPR1_TFAW_MASK   (0x7E0U)

◆ DDRPHY_DTPR1_TFAW_SET

#define DDRPHY_DTPR1_TFAW_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR1_TFAW_SHIFT) & DDRPHY_DTPR1_TFAW_MASK)

◆ DDRPHY_DTPR1_TFAW_SHIFT

#define DDRPHY_DTPR1_TFAW_SHIFT   (5U)

◆ DDRPHY_DTPR1_TMOD_GET

#define DDRPHY_DTPR1_TMOD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR1_TMOD_MASK) >> DDRPHY_DTPR1_TMOD_SHIFT)

◆ DDRPHY_DTPR1_TMOD_MASK

#define DDRPHY_DTPR1_TMOD_MASK   (0x1CU)

◆ DDRPHY_DTPR1_TMOD_SET

#define DDRPHY_DTPR1_TMOD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR1_TMOD_SHIFT) & DDRPHY_DTPR1_TMOD_MASK)

◆ DDRPHY_DTPR1_TMOD_SHIFT

#define DDRPHY_DTPR1_TMOD_SHIFT   (2U)

◆ DDRPHY_DTPR1_TMRD_GET

#define DDRPHY_DTPR1_TMRD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR1_TMRD_MASK) >> DDRPHY_DTPR1_TMRD_SHIFT)

◆ DDRPHY_DTPR1_TMRD_MASK

#define DDRPHY_DTPR1_TMRD_MASK   (0x3U)

◆ DDRPHY_DTPR1_TMRD_SET

#define DDRPHY_DTPR1_TMRD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR1_TMRD_SHIFT) & DDRPHY_DTPR1_TMRD_MASK)

◆ DDRPHY_DTPR1_TMRD_SHIFT

#define DDRPHY_DTPR1_TMRD_SHIFT   (0U)

◆ DDRPHY_DTPR1_TRFC_GET

#define DDRPHY_DTPR1_TRFC_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR1_TRFC_MASK) >> DDRPHY_DTPR1_TRFC_SHIFT)

◆ DDRPHY_DTPR1_TRFC_MASK

#define DDRPHY_DTPR1_TRFC_MASK   (0xFF800UL)

◆ DDRPHY_DTPR1_TRFC_SET

#define DDRPHY_DTPR1_TRFC_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR1_TRFC_SHIFT) & DDRPHY_DTPR1_TRFC_MASK)

◆ DDRPHY_DTPR1_TRFC_SHIFT

#define DDRPHY_DTPR1_TRFC_SHIFT   (11U)

◆ DDRPHY_DTPR1_TWLMRD_GET

#define DDRPHY_DTPR1_TWLMRD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR1_TWLMRD_MASK) >> DDRPHY_DTPR1_TWLMRD_SHIFT)

◆ DDRPHY_DTPR1_TWLMRD_MASK

#define DDRPHY_DTPR1_TWLMRD_MASK   (0x3F00000UL)

◆ DDRPHY_DTPR1_TWLMRD_SET

#define DDRPHY_DTPR1_TWLMRD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR1_TWLMRD_SHIFT) & DDRPHY_DTPR1_TWLMRD_MASK)

◆ DDRPHY_DTPR1_TWLMRD_SHIFT

#define DDRPHY_DTPR1_TWLMRD_SHIFT   (20U)

◆ DDRPHY_DTPR1_TWLO_GET

#define DDRPHY_DTPR1_TWLO_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR1_TWLO_MASK) >> DDRPHY_DTPR1_TWLO_SHIFT)

◆ DDRPHY_DTPR1_TWLO_MASK

#define DDRPHY_DTPR1_TWLO_MASK   (0x3C000000UL)

◆ DDRPHY_DTPR1_TWLO_SET

#define DDRPHY_DTPR1_TWLO_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR1_TWLO_SHIFT) & DDRPHY_DTPR1_TWLO_MASK)

◆ DDRPHY_DTPR1_TWLO_SHIFT

#define DDRPHY_DTPR1_TWLO_SHIFT   (26U)

◆ DDRPHY_DTPR2_TCCD_GET

#define DDRPHY_DTPR2_TCCD_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR2_TCCD_MASK) >> DDRPHY_DTPR2_TCCD_SHIFT)

◆ DDRPHY_DTPR2_TCCD_MASK

#define DDRPHY_DTPR2_TCCD_MASK   (0x80000000UL)

◆ DDRPHY_DTPR2_TCCD_SET

#define DDRPHY_DTPR2_TCCD_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR2_TCCD_SHIFT) & DDRPHY_DTPR2_TCCD_MASK)

◆ DDRPHY_DTPR2_TCCD_SHIFT

#define DDRPHY_DTPR2_TCCD_SHIFT   (31U)

◆ DDRPHY_DTPR2_TCKE_GET

#define DDRPHY_DTPR2_TCKE_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR2_TCKE_MASK) >> DDRPHY_DTPR2_TCKE_SHIFT)

◆ DDRPHY_DTPR2_TCKE_MASK

#define DDRPHY_DTPR2_TCKE_MASK   (0x78000UL)

◆ DDRPHY_DTPR2_TCKE_SET

#define DDRPHY_DTPR2_TCKE_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR2_TCKE_SHIFT) & DDRPHY_DTPR2_TCKE_MASK)

◆ DDRPHY_DTPR2_TCKE_SHIFT

#define DDRPHY_DTPR2_TCKE_SHIFT   (15U)

◆ DDRPHY_DTPR2_TDLLK_GET

#define DDRPHY_DTPR2_TDLLK_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR2_TDLLK_MASK) >> DDRPHY_DTPR2_TDLLK_SHIFT)

◆ DDRPHY_DTPR2_TDLLK_MASK

#define DDRPHY_DTPR2_TDLLK_MASK   (0x1FF80000UL)

◆ DDRPHY_DTPR2_TDLLK_SET

#define DDRPHY_DTPR2_TDLLK_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR2_TDLLK_SHIFT) & DDRPHY_DTPR2_TDLLK_MASK)

◆ DDRPHY_DTPR2_TDLLK_SHIFT

#define DDRPHY_DTPR2_TDLLK_SHIFT   (19U)

◆ DDRPHY_DTPR2_TRTODT_GET

#define DDRPHY_DTPR2_TRTODT_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR2_TRTODT_MASK) >> DDRPHY_DTPR2_TRTODT_SHIFT)

◆ DDRPHY_DTPR2_TRTODT_MASK

#define DDRPHY_DTPR2_TRTODT_MASK   (0x20000000UL)

◆ DDRPHY_DTPR2_TRTODT_SET

#define DDRPHY_DTPR2_TRTODT_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR2_TRTODT_SHIFT) & DDRPHY_DTPR2_TRTODT_MASK)

◆ DDRPHY_DTPR2_TRTODT_SHIFT

#define DDRPHY_DTPR2_TRTODT_SHIFT   (29U)

◆ DDRPHY_DTPR2_TRTW_GET

#define DDRPHY_DTPR2_TRTW_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR2_TRTW_MASK) >> DDRPHY_DTPR2_TRTW_SHIFT)

◆ DDRPHY_DTPR2_TRTW_MASK

#define DDRPHY_DTPR2_TRTW_MASK   (0x40000000UL)

◆ DDRPHY_DTPR2_TRTW_SET

#define DDRPHY_DTPR2_TRTW_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR2_TRTW_SHIFT) & DDRPHY_DTPR2_TRTW_MASK)

◆ DDRPHY_DTPR2_TRTW_SHIFT

#define DDRPHY_DTPR2_TRTW_SHIFT   (30U)

◆ DDRPHY_DTPR2_TXP_GET

#define DDRPHY_DTPR2_TXP_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR2_TXP_MASK) >> DDRPHY_DTPR2_TXP_SHIFT)

◆ DDRPHY_DTPR2_TXP_MASK

#define DDRPHY_DTPR2_TXP_MASK   (0x7C00U)

◆ DDRPHY_DTPR2_TXP_SET

#define DDRPHY_DTPR2_TXP_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR2_TXP_SHIFT) & DDRPHY_DTPR2_TXP_MASK)

◆ DDRPHY_DTPR2_TXP_SHIFT

#define DDRPHY_DTPR2_TXP_SHIFT   (10U)

◆ DDRPHY_DTPR2_TXS_GET

#define DDRPHY_DTPR2_TXS_GET (   x)    (((uint32_t)(x) & DDRPHY_DTPR2_TXS_MASK) >> DDRPHY_DTPR2_TXS_SHIFT)

◆ DDRPHY_DTPR2_TXS_MASK

#define DDRPHY_DTPR2_TXS_MASK   (0x3FFU)

◆ DDRPHY_DTPR2_TXS_SET

#define DDRPHY_DTPR2_TXS_SET (   x)    (((uint32_t)(x) << DDRPHY_DTPR2_TXS_SHIFT) & DDRPHY_DTPR2_TXS_MASK)

◆ DDRPHY_DTPR2_TXS_SHIFT

#define DDRPHY_DTPR2_TXS_SHIFT   (0U)

◆ DDRPHY_DX_0

#define DDRPHY_DX_0   (0UL)

◆ DDRPHY_DX_1

#define DDRPHY_DX_1   (1UL)

◆ DDRPHY_DX_2

#define DDRPHY_DX_2   (2UL)

◆ DDRPHY_DX_3

#define DDRPHY_DX_3   (3UL)

◆ DDRPHY_DX_4

#define DDRPHY_DX_4   (4UL)

◆ DDRPHY_DX_5

#define DDRPHY_DX_5   (5UL)

◆ DDRPHY_DX_6

#define DDRPHY_DX_6   (6UL)

◆ DDRPHY_DX_7

#define DDRPHY_DX_7   (7UL)

◆ DDRPHY_DX_8

#define DDRPHY_DX_8   (8UL)

◆ DDRPHY_DX_BDLR0_DQ0WBD_GET

#define DDRPHY_DX_BDLR0_DQ0WBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ0WBD_MASK) >> DDRPHY_DX_BDLR0_DQ0WBD_SHIFT)

◆ DDRPHY_DX_BDLR0_DQ0WBD_MASK

#define DDRPHY_DX_BDLR0_DQ0WBD_MASK   (0x3FU)

◆ DDRPHY_DX_BDLR0_DQ0WBD_SET

#define DDRPHY_DX_BDLR0_DQ0WBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ0WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ0WBD_MASK)

◆ DDRPHY_DX_BDLR0_DQ0WBD_SHIFT

#define DDRPHY_DX_BDLR0_DQ0WBD_SHIFT   (0U)

◆ DDRPHY_DX_BDLR0_DQ1WBD_GET

#define DDRPHY_DX_BDLR0_DQ1WBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ1WBD_MASK) >> DDRPHY_DX_BDLR0_DQ1WBD_SHIFT)

◆ DDRPHY_DX_BDLR0_DQ1WBD_MASK

#define DDRPHY_DX_BDLR0_DQ1WBD_MASK   (0xFC0U)

◆ DDRPHY_DX_BDLR0_DQ1WBD_SET

#define DDRPHY_DX_BDLR0_DQ1WBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ1WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ1WBD_MASK)

◆ DDRPHY_DX_BDLR0_DQ1WBD_SHIFT

#define DDRPHY_DX_BDLR0_DQ1WBD_SHIFT   (6U)

◆ DDRPHY_DX_BDLR0_DQ2WBD_GET

#define DDRPHY_DX_BDLR0_DQ2WBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ2WBD_MASK) >> DDRPHY_DX_BDLR0_DQ2WBD_SHIFT)

◆ DDRPHY_DX_BDLR0_DQ2WBD_MASK

#define DDRPHY_DX_BDLR0_DQ2WBD_MASK   (0x3F000UL)

◆ DDRPHY_DX_BDLR0_DQ2WBD_SET

#define DDRPHY_DX_BDLR0_DQ2WBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ2WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ2WBD_MASK)

◆ DDRPHY_DX_BDLR0_DQ2WBD_SHIFT

#define DDRPHY_DX_BDLR0_DQ2WBD_SHIFT   (12U)

◆ DDRPHY_DX_BDLR0_DQ3WBD_GET

#define DDRPHY_DX_BDLR0_DQ3WBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ3WBD_MASK) >> DDRPHY_DX_BDLR0_DQ3WBD_SHIFT)

◆ DDRPHY_DX_BDLR0_DQ3WBD_MASK

#define DDRPHY_DX_BDLR0_DQ3WBD_MASK   (0xFC0000UL)

◆ DDRPHY_DX_BDLR0_DQ3WBD_SET

#define DDRPHY_DX_BDLR0_DQ3WBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ3WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ3WBD_MASK)

◆ DDRPHY_DX_BDLR0_DQ3WBD_SHIFT

#define DDRPHY_DX_BDLR0_DQ3WBD_SHIFT   (18U)

◆ DDRPHY_DX_BDLR0_DQ4WBD_GET

#define DDRPHY_DX_BDLR0_DQ4WBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR0_DQ4WBD_MASK) >> DDRPHY_DX_BDLR0_DQ4WBD_SHIFT)

◆ DDRPHY_DX_BDLR0_DQ4WBD_MASK

#define DDRPHY_DX_BDLR0_DQ4WBD_MASK   (0x3F000000UL)

◆ DDRPHY_DX_BDLR0_DQ4WBD_SET

#define DDRPHY_DX_BDLR0_DQ4WBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR0_DQ4WBD_SHIFT) & DDRPHY_DX_BDLR0_DQ4WBD_MASK)

◆ DDRPHY_DX_BDLR0_DQ4WBD_SHIFT

#define DDRPHY_DX_BDLR0_DQ4WBD_SHIFT   (24U)

◆ DDRPHY_DX_BDLR1_DMWBD_GET

#define DDRPHY_DX_BDLR1_DMWBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR1_DMWBD_MASK) >> DDRPHY_DX_BDLR1_DMWBD_SHIFT)

◆ DDRPHY_DX_BDLR1_DMWBD_MASK

#define DDRPHY_DX_BDLR1_DMWBD_MASK   (0xFC0000UL)

◆ DDRPHY_DX_BDLR1_DMWBD_SET

#define DDRPHY_DX_BDLR1_DMWBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR1_DMWBD_SHIFT) & DDRPHY_DX_BDLR1_DMWBD_MASK)

◆ DDRPHY_DX_BDLR1_DMWBD_SHIFT

#define DDRPHY_DX_BDLR1_DMWBD_SHIFT   (18U)

◆ DDRPHY_DX_BDLR1_DQ5WBD_GET

#define DDRPHY_DX_BDLR1_DQ5WBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR1_DQ5WBD_MASK) >> DDRPHY_DX_BDLR1_DQ5WBD_SHIFT)

◆ DDRPHY_DX_BDLR1_DQ5WBD_MASK

#define DDRPHY_DX_BDLR1_DQ5WBD_MASK   (0x3FU)

◆ DDRPHY_DX_BDLR1_DQ5WBD_SET

#define DDRPHY_DX_BDLR1_DQ5WBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR1_DQ5WBD_SHIFT) & DDRPHY_DX_BDLR1_DQ5WBD_MASK)

◆ DDRPHY_DX_BDLR1_DQ5WBD_SHIFT

#define DDRPHY_DX_BDLR1_DQ5WBD_SHIFT   (0U)

◆ DDRPHY_DX_BDLR1_DQ6WBD_GET

#define DDRPHY_DX_BDLR1_DQ6WBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR1_DQ6WBD_MASK) >> DDRPHY_DX_BDLR1_DQ6WBD_SHIFT)

◆ DDRPHY_DX_BDLR1_DQ6WBD_MASK

#define DDRPHY_DX_BDLR1_DQ6WBD_MASK   (0xFC0U)

◆ DDRPHY_DX_BDLR1_DQ6WBD_SET

#define DDRPHY_DX_BDLR1_DQ6WBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR1_DQ6WBD_SHIFT) & DDRPHY_DX_BDLR1_DQ6WBD_MASK)

◆ DDRPHY_DX_BDLR1_DQ6WBD_SHIFT

#define DDRPHY_DX_BDLR1_DQ6WBD_SHIFT   (6U)

◆ DDRPHY_DX_BDLR1_DQ7WBD_GET

#define DDRPHY_DX_BDLR1_DQ7WBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR1_DQ7WBD_MASK) >> DDRPHY_DX_BDLR1_DQ7WBD_SHIFT)

◆ DDRPHY_DX_BDLR1_DQ7WBD_MASK

#define DDRPHY_DX_BDLR1_DQ7WBD_MASK   (0x3F000UL)

◆ DDRPHY_DX_BDLR1_DQ7WBD_SET

#define DDRPHY_DX_BDLR1_DQ7WBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR1_DQ7WBD_SHIFT) & DDRPHY_DX_BDLR1_DQ7WBD_MASK)

◆ DDRPHY_DX_BDLR1_DQ7WBD_SHIFT

#define DDRPHY_DX_BDLR1_DQ7WBD_SHIFT   (12U)

◆ DDRPHY_DX_BDLR1_DSWBD_GET

#define DDRPHY_DX_BDLR1_DSWBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR1_DSWBD_MASK) >> DDRPHY_DX_BDLR1_DSWBD_SHIFT)

◆ DDRPHY_DX_BDLR1_DSWBD_MASK

#define DDRPHY_DX_BDLR1_DSWBD_MASK   (0x3F000000UL)

◆ DDRPHY_DX_BDLR1_DSWBD_SET

#define DDRPHY_DX_BDLR1_DSWBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR1_DSWBD_SHIFT) & DDRPHY_DX_BDLR1_DSWBD_MASK)

◆ DDRPHY_DX_BDLR1_DSWBD_SHIFT

#define DDRPHY_DX_BDLR1_DSWBD_SHIFT   (24U)

◆ DDRPHY_DX_BDLR2_DQOEBD_GET

#define DDRPHY_DX_BDLR2_DQOEBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR2_DQOEBD_MASK) >> DDRPHY_DX_BDLR2_DQOEBD_SHIFT)

◆ DDRPHY_DX_BDLR2_DQOEBD_MASK

#define DDRPHY_DX_BDLR2_DQOEBD_MASK   (0xFC0U)

◆ DDRPHY_DX_BDLR2_DQOEBD_SET

#define DDRPHY_DX_BDLR2_DQOEBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR2_DQOEBD_SHIFT) & DDRPHY_DX_BDLR2_DQOEBD_MASK)

◆ DDRPHY_DX_BDLR2_DQOEBD_SHIFT

#define DDRPHY_DX_BDLR2_DQOEBD_SHIFT   (6U)

◆ DDRPHY_DX_BDLR2_DSNRBD_GET

#define DDRPHY_DX_BDLR2_DSNRBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR2_DSNRBD_MASK) >> DDRPHY_DX_BDLR2_DSNRBD_SHIFT)

◆ DDRPHY_DX_BDLR2_DSNRBD_MASK

#define DDRPHY_DX_BDLR2_DSNRBD_MASK   (0xFC0000UL)

◆ DDRPHY_DX_BDLR2_DSNRBD_SET

#define DDRPHY_DX_BDLR2_DSNRBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR2_DSNRBD_SHIFT) & DDRPHY_DX_BDLR2_DSNRBD_MASK)

◆ DDRPHY_DX_BDLR2_DSNRBD_SHIFT

#define DDRPHY_DX_BDLR2_DSNRBD_SHIFT   (18U)

◆ DDRPHY_DX_BDLR2_DSOEBD_GET

#define DDRPHY_DX_BDLR2_DSOEBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR2_DSOEBD_MASK) >> DDRPHY_DX_BDLR2_DSOEBD_SHIFT)

◆ DDRPHY_DX_BDLR2_DSOEBD_MASK

#define DDRPHY_DX_BDLR2_DSOEBD_MASK   (0x3FU)

◆ DDRPHY_DX_BDLR2_DSOEBD_SET

#define DDRPHY_DX_BDLR2_DSOEBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR2_DSOEBD_SHIFT) & DDRPHY_DX_BDLR2_DSOEBD_MASK)

◆ DDRPHY_DX_BDLR2_DSOEBD_SHIFT

#define DDRPHY_DX_BDLR2_DSOEBD_SHIFT   (0U)

◆ DDRPHY_DX_BDLR2_DSRBD_GET

#define DDRPHY_DX_BDLR2_DSRBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR2_DSRBD_MASK) >> DDRPHY_DX_BDLR2_DSRBD_SHIFT)

◆ DDRPHY_DX_BDLR2_DSRBD_MASK

#define DDRPHY_DX_BDLR2_DSRBD_MASK   (0x3F000UL)

◆ DDRPHY_DX_BDLR2_DSRBD_SET

#define DDRPHY_DX_BDLR2_DSRBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR2_DSRBD_SHIFT) & DDRPHY_DX_BDLR2_DSRBD_MASK)

◆ DDRPHY_DX_BDLR2_DSRBD_SHIFT

#define DDRPHY_DX_BDLR2_DSRBD_SHIFT   (12U)

◆ DDRPHY_DX_BDLR3_DQ0RBD_GET

#define DDRPHY_DX_BDLR3_DQ0RBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ0RBD_MASK) >> DDRPHY_DX_BDLR3_DQ0RBD_SHIFT)

◆ DDRPHY_DX_BDLR3_DQ0RBD_MASK

#define DDRPHY_DX_BDLR3_DQ0RBD_MASK   (0x3FU)

◆ DDRPHY_DX_BDLR3_DQ0RBD_SET

#define DDRPHY_DX_BDLR3_DQ0RBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ0RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ0RBD_MASK)

◆ DDRPHY_DX_BDLR3_DQ0RBD_SHIFT

#define DDRPHY_DX_BDLR3_DQ0RBD_SHIFT   (0U)

◆ DDRPHY_DX_BDLR3_DQ1RBD_GET

#define DDRPHY_DX_BDLR3_DQ1RBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ1RBD_MASK) >> DDRPHY_DX_BDLR3_DQ1RBD_SHIFT)

◆ DDRPHY_DX_BDLR3_DQ1RBD_MASK

#define DDRPHY_DX_BDLR3_DQ1RBD_MASK   (0xFC0U)

◆ DDRPHY_DX_BDLR3_DQ1RBD_SET

#define DDRPHY_DX_BDLR3_DQ1RBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ1RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ1RBD_MASK)

◆ DDRPHY_DX_BDLR3_DQ1RBD_SHIFT

#define DDRPHY_DX_BDLR3_DQ1RBD_SHIFT   (6U)

◆ DDRPHY_DX_BDLR3_DQ2RBD_GET

#define DDRPHY_DX_BDLR3_DQ2RBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ2RBD_MASK) >> DDRPHY_DX_BDLR3_DQ2RBD_SHIFT)

◆ DDRPHY_DX_BDLR3_DQ2RBD_MASK

#define DDRPHY_DX_BDLR3_DQ2RBD_MASK   (0x3F000UL)

◆ DDRPHY_DX_BDLR3_DQ2RBD_SET

#define DDRPHY_DX_BDLR3_DQ2RBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ2RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ2RBD_MASK)

◆ DDRPHY_DX_BDLR3_DQ2RBD_SHIFT

#define DDRPHY_DX_BDLR3_DQ2RBD_SHIFT   (12U)

◆ DDRPHY_DX_BDLR3_DQ3RBD_GET

#define DDRPHY_DX_BDLR3_DQ3RBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ3RBD_MASK) >> DDRPHY_DX_BDLR3_DQ3RBD_SHIFT)

◆ DDRPHY_DX_BDLR3_DQ3RBD_MASK

#define DDRPHY_DX_BDLR3_DQ3RBD_MASK   (0xFC0000UL)

◆ DDRPHY_DX_BDLR3_DQ3RBD_SET

#define DDRPHY_DX_BDLR3_DQ3RBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ3RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ3RBD_MASK)

◆ DDRPHY_DX_BDLR3_DQ3RBD_SHIFT

#define DDRPHY_DX_BDLR3_DQ3RBD_SHIFT   (18U)

◆ DDRPHY_DX_BDLR3_DQ4RBD_GET

#define DDRPHY_DX_BDLR3_DQ4RBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR3_DQ4RBD_MASK) >> DDRPHY_DX_BDLR3_DQ4RBD_SHIFT)

◆ DDRPHY_DX_BDLR3_DQ4RBD_MASK

#define DDRPHY_DX_BDLR3_DQ4RBD_MASK   (0x3F000000UL)

◆ DDRPHY_DX_BDLR3_DQ4RBD_SET

#define DDRPHY_DX_BDLR3_DQ4RBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR3_DQ4RBD_SHIFT) & DDRPHY_DX_BDLR3_DQ4RBD_MASK)

◆ DDRPHY_DX_BDLR3_DQ4RBD_SHIFT

#define DDRPHY_DX_BDLR3_DQ4RBD_SHIFT   (24U)

◆ DDRPHY_DX_BDLR4_DMRBD_GET

#define DDRPHY_DX_BDLR4_DMRBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR4_DMRBD_MASK) >> DDRPHY_DX_BDLR4_DMRBD_SHIFT)

◆ DDRPHY_DX_BDLR4_DMRBD_MASK

#define DDRPHY_DX_BDLR4_DMRBD_MASK   (0xFC0000UL)

◆ DDRPHY_DX_BDLR4_DMRBD_SET

#define DDRPHY_DX_BDLR4_DMRBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR4_DMRBD_SHIFT) & DDRPHY_DX_BDLR4_DMRBD_MASK)

◆ DDRPHY_DX_BDLR4_DMRBD_SHIFT

#define DDRPHY_DX_BDLR4_DMRBD_SHIFT   (18U)

◆ DDRPHY_DX_BDLR4_DQ5RBD_GET

#define DDRPHY_DX_BDLR4_DQ5RBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR4_DQ5RBD_MASK) >> DDRPHY_DX_BDLR4_DQ5RBD_SHIFT)

◆ DDRPHY_DX_BDLR4_DQ5RBD_MASK

#define DDRPHY_DX_BDLR4_DQ5RBD_MASK   (0x3FU)

◆ DDRPHY_DX_BDLR4_DQ5RBD_SET

#define DDRPHY_DX_BDLR4_DQ5RBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR4_DQ5RBD_SHIFT) & DDRPHY_DX_BDLR4_DQ5RBD_MASK)

◆ DDRPHY_DX_BDLR4_DQ5RBD_SHIFT

#define DDRPHY_DX_BDLR4_DQ5RBD_SHIFT   (0U)

◆ DDRPHY_DX_BDLR4_DQ6RBD_GET

#define DDRPHY_DX_BDLR4_DQ6RBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR4_DQ6RBD_MASK) >> DDRPHY_DX_BDLR4_DQ6RBD_SHIFT)

◆ DDRPHY_DX_BDLR4_DQ6RBD_MASK

#define DDRPHY_DX_BDLR4_DQ6RBD_MASK   (0xFC0U)

◆ DDRPHY_DX_BDLR4_DQ6RBD_SET

#define DDRPHY_DX_BDLR4_DQ6RBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR4_DQ6RBD_SHIFT) & DDRPHY_DX_BDLR4_DQ6RBD_MASK)

◆ DDRPHY_DX_BDLR4_DQ6RBD_SHIFT

#define DDRPHY_DX_BDLR4_DQ6RBD_SHIFT   (6U)

◆ DDRPHY_DX_BDLR4_DQ7RBD_GET

#define DDRPHY_DX_BDLR4_DQ7RBD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_BDLR4_DQ7RBD_MASK) >> DDRPHY_DX_BDLR4_DQ7RBD_SHIFT)

◆ DDRPHY_DX_BDLR4_DQ7RBD_MASK

#define DDRPHY_DX_BDLR4_DQ7RBD_MASK   (0x3F000UL)

◆ DDRPHY_DX_BDLR4_DQ7RBD_SET

#define DDRPHY_DX_BDLR4_DQ7RBD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_BDLR4_DQ7RBD_SHIFT) & DDRPHY_DX_BDLR4_DQ7RBD_MASK)

◆ DDRPHY_DX_BDLR4_DQ7RBD_SHIFT

#define DDRPHY_DX_BDLR4_DQ7RBD_SHIFT   (12U)

◆ DDRPHY_DX_GCR_CALBYP_GET

#define DDRPHY_DX_GCR_CALBYP_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_CALBYP_MASK) >> DDRPHY_DX_GCR_CALBYP_SHIFT)

◆ DDRPHY_DX_GCR_CALBYP_MASK

#define DDRPHY_DX_GCR_CALBYP_MASK   (0x80000000UL)

◆ DDRPHY_DX_GCR_CALBYP_SET

#define DDRPHY_DX_GCR_CALBYP_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_CALBYP_SHIFT) & DDRPHY_DX_GCR_CALBYP_MASK)

◆ DDRPHY_DX_GCR_CALBYP_SHIFT

#define DDRPHY_DX_GCR_CALBYP_SHIFT   (31U)

◆ DDRPHY_DX_GCR_DQODT_GET

#define DDRPHY_DX_GCR_DQODT_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DQODT_MASK) >> DDRPHY_DX_GCR_DQODT_SHIFT)

◆ DDRPHY_DX_GCR_DQODT_MASK

#define DDRPHY_DX_GCR_DQODT_MASK   (0x4U)

◆ DDRPHY_DX_GCR_DQODT_SET

#define DDRPHY_DX_GCR_DQODT_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DQODT_SHIFT) & DDRPHY_DX_GCR_DQODT_MASK)

◆ DDRPHY_DX_GCR_DQODT_SHIFT

#define DDRPHY_DX_GCR_DQODT_SHIFT   (2U)

◆ DDRPHY_DX_GCR_DQRTT_GET

#define DDRPHY_DX_GCR_DQRTT_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DQRTT_MASK) >> DDRPHY_DX_GCR_DQRTT_SHIFT)

◆ DDRPHY_DX_GCR_DQRTT_MASK

#define DDRPHY_DX_GCR_DQRTT_MASK   (0x400U)

◆ DDRPHY_DX_GCR_DQRTT_SET

#define DDRPHY_DX_GCR_DQRTT_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DQRTT_SHIFT) & DDRPHY_DX_GCR_DQRTT_MASK)

◆ DDRPHY_DX_GCR_DQRTT_SHIFT

#define DDRPHY_DX_GCR_DQRTT_SHIFT   (10U)

◆ DDRPHY_DX_GCR_DQSODT_GET

#define DDRPHY_DX_GCR_DQSODT_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DQSODT_MASK) >> DDRPHY_DX_GCR_DQSODT_SHIFT)

◆ DDRPHY_DX_GCR_DQSODT_MASK

#define DDRPHY_DX_GCR_DQSODT_MASK   (0x2U)

◆ DDRPHY_DX_GCR_DQSODT_SET

#define DDRPHY_DX_GCR_DQSODT_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DQSODT_SHIFT) & DDRPHY_DX_GCR_DQSODT_MASK)

◆ DDRPHY_DX_GCR_DQSODT_SHIFT

#define DDRPHY_DX_GCR_DQSODT_SHIFT   (1U)

◆ DDRPHY_DX_GCR_DQSRPD_GET

#define DDRPHY_DX_GCR_DQSRPD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DQSRPD_MASK) >> DDRPHY_DX_GCR_DQSRPD_SHIFT)

◆ DDRPHY_DX_GCR_DQSRPD_MASK

#define DDRPHY_DX_GCR_DQSRPD_MASK   (0x40U)

◆ DDRPHY_DX_GCR_DQSRPD_SET

#define DDRPHY_DX_GCR_DQSRPD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DQSRPD_SHIFT) & DDRPHY_DX_GCR_DQSRPD_MASK)

◆ DDRPHY_DX_GCR_DQSRPD_SHIFT

#define DDRPHY_DX_GCR_DQSRPD_SHIFT   (6U)

◆ DDRPHY_DX_GCR_DQSRTT_GET

#define DDRPHY_DX_GCR_DQSRTT_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DQSRTT_MASK) >> DDRPHY_DX_GCR_DQSRTT_SHIFT)

◆ DDRPHY_DX_GCR_DQSRTT_MASK

#define DDRPHY_DX_GCR_DQSRTT_MASK   (0x200U)

◆ DDRPHY_DX_GCR_DQSRTT_SET

#define DDRPHY_DX_GCR_DQSRTT_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DQSRTT_SHIFT) & DDRPHY_DX_GCR_DQSRTT_MASK)

◆ DDRPHY_DX_GCR_DQSRTT_SHIFT

#define DDRPHY_DX_GCR_DQSRTT_SHIFT   (9U)

◆ DDRPHY_DX_GCR_DSEN_GET

#define DDRPHY_DX_GCR_DSEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DSEN_MASK) >> DDRPHY_DX_GCR_DSEN_SHIFT)

◆ DDRPHY_DX_GCR_DSEN_MASK

#define DDRPHY_DX_GCR_DSEN_MASK   (0x180U)

◆ DDRPHY_DX_GCR_DSEN_SET

#define DDRPHY_DX_GCR_DSEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DSEN_SHIFT) & DDRPHY_DX_GCR_DSEN_MASK)

◆ DDRPHY_DX_GCR_DSEN_SHIFT

#define DDRPHY_DX_GCR_DSEN_SHIFT   (7U)

◆ DDRPHY_DX_GCR_DXEN_GET

#define DDRPHY_DX_GCR_DXEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DXEN_MASK) >> DDRPHY_DX_GCR_DXEN_SHIFT)

◆ DDRPHY_DX_GCR_DXEN_MASK

#define DDRPHY_DX_GCR_DXEN_MASK   (0x1U)

◆ DDRPHY_DX_GCR_DXEN_SET

#define DDRPHY_DX_GCR_DXEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DXEN_SHIFT) & DDRPHY_DX_GCR_DXEN_MASK)

◆ DDRPHY_DX_GCR_DXEN_SHIFT

#define DDRPHY_DX_GCR_DXEN_SHIFT   (0U)

◆ DDRPHY_DX_GCR_DXIOM_GET

#define DDRPHY_DX_GCR_DXIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DXIOM_MASK) >> DDRPHY_DX_GCR_DXIOM_SHIFT)

◆ DDRPHY_DX_GCR_DXIOM_MASK

#define DDRPHY_DX_GCR_DXIOM_MASK   (0x8U)

◆ DDRPHY_DX_GCR_DXIOM_SET

#define DDRPHY_DX_GCR_DXIOM_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DXIOM_SHIFT) & DDRPHY_DX_GCR_DXIOM_MASK)

◆ DDRPHY_DX_GCR_DXIOM_SHIFT

#define DDRPHY_DX_GCR_DXIOM_SHIFT   (3U)

◆ DDRPHY_DX_GCR_DXOEO_GET

#define DDRPHY_DX_GCR_DXOEO_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DXOEO_MASK) >> DDRPHY_DX_GCR_DXOEO_SHIFT)

◆ DDRPHY_DX_GCR_DXOEO_MASK

#define DDRPHY_DX_GCR_DXOEO_MASK   (0xC000U)

◆ DDRPHY_DX_GCR_DXOEO_SET

#define DDRPHY_DX_GCR_DXOEO_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DXOEO_SHIFT) & DDRPHY_DX_GCR_DXOEO_MASK)

◆ DDRPHY_DX_GCR_DXOEO_SHIFT

#define DDRPHY_DX_GCR_DXOEO_SHIFT   (14U)

◆ DDRPHY_DX_GCR_DXPDD1_GET

#define DDRPHY_DX_GCR_DXPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DXPDD1_MASK) >> DDRPHY_DX_GCR_DXPDD1_SHIFT)

◆ DDRPHY_DX_GCR_DXPDD1_MASK

#define DDRPHY_DX_GCR_DXPDD1_MASK   (0x10U)

◆ DDRPHY_DX_GCR_DXPDD1_SET

#define DDRPHY_DX_GCR_DXPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DXPDD1_SHIFT) & DDRPHY_DX_GCR_DXPDD1_MASK)

◆ DDRPHY_DX_GCR_DXPDD1_SHIFT

#define DDRPHY_DX_GCR_DXPDD1_SHIFT   (4U)

◆ DDRPHY_DX_GCR_DXPDR_GET

#define DDRPHY_DX_GCR_DXPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_DXPDR_MASK) >> DDRPHY_DX_GCR_DXPDR_SHIFT)

◆ DDRPHY_DX_GCR_DXPDR_MASK

#define DDRPHY_DX_GCR_DXPDR_MASK   (0x20U)

◆ DDRPHY_DX_GCR_DXPDR_SET

#define DDRPHY_DX_GCR_DXPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_DXPDR_SHIFT) & DDRPHY_DX_GCR_DXPDR_MASK)

◆ DDRPHY_DX_GCR_DXPDR_SHIFT

#define DDRPHY_DX_GCR_DXPDR_SHIFT   (5U)

◆ DDRPHY_DX_GCR_GSHIFT_GET

#define DDRPHY_DX_GCR_GSHIFT_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_GSHIFT_MASK) >> DDRPHY_DX_GCR_GSHIFT_SHIFT)

◆ DDRPHY_DX_GCR_GSHIFT_MASK

#define DDRPHY_DX_GCR_GSHIFT_MASK   (0x40000UL)

◆ DDRPHY_DX_GCR_GSHIFT_SET

#define DDRPHY_DX_GCR_GSHIFT_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_GSHIFT_SHIFT) & DDRPHY_DX_GCR_GSHIFT_MASK)

◆ DDRPHY_DX_GCR_GSHIFT_SHIFT

#define DDRPHY_DX_GCR_GSHIFT_SHIFT   (18U)

◆ DDRPHY_DX_GCR_MDLEN_GET

#define DDRPHY_DX_GCR_MDLEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_MDLEN_MASK) >> DDRPHY_DX_GCR_MDLEN_SHIFT)

◆ DDRPHY_DX_GCR_MDLEN_MASK

#define DDRPHY_DX_GCR_MDLEN_MASK   (0x40000000UL)

◆ DDRPHY_DX_GCR_MDLEN_SET

#define DDRPHY_DX_GCR_MDLEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_MDLEN_SHIFT) & DDRPHY_DX_GCR_MDLEN_MASK)

◆ DDRPHY_DX_GCR_MDLEN_SHIFT

#define DDRPHY_DX_GCR_MDLEN_SHIFT   (30U)

◆ DDRPHY_DX_GCR_PLLBYP_GET

#define DDRPHY_DX_GCR_PLLBYP_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_PLLBYP_MASK) >> DDRPHY_DX_GCR_PLLBYP_SHIFT)

◆ DDRPHY_DX_GCR_PLLBYP_MASK

#define DDRPHY_DX_GCR_PLLBYP_MASK   (0x80000UL)

◆ DDRPHY_DX_GCR_PLLBYP_SET

#define DDRPHY_DX_GCR_PLLBYP_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_PLLBYP_SHIFT) & DDRPHY_DX_GCR_PLLBYP_MASK)

◆ DDRPHY_DX_GCR_PLLBYP_SHIFT

#define DDRPHY_DX_GCR_PLLBYP_SHIFT   (19U)

◆ DDRPHY_DX_GCR_PLLPD_GET

#define DDRPHY_DX_GCR_PLLPD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_PLLPD_MASK) >> DDRPHY_DX_GCR_PLLPD_SHIFT)

◆ DDRPHY_DX_GCR_PLLPD_MASK

#define DDRPHY_DX_GCR_PLLPD_MASK   (0x20000UL)

◆ DDRPHY_DX_GCR_PLLPD_SET

#define DDRPHY_DX_GCR_PLLPD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_PLLPD_SHIFT) & DDRPHY_DX_GCR_PLLPD_MASK)

◆ DDRPHY_DX_GCR_PLLPD_SHIFT

#define DDRPHY_DX_GCR_PLLPD_SHIFT   (17U)

◆ DDRPHY_DX_GCR_PLLRST_GET

#define DDRPHY_DX_GCR_PLLRST_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_PLLRST_MASK) >> DDRPHY_DX_GCR_PLLRST_SHIFT)

◆ DDRPHY_DX_GCR_PLLRST_MASK

#define DDRPHY_DX_GCR_PLLRST_MASK   (0x10000UL)

◆ DDRPHY_DX_GCR_PLLRST_SET

#define DDRPHY_DX_GCR_PLLRST_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_PLLRST_SHIFT) & DDRPHY_DX_GCR_PLLRST_MASK)

◆ DDRPHY_DX_GCR_PLLRST_SHIFT

#define DDRPHY_DX_GCR_PLLRST_SHIFT   (16U)

◆ DDRPHY_DX_GCR_RTTOAL_GET

#define DDRPHY_DX_GCR_RTTOAL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_RTTOAL_MASK) >> DDRPHY_DX_GCR_RTTOAL_SHIFT)

◆ DDRPHY_DX_GCR_RTTOAL_MASK

#define DDRPHY_DX_GCR_RTTOAL_MASK   (0x2000U)

◆ DDRPHY_DX_GCR_RTTOAL_SET

#define DDRPHY_DX_GCR_RTTOAL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_RTTOAL_SHIFT) & DDRPHY_DX_GCR_RTTOAL_MASK)

◆ DDRPHY_DX_GCR_RTTOAL_SHIFT

#define DDRPHY_DX_GCR_RTTOAL_SHIFT   (13U)

◆ DDRPHY_DX_GCR_RTTOH_GET

#define DDRPHY_DX_GCR_RTTOH_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_RTTOH_MASK) >> DDRPHY_DX_GCR_RTTOH_SHIFT)

◆ DDRPHY_DX_GCR_RTTOH_MASK

#define DDRPHY_DX_GCR_RTTOH_MASK   (0x1800U)

◆ DDRPHY_DX_GCR_RTTOH_SET

#define DDRPHY_DX_GCR_RTTOH_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_RTTOH_SHIFT) & DDRPHY_DX_GCR_RTTOH_MASK)

◆ DDRPHY_DX_GCR_RTTOH_SHIFT

#define DDRPHY_DX_GCR_RTTOH_SHIFT   (11U)

◆ DDRPHY_DX_GCR_WLRKEN_GET

#define DDRPHY_DX_GCR_WLRKEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GCR_WLRKEN_MASK) >> DDRPHY_DX_GCR_WLRKEN_SHIFT)

◆ DDRPHY_DX_GCR_WLRKEN_MASK

#define DDRPHY_DX_GCR_WLRKEN_MASK   (0x3C000000UL)

◆ DDRPHY_DX_GCR_WLRKEN_SET

#define DDRPHY_DX_GCR_WLRKEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GCR_WLRKEN_SHIFT) & DDRPHY_DX_GCR_WLRKEN_MASK)

◆ DDRPHY_DX_GCR_WLRKEN_SHIFT

#define DDRPHY_DX_GCR_WLRKEN_SHIFT   (26U)

◆ DDRPHY_DX_GSR0_DPLOCK_GET

#define DDRPHY_DX_GSR0_DPLOCK_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_DPLOCK_MASK) >> DDRPHY_DX_GSR0_DPLOCK_SHIFT)

◆ DDRPHY_DX_GSR0_DPLOCK_MASK

#define DDRPHY_DX_GSR0_DPLOCK_MASK   (0x8000U)

◆ DDRPHY_DX_GSR0_DPLOCK_SHIFT

#define DDRPHY_DX_GSR0_DPLOCK_SHIFT   (15U)

◆ DDRPHY_DX_GSR0_GDQSCAL_GET

#define DDRPHY_DX_GSR0_GDQSCAL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_GDQSCAL_MASK) >> DDRPHY_DX_GSR0_GDQSCAL_SHIFT)

◆ DDRPHY_DX_GSR0_GDQSCAL_MASK

#define DDRPHY_DX_GSR0_GDQSCAL_MASK   (0x8U)

◆ DDRPHY_DX_GSR0_GDQSCAL_SHIFT

#define DDRPHY_DX_GSR0_GDQSCAL_SHIFT   (3U)

◆ DDRPHY_DX_GSR0_GDQSPRD_GET

#define DDRPHY_DX_GSR0_GDQSPRD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_GDQSPRD_MASK) >> DDRPHY_DX_GSR0_GDQSPRD_SHIFT)

◆ DDRPHY_DX_GSR0_GDQSPRD_MASK

#define DDRPHY_DX_GSR0_GDQSPRD_MASK   (0xFF0000UL)

◆ DDRPHY_DX_GSR0_GDQSPRD_SHIFT

#define DDRPHY_DX_GSR0_GDQSPRD_SHIFT   (16U)

◆ DDRPHY_DX_GSR0_QSGERR_GET

#define DDRPHY_DX_GSR0_QSGERR_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_QSGERR_MASK) >> DDRPHY_DX_GSR0_QSGERR_SHIFT)

◆ DDRPHY_DX_GSR0_QSGERR_MASK

#define DDRPHY_DX_GSR0_QSGERR_MASK   (0xF000000UL)

◆ DDRPHY_DX_GSR0_QSGERR_SHIFT

#define DDRPHY_DX_GSR0_QSGERR_SHIFT   (24U)

◆ DDRPHY_DX_GSR0_RDQSCAL_GET

#define DDRPHY_DX_GSR0_RDQSCAL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_RDQSCAL_MASK) >> DDRPHY_DX_GSR0_RDQSCAL_SHIFT)

◆ DDRPHY_DX_GSR0_RDQSCAL_MASK

#define DDRPHY_DX_GSR0_RDQSCAL_MASK   (0x2U)

◆ DDRPHY_DX_GSR0_RDQSCAL_SHIFT

#define DDRPHY_DX_GSR0_RDQSCAL_SHIFT   (1U)

◆ DDRPHY_DX_GSR0_RDQSNCAL_GET

#define DDRPHY_DX_GSR0_RDQSNCAL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_RDQSNCAL_MASK) >> DDRPHY_DX_GSR0_RDQSNCAL_SHIFT)

◆ DDRPHY_DX_GSR0_RDQSNCAL_MASK

#define DDRPHY_DX_GSR0_RDQSNCAL_MASK   (0x4U)

◆ DDRPHY_DX_GSR0_RDQSNCAL_SHIFT

#define DDRPHY_DX_GSR0_RDQSNCAL_SHIFT   (2U)

◆ DDRPHY_DX_GSR0_WDQCAL_GET

#define DDRPHY_DX_GSR0_WDQCAL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_WDQCAL_MASK) >> DDRPHY_DX_GSR0_WDQCAL_SHIFT)

◆ DDRPHY_DX_GSR0_WDQCAL_MASK

#define DDRPHY_DX_GSR0_WDQCAL_MASK   (0x1U)

◆ DDRPHY_DX_GSR0_WDQCAL_SHIFT

#define DDRPHY_DX_GSR0_WDQCAL_SHIFT   (0U)

◆ DDRPHY_DX_GSR0_WLCAL_GET

#define DDRPHY_DX_GSR0_WLCAL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_WLCAL_MASK) >> DDRPHY_DX_GSR0_WLCAL_SHIFT)

◆ DDRPHY_DX_GSR0_WLCAL_MASK

#define DDRPHY_DX_GSR0_WLCAL_MASK   (0x10U)

◆ DDRPHY_DX_GSR0_WLCAL_SHIFT

#define DDRPHY_DX_GSR0_WLCAL_SHIFT   (4U)

◆ DDRPHY_DX_GSR0_WLDONE_GET

#define DDRPHY_DX_GSR0_WLDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_WLDONE_MASK) >> DDRPHY_DX_GSR0_WLDONE_SHIFT)

◆ DDRPHY_DX_GSR0_WLDONE_MASK

#define DDRPHY_DX_GSR0_WLDONE_MASK   (0x20U)

◆ DDRPHY_DX_GSR0_WLDONE_SHIFT

#define DDRPHY_DX_GSR0_WLDONE_SHIFT   (5U)

◆ DDRPHY_DX_GSR0_WLDQ_GET

#define DDRPHY_DX_GSR0_WLDQ_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_WLDQ_MASK) >> DDRPHY_DX_GSR0_WLDQ_SHIFT)

◆ DDRPHY_DX_GSR0_WLDQ_MASK

#define DDRPHY_DX_GSR0_WLDQ_MASK   (0x10000000UL)

◆ DDRPHY_DX_GSR0_WLDQ_SHIFT

#define DDRPHY_DX_GSR0_WLDQ_SHIFT   (28U)

◆ DDRPHY_DX_GSR0_WLERR_GET

#define DDRPHY_DX_GSR0_WLERR_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_WLERR_MASK) >> DDRPHY_DX_GSR0_WLERR_SHIFT)

◆ DDRPHY_DX_GSR0_WLERR_MASK

#define DDRPHY_DX_GSR0_WLERR_MASK   (0x40U)

◆ DDRPHY_DX_GSR0_WLERR_SHIFT

#define DDRPHY_DX_GSR0_WLERR_SHIFT   (6U)

◆ DDRPHY_DX_GSR0_WLPRD_GET

#define DDRPHY_DX_GSR0_WLPRD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR0_WLPRD_MASK) >> DDRPHY_DX_GSR0_WLPRD_SHIFT)

◆ DDRPHY_DX_GSR0_WLPRD_MASK

#define DDRPHY_DX_GSR0_WLPRD_MASK   (0x7F80U)

◆ DDRPHY_DX_GSR0_WLPRD_SHIFT

#define DDRPHY_DX_GSR0_WLPRD_SHIFT   (7U)

◆ DDRPHY_DX_GSR1_DLTCODE_GET

#define DDRPHY_DX_GSR1_DLTCODE_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR1_DLTCODE_MASK) >> DDRPHY_DX_GSR1_DLTCODE_SHIFT)

◆ DDRPHY_DX_GSR1_DLTCODE_MASK

#define DDRPHY_DX_GSR1_DLTCODE_MASK   (0x1FFFFFEUL)

◆ DDRPHY_DX_GSR1_DLTCODE_SHIFT

#define DDRPHY_DX_GSR1_DLTCODE_SHIFT   (1U)

◆ DDRPHY_DX_GSR1_DLTDONE_GET

#define DDRPHY_DX_GSR1_DLTDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR1_DLTDONE_MASK) >> DDRPHY_DX_GSR1_DLTDONE_SHIFT)

◆ DDRPHY_DX_GSR1_DLTDONE_MASK

#define DDRPHY_DX_GSR1_DLTDONE_MASK   (0x1U)

◆ DDRPHY_DX_GSR1_DLTDONE_SHIFT

#define DDRPHY_DX_GSR1_DLTDONE_SHIFT   (0U)

◆ DDRPHY_DX_GSR2_ESTAT_GET

#define DDRPHY_DX_GSR2_ESTAT_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_ESTAT_MASK) >> DDRPHY_DX_GSR2_ESTAT_SHIFT)

◆ DDRPHY_DX_GSR2_ESTAT_MASK

#define DDRPHY_DX_GSR2_ESTAT_MASK   (0xF00U)

◆ DDRPHY_DX_GSR2_ESTAT_SET

#define DDRPHY_DX_GSR2_ESTAT_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_ESTAT_SHIFT) & DDRPHY_DX_GSR2_ESTAT_MASK)

◆ DDRPHY_DX_GSR2_ESTAT_SHIFT

#define DDRPHY_DX_GSR2_ESTAT_SHIFT   (8U)

◆ DDRPHY_DX_GSR2_RDERR_GET

#define DDRPHY_DX_GSR2_RDERR_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_RDERR_MASK) >> DDRPHY_DX_GSR2_RDERR_SHIFT)

◆ DDRPHY_DX_GSR2_RDERR_MASK

#define DDRPHY_DX_GSR2_RDERR_MASK   (0x1U)

◆ DDRPHY_DX_GSR2_RDERR_SET

#define DDRPHY_DX_GSR2_RDERR_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_RDERR_SHIFT) & DDRPHY_DX_GSR2_RDERR_MASK)

◆ DDRPHY_DX_GSR2_RDERR_SHIFT

#define DDRPHY_DX_GSR2_RDERR_SHIFT   (0U)

◆ DDRPHY_DX_GSR2_RDWN_GET

#define DDRPHY_DX_GSR2_RDWN_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_RDWN_MASK) >> DDRPHY_DX_GSR2_RDWN_SHIFT)

◆ DDRPHY_DX_GSR2_RDWN_MASK

#define DDRPHY_DX_GSR2_RDWN_MASK   (0x2U)

◆ DDRPHY_DX_GSR2_RDWN_SET

#define DDRPHY_DX_GSR2_RDWN_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_RDWN_SHIFT) & DDRPHY_DX_GSR2_RDWN_MASK)

◆ DDRPHY_DX_GSR2_RDWN_SHIFT

#define DDRPHY_DX_GSR2_RDWN_SHIFT   (1U)

◆ DDRPHY_DX_GSR2_REERR_GET

#define DDRPHY_DX_GSR2_REERR_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_REERR_MASK) >> DDRPHY_DX_GSR2_REERR_SHIFT)

◆ DDRPHY_DX_GSR2_REERR_MASK

#define DDRPHY_DX_GSR2_REERR_MASK   (0x10U)

◆ DDRPHY_DX_GSR2_REERR_SET

#define DDRPHY_DX_GSR2_REERR_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_REERR_SHIFT) & DDRPHY_DX_GSR2_REERR_MASK)

◆ DDRPHY_DX_GSR2_REERR_SHIFT

#define DDRPHY_DX_GSR2_REERR_SHIFT   (4U)

◆ DDRPHY_DX_GSR2_REWN_GET

#define DDRPHY_DX_GSR2_REWN_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_REWN_MASK) >> DDRPHY_DX_GSR2_REWN_SHIFT)

◆ DDRPHY_DX_GSR2_REWN_MASK

#define DDRPHY_DX_GSR2_REWN_MASK   (0x20U)

◆ DDRPHY_DX_GSR2_REWN_SET

#define DDRPHY_DX_GSR2_REWN_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_REWN_SHIFT) & DDRPHY_DX_GSR2_REWN_MASK)

◆ DDRPHY_DX_GSR2_REWN_SHIFT

#define DDRPHY_DX_GSR2_REWN_SHIFT   (5U)

◆ DDRPHY_DX_GSR2_WDERR_GET

#define DDRPHY_DX_GSR2_WDERR_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_WDERR_MASK) >> DDRPHY_DX_GSR2_WDERR_SHIFT)

◆ DDRPHY_DX_GSR2_WDERR_MASK

#define DDRPHY_DX_GSR2_WDERR_MASK   (0x4U)

◆ DDRPHY_DX_GSR2_WDERR_SET

#define DDRPHY_DX_GSR2_WDERR_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_WDERR_SHIFT) & DDRPHY_DX_GSR2_WDERR_MASK)

◆ DDRPHY_DX_GSR2_WDERR_SHIFT

#define DDRPHY_DX_GSR2_WDERR_SHIFT   (2U)

◆ DDRPHY_DX_GSR2_WDWN_GET

#define DDRPHY_DX_GSR2_WDWN_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_WDWN_MASK) >> DDRPHY_DX_GSR2_WDWN_SHIFT)

◆ DDRPHY_DX_GSR2_WDWN_MASK

#define DDRPHY_DX_GSR2_WDWN_MASK   (0x8U)

◆ DDRPHY_DX_GSR2_WDWN_SET

#define DDRPHY_DX_GSR2_WDWN_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_WDWN_SHIFT) & DDRPHY_DX_GSR2_WDWN_MASK)

◆ DDRPHY_DX_GSR2_WDWN_SHIFT

#define DDRPHY_DX_GSR2_WDWN_SHIFT   (3U)

◆ DDRPHY_DX_GSR2_WEERR_GET

#define DDRPHY_DX_GSR2_WEERR_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_WEERR_MASK) >> DDRPHY_DX_GSR2_WEERR_SHIFT)

◆ DDRPHY_DX_GSR2_WEERR_MASK

#define DDRPHY_DX_GSR2_WEERR_MASK   (0x40U)

◆ DDRPHY_DX_GSR2_WEERR_SET

#define DDRPHY_DX_GSR2_WEERR_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_WEERR_SHIFT) & DDRPHY_DX_GSR2_WEERR_MASK)

◆ DDRPHY_DX_GSR2_WEERR_SHIFT

#define DDRPHY_DX_GSR2_WEERR_SHIFT   (6U)

◆ DDRPHY_DX_GSR2_WEWN_GET

#define DDRPHY_DX_GSR2_WEWN_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GSR2_WEWN_MASK) >> DDRPHY_DX_GSR2_WEWN_SHIFT)

◆ DDRPHY_DX_GSR2_WEWN_MASK

#define DDRPHY_DX_GSR2_WEWN_MASK   (0x80U)

◆ DDRPHY_DX_GSR2_WEWN_SET

#define DDRPHY_DX_GSR2_WEWN_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GSR2_WEWN_SHIFT) & DDRPHY_DX_GSR2_WEWN_MASK)

◆ DDRPHY_DX_GSR2_WEWN_SHIFT

#define DDRPHY_DX_GSR2_WEWN_SHIFT   (7U)

◆ DDRPHY_DX_GTR_R0DGSL_GET

#define DDRPHY_DX_GTR_R0DGSL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GTR_R0DGSL_MASK) >> DDRPHY_DX_GTR_R0DGSL_SHIFT)

◆ DDRPHY_DX_GTR_R0DGSL_MASK

#define DDRPHY_DX_GTR_R0DGSL_MASK   (0x7U)

◆ DDRPHY_DX_GTR_R0DGSL_SET

#define DDRPHY_DX_GTR_R0DGSL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GTR_R0DGSL_SHIFT) & DDRPHY_DX_GTR_R0DGSL_MASK)

◆ DDRPHY_DX_GTR_R0DGSL_SHIFT

#define DDRPHY_DX_GTR_R0DGSL_SHIFT   (0U)

◆ DDRPHY_DX_GTR_R0WLSL_GET

#define DDRPHY_DX_GTR_R0WLSL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GTR_R0WLSL_MASK) >> DDRPHY_DX_GTR_R0WLSL_SHIFT)

◆ DDRPHY_DX_GTR_R0WLSL_MASK

#define DDRPHY_DX_GTR_R0WLSL_MASK   (0x3000U)

◆ DDRPHY_DX_GTR_R0WLSL_SET

#define DDRPHY_DX_GTR_R0WLSL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GTR_R0WLSL_SHIFT) & DDRPHY_DX_GTR_R0WLSL_MASK)

◆ DDRPHY_DX_GTR_R0WLSL_SHIFT

#define DDRPHY_DX_GTR_R0WLSL_SHIFT   (12U)

◆ DDRPHY_DX_GTR_R1DGSL_GET

#define DDRPHY_DX_GTR_R1DGSL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GTR_R1DGSL_MASK) >> DDRPHY_DX_GTR_R1DGSL_SHIFT)

◆ DDRPHY_DX_GTR_R1DGSL_MASK

#define DDRPHY_DX_GTR_R1DGSL_MASK   (0x38U)

◆ DDRPHY_DX_GTR_R1DGSL_SET

#define DDRPHY_DX_GTR_R1DGSL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GTR_R1DGSL_SHIFT) & DDRPHY_DX_GTR_R1DGSL_MASK)

◆ DDRPHY_DX_GTR_R1DGSL_SHIFT

#define DDRPHY_DX_GTR_R1DGSL_SHIFT   (3U)

◆ DDRPHY_DX_GTR_R1WLSL_GET

#define DDRPHY_DX_GTR_R1WLSL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GTR_R1WLSL_MASK) >> DDRPHY_DX_GTR_R1WLSL_SHIFT)

◆ DDRPHY_DX_GTR_R1WLSL_MASK

#define DDRPHY_DX_GTR_R1WLSL_MASK   (0xC000U)

◆ DDRPHY_DX_GTR_R1WLSL_SET

#define DDRPHY_DX_GTR_R1WLSL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GTR_R1WLSL_SHIFT) & DDRPHY_DX_GTR_R1WLSL_MASK)

◆ DDRPHY_DX_GTR_R1WLSL_SHIFT

#define DDRPHY_DX_GTR_R1WLSL_SHIFT   (14U)

◆ DDRPHY_DX_GTR_R2DGSL_GET

#define DDRPHY_DX_GTR_R2DGSL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GTR_R2DGSL_MASK) >> DDRPHY_DX_GTR_R2DGSL_SHIFT)

◆ DDRPHY_DX_GTR_R2DGSL_MASK

#define DDRPHY_DX_GTR_R2DGSL_MASK   (0x1C0U)

◆ DDRPHY_DX_GTR_R2DGSL_SET

#define DDRPHY_DX_GTR_R2DGSL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GTR_R2DGSL_SHIFT) & DDRPHY_DX_GTR_R2DGSL_MASK)

◆ DDRPHY_DX_GTR_R2DGSL_SHIFT

#define DDRPHY_DX_GTR_R2DGSL_SHIFT   (6U)

◆ DDRPHY_DX_GTR_R2WLSL_GET

#define DDRPHY_DX_GTR_R2WLSL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GTR_R2WLSL_MASK) >> DDRPHY_DX_GTR_R2WLSL_SHIFT)

◆ DDRPHY_DX_GTR_R2WLSL_MASK

#define DDRPHY_DX_GTR_R2WLSL_MASK   (0x30000UL)

◆ DDRPHY_DX_GTR_R2WLSL_SET

#define DDRPHY_DX_GTR_R2WLSL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GTR_R2WLSL_SHIFT) & DDRPHY_DX_GTR_R2WLSL_MASK)

◆ DDRPHY_DX_GTR_R2WLSL_SHIFT

#define DDRPHY_DX_GTR_R2WLSL_SHIFT   (16U)

◆ DDRPHY_DX_GTR_R3DGSL_GET

#define DDRPHY_DX_GTR_R3DGSL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GTR_R3DGSL_MASK) >> DDRPHY_DX_GTR_R3DGSL_SHIFT)

◆ DDRPHY_DX_GTR_R3DGSL_MASK

#define DDRPHY_DX_GTR_R3DGSL_MASK   (0xE00U)

◆ DDRPHY_DX_GTR_R3DGSL_SET

#define DDRPHY_DX_GTR_R3DGSL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GTR_R3DGSL_SHIFT) & DDRPHY_DX_GTR_R3DGSL_MASK)

◆ DDRPHY_DX_GTR_R3DGSL_SHIFT

#define DDRPHY_DX_GTR_R3DGSL_SHIFT   (9U)

◆ DDRPHY_DX_GTR_R3WLSL_GET

#define DDRPHY_DX_GTR_R3WLSL_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_GTR_R3WLSL_MASK) >> DDRPHY_DX_GTR_R3WLSL_SHIFT)

◆ DDRPHY_DX_GTR_R3WLSL_MASK

#define DDRPHY_DX_GTR_R3WLSL_MASK   (0xC0000UL)

◆ DDRPHY_DX_GTR_R3WLSL_SET

#define DDRPHY_DX_GTR_R3WLSL_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_GTR_R3WLSL_SHIFT) & DDRPHY_DX_GTR_R3WLSL_MASK)

◆ DDRPHY_DX_GTR_R3WLSL_SHIFT

#define DDRPHY_DX_GTR_R3WLSL_SHIFT   (18U)

◆ DDRPHY_DX_LCDLR0_R0WLD_GET

#define DDRPHY_DX_LCDLR0_R0WLD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR0_R0WLD_MASK) >> DDRPHY_DX_LCDLR0_R0WLD_SHIFT)

◆ DDRPHY_DX_LCDLR0_R0WLD_MASK

#define DDRPHY_DX_LCDLR0_R0WLD_MASK   (0xFFU)

◆ DDRPHY_DX_LCDLR0_R0WLD_SET

#define DDRPHY_DX_LCDLR0_R0WLD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR0_R0WLD_SHIFT) & DDRPHY_DX_LCDLR0_R0WLD_MASK)

◆ DDRPHY_DX_LCDLR0_R0WLD_SHIFT

#define DDRPHY_DX_LCDLR0_R0WLD_SHIFT   (0U)

◆ DDRPHY_DX_LCDLR0_R1WLD_GET

#define DDRPHY_DX_LCDLR0_R1WLD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR0_R1WLD_MASK) >> DDRPHY_DX_LCDLR0_R1WLD_SHIFT)

◆ DDRPHY_DX_LCDLR0_R1WLD_MASK

#define DDRPHY_DX_LCDLR0_R1WLD_MASK   (0xFF00U)

◆ DDRPHY_DX_LCDLR0_R1WLD_SET

#define DDRPHY_DX_LCDLR0_R1WLD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR0_R1WLD_SHIFT) & DDRPHY_DX_LCDLR0_R1WLD_MASK)

◆ DDRPHY_DX_LCDLR0_R1WLD_SHIFT

#define DDRPHY_DX_LCDLR0_R1WLD_SHIFT   (8U)

◆ DDRPHY_DX_LCDLR0_R2WLD_GET

#define DDRPHY_DX_LCDLR0_R2WLD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR0_R2WLD_MASK) >> DDRPHY_DX_LCDLR0_R2WLD_SHIFT)

◆ DDRPHY_DX_LCDLR0_R2WLD_MASK

#define DDRPHY_DX_LCDLR0_R2WLD_MASK   (0xFF0000UL)

◆ DDRPHY_DX_LCDLR0_R2WLD_SET

#define DDRPHY_DX_LCDLR0_R2WLD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR0_R2WLD_SHIFT) & DDRPHY_DX_LCDLR0_R2WLD_MASK)

◆ DDRPHY_DX_LCDLR0_R2WLD_SHIFT

#define DDRPHY_DX_LCDLR0_R2WLD_SHIFT   (16U)

◆ DDRPHY_DX_LCDLR0_R3WLD_GET

#define DDRPHY_DX_LCDLR0_R3WLD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR0_R3WLD_MASK) >> DDRPHY_DX_LCDLR0_R3WLD_SHIFT)

◆ DDRPHY_DX_LCDLR0_R3WLD_MASK

#define DDRPHY_DX_LCDLR0_R3WLD_MASK   (0xFF000000UL)

◆ DDRPHY_DX_LCDLR0_R3WLD_SET

#define DDRPHY_DX_LCDLR0_R3WLD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR0_R3WLD_SHIFT) & DDRPHY_DX_LCDLR0_R3WLD_MASK)

◆ DDRPHY_DX_LCDLR0_R3WLD_SHIFT

#define DDRPHY_DX_LCDLR0_R3WLD_SHIFT   (24U)

◆ DDRPHY_DX_LCDLR1_RDQSD_GET

#define DDRPHY_DX_LCDLR1_RDQSD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR1_RDQSD_MASK) >> DDRPHY_DX_LCDLR1_RDQSD_SHIFT)

◆ DDRPHY_DX_LCDLR1_RDQSD_MASK

#define DDRPHY_DX_LCDLR1_RDQSD_MASK   (0xFF00U)

◆ DDRPHY_DX_LCDLR1_RDQSD_SET

#define DDRPHY_DX_LCDLR1_RDQSD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR1_RDQSD_SHIFT) & DDRPHY_DX_LCDLR1_RDQSD_MASK)

◆ DDRPHY_DX_LCDLR1_RDQSD_SHIFT

#define DDRPHY_DX_LCDLR1_RDQSD_SHIFT   (8U)

◆ DDRPHY_DX_LCDLR1_RDQSND_GET

#define DDRPHY_DX_LCDLR1_RDQSND_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR1_RDQSND_MASK) >> DDRPHY_DX_LCDLR1_RDQSND_SHIFT)

◆ DDRPHY_DX_LCDLR1_RDQSND_MASK

#define DDRPHY_DX_LCDLR1_RDQSND_MASK   (0xFF0000UL)

◆ DDRPHY_DX_LCDLR1_RDQSND_SET

#define DDRPHY_DX_LCDLR1_RDQSND_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR1_RDQSND_SHIFT) & DDRPHY_DX_LCDLR1_RDQSND_MASK)

◆ DDRPHY_DX_LCDLR1_RDQSND_SHIFT

#define DDRPHY_DX_LCDLR1_RDQSND_SHIFT   (16U)

◆ DDRPHY_DX_LCDLR1_WDQD_GET

#define DDRPHY_DX_LCDLR1_WDQD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR1_WDQD_MASK) >> DDRPHY_DX_LCDLR1_WDQD_SHIFT)

◆ DDRPHY_DX_LCDLR1_WDQD_MASK

#define DDRPHY_DX_LCDLR1_WDQD_MASK   (0xFFU)

◆ DDRPHY_DX_LCDLR1_WDQD_SET

#define DDRPHY_DX_LCDLR1_WDQD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR1_WDQD_SHIFT) & DDRPHY_DX_LCDLR1_WDQD_MASK)

◆ DDRPHY_DX_LCDLR1_WDQD_SHIFT

#define DDRPHY_DX_LCDLR1_WDQD_SHIFT   (0U)

◆ DDRPHY_DX_LCDLR2_R0DQSGD_GET

#define DDRPHY_DX_LCDLR2_R0DQSGD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR2_R0DQSGD_MASK) >> DDRPHY_DX_LCDLR2_R0DQSGD_SHIFT)

◆ DDRPHY_DX_LCDLR2_R0DQSGD_MASK

#define DDRPHY_DX_LCDLR2_R0DQSGD_MASK   (0xFFU)

◆ DDRPHY_DX_LCDLR2_R0DQSGD_SET

#define DDRPHY_DX_LCDLR2_R0DQSGD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR2_R0DQSGD_SHIFT) & DDRPHY_DX_LCDLR2_R0DQSGD_MASK)

◆ DDRPHY_DX_LCDLR2_R0DQSGD_SHIFT

#define DDRPHY_DX_LCDLR2_R0DQSGD_SHIFT   (0U)

◆ DDRPHY_DX_LCDLR2_R1DQSGD_GET

#define DDRPHY_DX_LCDLR2_R1DQSGD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR2_R1DQSGD_MASK) >> DDRPHY_DX_LCDLR2_R1DQSGD_SHIFT)

◆ DDRPHY_DX_LCDLR2_R1DQSGD_MASK

#define DDRPHY_DX_LCDLR2_R1DQSGD_MASK   (0xFF00U)

◆ DDRPHY_DX_LCDLR2_R1DQSGD_SET

#define DDRPHY_DX_LCDLR2_R1DQSGD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR2_R1DQSGD_SHIFT) & DDRPHY_DX_LCDLR2_R1DQSGD_MASK)

◆ DDRPHY_DX_LCDLR2_R1DQSGD_SHIFT

#define DDRPHY_DX_LCDLR2_R1DQSGD_SHIFT   (8U)

◆ DDRPHY_DX_LCDLR2_R2DQSGD_GET

#define DDRPHY_DX_LCDLR2_R2DQSGD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR2_R2DQSGD_MASK) >> DDRPHY_DX_LCDLR2_R2DQSGD_SHIFT)

◆ DDRPHY_DX_LCDLR2_R2DQSGD_MASK

#define DDRPHY_DX_LCDLR2_R2DQSGD_MASK   (0xFF0000UL)

◆ DDRPHY_DX_LCDLR2_R2DQSGD_SET

#define DDRPHY_DX_LCDLR2_R2DQSGD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR2_R2DQSGD_SHIFT) & DDRPHY_DX_LCDLR2_R2DQSGD_MASK)

◆ DDRPHY_DX_LCDLR2_R2DQSGD_SHIFT

#define DDRPHY_DX_LCDLR2_R2DQSGD_SHIFT   (16U)

◆ DDRPHY_DX_LCDLR2_R3DQSGD_GET

#define DDRPHY_DX_LCDLR2_R3DQSGD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_LCDLR2_R3DQSGD_MASK) >> DDRPHY_DX_LCDLR2_R3DQSGD_SHIFT)

◆ DDRPHY_DX_LCDLR2_R3DQSGD_MASK

#define DDRPHY_DX_LCDLR2_R3DQSGD_MASK   (0xFF000000UL)

◆ DDRPHY_DX_LCDLR2_R3DQSGD_SET

#define DDRPHY_DX_LCDLR2_R3DQSGD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_LCDLR2_R3DQSGD_SHIFT) & DDRPHY_DX_LCDLR2_R3DQSGD_MASK)

◆ DDRPHY_DX_LCDLR2_R3DQSGD_SHIFT

#define DDRPHY_DX_LCDLR2_R3DQSGD_SHIFT   (24U)

◆ DDRPHY_DX_MDLR_IPRD_GET

#define DDRPHY_DX_MDLR_IPRD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_MDLR_IPRD_MASK) >> DDRPHY_DX_MDLR_IPRD_SHIFT)

◆ DDRPHY_DX_MDLR_IPRD_MASK

#define DDRPHY_DX_MDLR_IPRD_MASK   (0xFFU)

◆ DDRPHY_DX_MDLR_IPRD_SET

#define DDRPHY_DX_MDLR_IPRD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_MDLR_IPRD_SHIFT) & DDRPHY_DX_MDLR_IPRD_MASK)

◆ DDRPHY_DX_MDLR_IPRD_SHIFT

#define DDRPHY_DX_MDLR_IPRD_SHIFT   (0U)

◆ DDRPHY_DX_MDLR_MDLD_GET

#define DDRPHY_DX_MDLR_MDLD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_MDLR_MDLD_MASK) >> DDRPHY_DX_MDLR_MDLD_SHIFT)

◆ DDRPHY_DX_MDLR_MDLD_MASK

#define DDRPHY_DX_MDLR_MDLD_MASK   (0xFF0000UL)

◆ DDRPHY_DX_MDLR_MDLD_SET

#define DDRPHY_DX_MDLR_MDLD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_MDLR_MDLD_SHIFT) & DDRPHY_DX_MDLR_MDLD_MASK)

◆ DDRPHY_DX_MDLR_MDLD_SHIFT

#define DDRPHY_DX_MDLR_MDLD_SHIFT   (16U)

◆ DDRPHY_DX_MDLR_TPRD_GET

#define DDRPHY_DX_MDLR_TPRD_GET (   x)    (((uint32_t)(x) & DDRPHY_DX_MDLR_TPRD_MASK) >> DDRPHY_DX_MDLR_TPRD_SHIFT)

◆ DDRPHY_DX_MDLR_TPRD_MASK

#define DDRPHY_DX_MDLR_TPRD_MASK   (0xFF00U)

◆ DDRPHY_DX_MDLR_TPRD_SET

#define DDRPHY_DX_MDLR_TPRD_SET (   x)    (((uint32_t)(x) << DDRPHY_DX_MDLR_TPRD_SHIFT) & DDRPHY_DX_MDLR_TPRD_MASK)

◆ DDRPHY_DX_MDLR_TPRD_SHIFT

#define DDRPHY_DX_MDLR_TPRD_SHIFT   (8U)

◆ DDRPHY_DXCCR_DDPDDCDO_GET

#define DDRPHY_DXCCR_DDPDDCDO_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DDPDDCDO_MASK) >> DDRPHY_DXCCR_DDPDDCDO_SHIFT)

◆ DDRPHY_DXCCR_DDPDDCDO_MASK

#define DDRPHY_DXCCR_DDPDDCDO_MASK   (0xF000000UL)

◆ DDRPHY_DXCCR_DDPDDCDO_SET

#define DDRPHY_DXCCR_DDPDDCDO_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DDPDDCDO_SHIFT) & DDRPHY_DXCCR_DDPDDCDO_MASK)

◆ DDRPHY_DXCCR_DDPDDCDO_SHIFT

#define DDRPHY_DXCCR_DDPDDCDO_SHIFT   (24U)

◆ DDRPHY_DXCCR_DDPDRCDO_GET

#define DDRPHY_DXCCR_DDPDRCDO_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DDPDRCDO_MASK) >> DDRPHY_DXCCR_DDPDRCDO_SHIFT)

◆ DDRPHY_DXCCR_DDPDRCDO_MASK

#define DDRPHY_DXCCR_DDPDRCDO_MASK   (0xF0000000UL)

◆ DDRPHY_DXCCR_DDPDRCDO_SET

#define DDRPHY_DXCCR_DDPDRCDO_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DDPDRCDO_SHIFT) & DDRPHY_DXCCR_DDPDRCDO_MASK)

◆ DDRPHY_DXCCR_DDPDRCDO_SHIFT

#define DDRPHY_DXCCR_DDPDRCDO_SHIFT   (28U)

◆ DDRPHY_DXCCR_DQSNRES_GET

#define DDRPHY_DXCCR_DQSNRES_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DQSNRES_MASK) >> DDRPHY_DXCCR_DQSNRES_SHIFT)

◆ DDRPHY_DXCCR_DQSNRES_MASK

#define DDRPHY_DXCCR_DQSNRES_MASK   (0x1E00U)

◆ DDRPHY_DXCCR_DQSNRES_SET

#define DDRPHY_DXCCR_DQSNRES_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DQSNRES_SHIFT) & DDRPHY_DXCCR_DQSNRES_MASK)

◆ DDRPHY_DXCCR_DQSNRES_SHIFT

#define DDRPHY_DXCCR_DQSNRES_SHIFT   (9U)

◆ DDRPHY_DXCCR_DQSRES_GET

#define DDRPHY_DXCCR_DQSRES_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DQSRES_MASK) >> DDRPHY_DXCCR_DQSRES_SHIFT)

◆ DDRPHY_DXCCR_DQSRES_MASK

#define DDRPHY_DXCCR_DQSRES_MASK   (0x1E0U)

◆ DDRPHY_DXCCR_DQSRES_SET

#define DDRPHY_DXCCR_DQSRES_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DQSRES_SHIFT) & DDRPHY_DXCCR_DQSRES_MASK)

◆ DDRPHY_DXCCR_DQSRES_SHIFT

#define DDRPHY_DXCCR_DQSRES_SHIFT   (5U)

◆ DDRPHY_DXCCR_DXIOM_GET

#define DDRPHY_DXCCR_DXIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DXIOM_MASK) >> DDRPHY_DXCCR_DXIOM_SHIFT)

◆ DDRPHY_DXCCR_DXIOM_MASK

#define DDRPHY_DXCCR_DXIOM_MASK   (0x2U)

◆ DDRPHY_DXCCR_DXIOM_SET

#define DDRPHY_DXCCR_DXIOM_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DXIOM_SHIFT) & DDRPHY_DXCCR_DXIOM_MASK)

◆ DDRPHY_DXCCR_DXIOM_SHIFT

#define DDRPHY_DXCCR_DXIOM_SHIFT   (1U)

◆ DDRPHY_DXCCR_DXODT_GET

#define DDRPHY_DXCCR_DXODT_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DXODT_MASK) >> DDRPHY_DXCCR_DXODT_SHIFT)

◆ DDRPHY_DXCCR_DXODT_MASK

#define DDRPHY_DXCCR_DXODT_MASK   (0x1U)

◆ DDRPHY_DXCCR_DXODT_SET

#define DDRPHY_DXCCR_DXODT_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DXODT_SHIFT) & DDRPHY_DXCCR_DXODT_MASK)

◆ DDRPHY_DXCCR_DXODT_SHIFT

#define DDRPHY_DXCCR_DXODT_SHIFT   (0U)

◆ DDRPHY_DXCCR_DXPDD1_GET

#define DDRPHY_DXCCR_DXPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DXPDD1_MASK) >> DDRPHY_DXCCR_DXPDD1_SHIFT)

◆ DDRPHY_DXCCR_DXPDD1_MASK

#define DDRPHY_DXCCR_DXPDD1_MASK   (0x8U)

◆ DDRPHY_DXCCR_DXPDD1_SET

#define DDRPHY_DXCCR_DXPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DXPDD1_SHIFT) & DDRPHY_DXCCR_DXPDD1_MASK)

◆ DDRPHY_DXCCR_DXPDD1_SHIFT

#define DDRPHY_DXCCR_DXPDD1_SHIFT   (3U)

◆ DDRPHY_DXCCR_DXPDR_GET

#define DDRPHY_DXCCR_DXPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DXPDR_MASK) >> DDRPHY_DXCCR_DXPDR_SHIFT)

◆ DDRPHY_DXCCR_DXPDR_MASK

#define DDRPHY_DXCCR_DXPDR_MASK   (0x10U)

◆ DDRPHY_DXCCR_DXPDR_SET

#define DDRPHY_DXCCR_DXPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DXPDR_SHIFT) & DDRPHY_DXCCR_DXPDR_MASK)

◆ DDRPHY_DXCCR_DXPDR_SHIFT

#define DDRPHY_DXCCR_DXPDR_SHIFT   (4U)

◆ DDRPHY_DXCCR_DXSR_GET

#define DDRPHY_DXCCR_DXSR_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DXSR_MASK) >> DDRPHY_DXCCR_DXSR_SHIFT)

◆ DDRPHY_DXCCR_DXSR_MASK

#define DDRPHY_DXCCR_DXSR_MASK   (0x6000U)

◆ DDRPHY_DXCCR_DXSR_SET

#define DDRPHY_DXCCR_DXSR_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DXSR_SHIFT) & DDRPHY_DXCCR_DXSR_MASK)

◆ DDRPHY_DXCCR_DXSR_SHIFT

#define DDRPHY_DXCCR_DXSR_SHIFT   (13U)

◆ DDRPHY_DXCCR_DYNDXPDD1_GET

#define DDRPHY_DXCCR_DYNDXPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DYNDXPDD1_MASK) >> DDRPHY_DXCCR_DYNDXPDD1_SHIFT)

◆ DDRPHY_DXCCR_DYNDXPDD1_MASK

#define DDRPHY_DXCCR_DYNDXPDD1_MASK   (0x400000UL)

◆ DDRPHY_DXCCR_DYNDXPDD1_SET

#define DDRPHY_DXCCR_DYNDXPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DYNDXPDD1_SHIFT) & DDRPHY_DXCCR_DYNDXPDD1_MASK)

◆ DDRPHY_DXCCR_DYNDXPDD1_SHIFT

#define DDRPHY_DXCCR_DYNDXPDD1_SHIFT   (22U)

◆ DDRPHY_DXCCR_DYNDXPDR_GET

#define DDRPHY_DXCCR_DYNDXPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_DYNDXPDR_MASK) >> DDRPHY_DXCCR_DYNDXPDR_SHIFT)

◆ DDRPHY_DXCCR_DYNDXPDR_MASK

#define DDRPHY_DXCCR_DYNDXPDR_MASK   (0x800000UL)

◆ DDRPHY_DXCCR_DYNDXPDR_SET

#define DDRPHY_DXCCR_DYNDXPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_DYNDXPDR_SHIFT) & DDRPHY_DXCCR_DYNDXPDR_MASK)

◆ DDRPHY_DXCCR_DYNDXPDR_SHIFT

#define DDRPHY_DXCCR_DYNDXPDR_SHIFT   (23U)

◆ DDRPHY_DXCCR_MDLEN_GET

#define DDRPHY_DXCCR_MDLEN_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_MDLEN_MASK) >> DDRPHY_DXCCR_MDLEN_SHIFT)

◆ DDRPHY_DXCCR_MDLEN_MASK

#define DDRPHY_DXCCR_MDLEN_MASK   (0x4U)

◆ DDRPHY_DXCCR_MDLEN_SET

#define DDRPHY_DXCCR_MDLEN_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_MDLEN_SHIFT) & DDRPHY_DXCCR_MDLEN_MASK)

◆ DDRPHY_DXCCR_MDLEN_SHIFT

#define DDRPHY_DXCCR_MDLEN_SHIFT   (2U)

◆ DDRPHY_DXCCR_MSBUDQ_GET

#define DDRPHY_DXCCR_MSBUDQ_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_MSBUDQ_MASK) >> DDRPHY_DXCCR_MSBUDQ_SHIFT)

◆ DDRPHY_DXCCR_MSBUDQ_MASK

#define DDRPHY_DXCCR_MSBUDQ_MASK   (0x38000UL)

◆ DDRPHY_DXCCR_MSBUDQ_SET

#define DDRPHY_DXCCR_MSBUDQ_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_MSBUDQ_SHIFT) & DDRPHY_DXCCR_MSBUDQ_MASK)

◆ DDRPHY_DXCCR_MSBUDQ_SHIFT

#define DDRPHY_DXCCR_MSBUDQ_SHIFT   (15U)

◆ DDRPHY_DXCCR_UDQIOM_GET

#define DDRPHY_DXCCR_UDQIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_UDQIOM_MASK) >> DDRPHY_DXCCR_UDQIOM_SHIFT)

◆ DDRPHY_DXCCR_UDQIOM_MASK

#define DDRPHY_DXCCR_UDQIOM_MASK   (0x200000UL)

◆ DDRPHY_DXCCR_UDQIOM_SET

#define DDRPHY_DXCCR_UDQIOM_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_UDQIOM_SHIFT) & DDRPHY_DXCCR_UDQIOM_MASK)

◆ DDRPHY_DXCCR_UDQIOM_SHIFT

#define DDRPHY_DXCCR_UDQIOM_SHIFT   (21U)

◆ DDRPHY_DXCCR_UDQODT_GET

#define DDRPHY_DXCCR_UDQODT_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_UDQODT_MASK) >> DDRPHY_DXCCR_UDQODT_SHIFT)

◆ DDRPHY_DXCCR_UDQODT_MASK

#define DDRPHY_DXCCR_UDQODT_MASK   (0x40000UL)

◆ DDRPHY_DXCCR_UDQODT_SET

#define DDRPHY_DXCCR_UDQODT_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_UDQODT_SHIFT) & DDRPHY_DXCCR_UDQODT_MASK)

◆ DDRPHY_DXCCR_UDQODT_SHIFT

#define DDRPHY_DXCCR_UDQODT_SHIFT   (18U)

◆ DDRPHY_DXCCR_UDQPDD1_GET

#define DDRPHY_DXCCR_UDQPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_UDQPDD1_MASK) >> DDRPHY_DXCCR_UDQPDD1_SHIFT)

◆ DDRPHY_DXCCR_UDQPDD1_MASK

#define DDRPHY_DXCCR_UDQPDD1_MASK   (0x80000UL)

◆ DDRPHY_DXCCR_UDQPDD1_SET

#define DDRPHY_DXCCR_UDQPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_UDQPDD1_SHIFT) & DDRPHY_DXCCR_UDQPDD1_MASK)

◆ DDRPHY_DXCCR_UDQPDD1_SHIFT

#define DDRPHY_DXCCR_UDQPDD1_SHIFT   (19U)

◆ DDRPHY_DXCCR_UDQPDR_GET

#define DDRPHY_DXCCR_UDQPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_DXCCR_UDQPDR_MASK) >> DDRPHY_DXCCR_UDQPDR_SHIFT)

◆ DDRPHY_DXCCR_UDQPDR_MASK

#define DDRPHY_DXCCR_UDQPDR_MASK   (0x100000UL)

◆ DDRPHY_DXCCR_UDQPDR_SET

#define DDRPHY_DXCCR_UDQPDR_SET (   x)    (((uint32_t)(x) << DDRPHY_DXCCR_UDQPDR_SHIFT) & DDRPHY_DXCCR_UDQPDR_MASK)

◆ DDRPHY_DXCCR_UDQPDR_SHIFT

#define DDRPHY_DXCCR_UDQPDR_SHIFT   (20U)

◆ DDRPHY_EMR2_DCC_GET

#define DDRPHY_EMR2_DCC_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR2_DCC_MASK) >> DDRPHY_EMR2_DCC_SHIFT)

◆ DDRPHY_EMR2_DCC_MASK

#define DDRPHY_EMR2_DCC_MASK   (0x8U)

◆ DDRPHY_EMR2_DCC_SET

#define DDRPHY_EMR2_DCC_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR2_DCC_SHIFT) & DDRPHY_EMR2_DCC_MASK)

◆ DDRPHY_EMR2_DCC_SHIFT

#define DDRPHY_EMR2_DCC_SHIFT   (3U)

◆ DDRPHY_EMR2_PASR_GET

#define DDRPHY_EMR2_PASR_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR2_PASR_MASK) >> DDRPHY_EMR2_PASR_SHIFT)

◆ DDRPHY_EMR2_PASR_MASK

#define DDRPHY_EMR2_PASR_MASK   (0x7U)

◆ DDRPHY_EMR2_PASR_SET

#define DDRPHY_EMR2_PASR_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR2_PASR_SHIFT) & DDRPHY_EMR2_PASR_MASK)

◆ DDRPHY_EMR2_PASR_SHIFT

#define DDRPHY_EMR2_PASR_SHIFT   (0U)

◆ DDRPHY_EMR2_SRF_GET

#define DDRPHY_EMR2_SRF_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR2_SRF_MASK) >> DDRPHY_EMR2_SRF_SHIFT)

◆ DDRPHY_EMR2_SRF_MASK

#define DDRPHY_EMR2_SRF_MASK   (0x80U)

◆ DDRPHY_EMR2_SRF_SET

#define DDRPHY_EMR2_SRF_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR2_SRF_SHIFT) & DDRPHY_EMR2_SRF_MASK)

◆ DDRPHY_EMR2_SRF_SHIFT

#define DDRPHY_EMR2_SRF_SHIFT   (7U)

◆ DDRPHY_EMR_AL_GET

#define DDRPHY_EMR_AL_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_AL_MASK) >> DDRPHY_EMR_AL_SHIFT)

◆ DDRPHY_EMR_AL_MASK

#define DDRPHY_EMR_AL_MASK   (0x38U)

◆ DDRPHY_EMR_AL_SET

#define DDRPHY_EMR_AL_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_AL_SHIFT) & DDRPHY_EMR_AL_MASK)

◆ DDRPHY_EMR_AL_SHIFT

#define DDRPHY_EMR_AL_SHIFT   (3U)

◆ DDRPHY_EMR_DE_GET

#define DDRPHY_EMR_DE_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_DE_MASK) >> DDRPHY_EMR_DE_SHIFT)

◆ DDRPHY_EMR_DE_MASK

#define DDRPHY_EMR_DE_MASK   (0x1U)

◆ DDRPHY_EMR_DE_SET

#define DDRPHY_EMR_DE_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_DE_SHIFT) & DDRPHY_EMR_DE_MASK)

◆ DDRPHY_EMR_DE_SHIFT

#define DDRPHY_EMR_DE_SHIFT   (0U)

◆ DDRPHY_EMR_DIC_GET

#define DDRPHY_EMR_DIC_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_DIC_MASK) >> DDRPHY_EMR_DIC_SHIFT)

◆ DDRPHY_EMR_DIC_MASK

#define DDRPHY_EMR_DIC_MASK   (0x2U)

◆ DDRPHY_EMR_DIC_SET

#define DDRPHY_EMR_DIC_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_DIC_SHIFT) & DDRPHY_EMR_DIC_MASK)

◆ DDRPHY_EMR_DIC_SHIFT

#define DDRPHY_EMR_DIC_SHIFT   (1U)

◆ DDRPHY_EMR_DQS_GET

#define DDRPHY_EMR_DQS_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_DQS_MASK) >> DDRPHY_EMR_DQS_SHIFT)

◆ DDRPHY_EMR_DQS_MASK

#define DDRPHY_EMR_DQS_MASK   (0x400U)

◆ DDRPHY_EMR_DQS_SET

#define DDRPHY_EMR_DQS_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_DQS_SHIFT) & DDRPHY_EMR_DQS_MASK)

◆ DDRPHY_EMR_DQS_SHIFT

#define DDRPHY_EMR_DQS_SHIFT   (10U)

◆ DDRPHY_EMR_OCD_GET

#define DDRPHY_EMR_OCD_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_OCD_MASK) >> DDRPHY_EMR_OCD_SHIFT)

◆ DDRPHY_EMR_OCD_MASK

#define DDRPHY_EMR_OCD_MASK   (0x380U)

◆ DDRPHY_EMR_OCD_SET

#define DDRPHY_EMR_OCD_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_OCD_SHIFT) & DDRPHY_EMR_OCD_MASK)

◆ DDRPHY_EMR_OCD_SHIFT

#define DDRPHY_EMR_OCD_SHIFT   (7U)

◆ DDRPHY_EMR_QOFF_GET

#define DDRPHY_EMR_QOFF_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_QOFF_MASK) >> DDRPHY_EMR_QOFF_SHIFT)

◆ DDRPHY_EMR_QOFF_MASK

#define DDRPHY_EMR_QOFF_MASK   (0x1000U)

◆ DDRPHY_EMR_QOFF_SET

#define DDRPHY_EMR_QOFF_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_QOFF_SHIFT) & DDRPHY_EMR_QOFF_MASK)

◆ DDRPHY_EMR_QOFF_SHIFT

#define DDRPHY_EMR_QOFF_SHIFT   (12U)

◆ DDRPHY_EMR_RDQS_GET

#define DDRPHY_EMR_RDQS_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_RDQS_MASK) >> DDRPHY_EMR_RDQS_SHIFT)

◆ DDRPHY_EMR_RDQS_MASK

#define DDRPHY_EMR_RDQS_MASK   (0x800U)

◆ DDRPHY_EMR_RDQS_SET

#define DDRPHY_EMR_RDQS_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_RDQS_SHIFT) & DDRPHY_EMR_RDQS_MASK)

◆ DDRPHY_EMR_RDQS_SHIFT

#define DDRPHY_EMR_RDQS_SHIFT   (11U)

◆ DDRPHY_EMR_RTTH_GET

#define DDRPHY_EMR_RTTH_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_RTTH_MASK) >> DDRPHY_EMR_RTTH_SHIFT)

◆ DDRPHY_EMR_RTTH_MASK

#define DDRPHY_EMR_RTTH_MASK   (0x40U)

◆ DDRPHY_EMR_RTTH_SET

#define DDRPHY_EMR_RTTH_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_RTTH_SHIFT) & DDRPHY_EMR_RTTH_MASK)

◆ DDRPHY_EMR_RTTH_SHIFT

#define DDRPHY_EMR_RTTH_SHIFT   (6U)

◆ DDRPHY_EMR_RTTL_GET

#define DDRPHY_EMR_RTTL_GET (   x)    (((uint32_t)(x) & DDRPHY_EMR_RTTL_MASK) >> DDRPHY_EMR_RTTL_SHIFT)

◆ DDRPHY_EMR_RTTL_MASK

#define DDRPHY_EMR_RTTL_MASK   (0x4U)

◆ DDRPHY_EMR_RTTL_SET

#define DDRPHY_EMR_RTTL_SET (   x)    (((uint32_t)(x) << DDRPHY_EMR_RTTL_SHIFT) & DDRPHY_EMR_RTTL_MASK)

◆ DDRPHY_EMR_RTTL_SHIFT

#define DDRPHY_EMR_RTTL_SHIFT   (2U)

◆ DDRPHY_GPR0_GPR0_GET

#define DDRPHY_GPR0_GPR0_GET (   x)    (((uint32_t)(x) & DDRPHY_GPR0_GPR0_MASK) >> DDRPHY_GPR0_GPR0_SHIFT)

◆ DDRPHY_GPR0_GPR0_MASK

#define DDRPHY_GPR0_GPR0_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_GPR0_GPR0_SET

#define DDRPHY_GPR0_GPR0_SET (   x)    (((uint32_t)(x) << DDRPHY_GPR0_GPR0_SHIFT) & DDRPHY_GPR0_GPR0_MASK)

◆ DDRPHY_GPR0_GPR0_SHIFT

#define DDRPHY_GPR0_GPR0_SHIFT   (0U)

◆ DDRPHY_GPR1_GPR1_GET

#define DDRPHY_GPR1_GPR1_GET (   x)    (((uint32_t)(x) & DDRPHY_GPR1_GPR1_MASK) >> DDRPHY_GPR1_GPR1_SHIFT)

◆ DDRPHY_GPR1_GPR1_MASK

#define DDRPHY_GPR1_GPR1_MASK   (0xFFFFFFFFUL)

◆ DDRPHY_GPR1_GPR1_SET

#define DDRPHY_GPR1_GPR1_SET (   x)    (((uint32_t)(x) << DDRPHY_GPR1_GPR1_SHIFT) & DDRPHY_GPR1_GPR1_MASK)

◆ DDRPHY_GPR1_GPR1_SHIFT

#define DDRPHY_GPR1_GPR1_SHIFT   (0U)

◆ DDRPHY_MR0_BL_GET

#define DDRPHY_MR0_BL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR0_BL_MASK) >> DDRPHY_MR0_BL_SHIFT)

◆ DDRPHY_MR0_BL_MASK

#define DDRPHY_MR0_BL_MASK   (0x3U)

◆ DDRPHY_MR0_BL_SET

#define DDRPHY_MR0_BL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR0_BL_SHIFT) & DDRPHY_MR0_BL_MASK)

◆ DDRPHY_MR0_BL_SHIFT

#define DDRPHY_MR0_BL_SHIFT   (0U)

◆ DDRPHY_MR0_BT_GET

#define DDRPHY_MR0_BT_GET (   x)    (((uint32_t)(x) & DDRPHY_MR0_BT_MASK) >> DDRPHY_MR0_BT_SHIFT)

◆ DDRPHY_MR0_BT_MASK

#define DDRPHY_MR0_BT_MASK   (0x8U)

◆ DDRPHY_MR0_BT_SET

#define DDRPHY_MR0_BT_SET (   x)    (((uint32_t)(x) << DDRPHY_MR0_BT_SHIFT) & DDRPHY_MR0_BT_MASK)

◆ DDRPHY_MR0_BT_SHIFT

#define DDRPHY_MR0_BT_SHIFT   (3U)

◆ DDRPHY_MR0_CLH_GET

#define DDRPHY_MR0_CLH_GET (   x)    (((uint32_t)(x) & DDRPHY_MR0_CLH_MASK) >> DDRPHY_MR0_CLH_SHIFT)

◆ DDRPHY_MR0_CLH_MASK

#define DDRPHY_MR0_CLH_MASK   (0x70U)

◆ DDRPHY_MR0_CLH_SET

#define DDRPHY_MR0_CLH_SET (   x)    (((uint32_t)(x) << DDRPHY_MR0_CLH_SHIFT) & DDRPHY_MR0_CLH_MASK)

◆ DDRPHY_MR0_CLH_SHIFT

#define DDRPHY_MR0_CLH_SHIFT   (4U)

◆ DDRPHY_MR0_CLL_GET

#define DDRPHY_MR0_CLL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR0_CLL_MASK) >> DDRPHY_MR0_CLL_SHIFT)

◆ DDRPHY_MR0_CLL_MASK

#define DDRPHY_MR0_CLL_MASK   (0x4U)

◆ DDRPHY_MR0_CLL_SET

#define DDRPHY_MR0_CLL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR0_CLL_SHIFT) & DDRPHY_MR0_CLL_MASK)

◆ DDRPHY_MR0_CLL_SHIFT

#define DDRPHY_MR0_CLL_SHIFT   (2U)

◆ DDRPHY_MR0_DR_GET

#define DDRPHY_MR0_DR_GET (   x)    (((uint32_t)(x) & DDRPHY_MR0_DR_MASK) >> DDRPHY_MR0_DR_SHIFT)

◆ DDRPHY_MR0_DR_MASK

#define DDRPHY_MR0_DR_MASK   (0x100U)

◆ DDRPHY_MR0_DR_SET

#define DDRPHY_MR0_DR_SET (   x)    (((uint32_t)(x) << DDRPHY_MR0_DR_SHIFT) & DDRPHY_MR0_DR_MASK)

◆ DDRPHY_MR0_DR_SHIFT

#define DDRPHY_MR0_DR_SHIFT   (8U)

◆ DDRPHY_MR0_PD_GET

#define DDRPHY_MR0_PD_GET (   x)    (((uint32_t)(x) & DDRPHY_MR0_PD_MASK) >> DDRPHY_MR0_PD_SHIFT)

◆ DDRPHY_MR0_PD_MASK

#define DDRPHY_MR0_PD_MASK   (0x1000U)

◆ DDRPHY_MR0_PD_SET

#define DDRPHY_MR0_PD_SET (   x)    (((uint32_t)(x) << DDRPHY_MR0_PD_SHIFT) & DDRPHY_MR0_PD_MASK)

◆ DDRPHY_MR0_PD_SHIFT

#define DDRPHY_MR0_PD_SHIFT   (12U)

◆ DDRPHY_MR0_TM_GET

#define DDRPHY_MR0_TM_GET (   x)    (((uint32_t)(x) & DDRPHY_MR0_TM_MASK) >> DDRPHY_MR0_TM_SHIFT)

◆ DDRPHY_MR0_TM_MASK

#define DDRPHY_MR0_TM_MASK   (0x80U)

◆ DDRPHY_MR0_TM_SET

#define DDRPHY_MR0_TM_SET (   x)    (((uint32_t)(x) << DDRPHY_MR0_TM_SHIFT) & DDRPHY_MR0_TM_MASK)

◆ DDRPHY_MR0_TM_SHIFT

#define DDRPHY_MR0_TM_SHIFT   (7U)

◆ DDRPHY_MR0_WR_GET

#define DDRPHY_MR0_WR_GET (   x)    (((uint32_t)(x) & DDRPHY_MR0_WR_MASK) >> DDRPHY_MR0_WR_SHIFT)

◆ DDRPHY_MR0_WR_MASK

#define DDRPHY_MR0_WR_MASK   (0xE00U)

◆ DDRPHY_MR0_WR_SET

#define DDRPHY_MR0_WR_SET (   x)    (((uint32_t)(x) << DDRPHY_MR0_WR_SHIFT) & DDRPHY_MR0_WR_MASK)

◆ DDRPHY_MR0_WR_SHIFT

#define DDRPHY_MR0_WR_SHIFT   (9U)

◆ DDRPHY_MR1_AL_GET

#define DDRPHY_MR1_AL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_AL_MASK) >> DDRPHY_MR1_AL_SHIFT)

◆ DDRPHY_MR1_AL_MASK

#define DDRPHY_MR1_AL_MASK   (0x18U)

◆ DDRPHY_MR1_AL_SET

#define DDRPHY_MR1_AL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_AL_SHIFT) & DDRPHY_MR1_AL_MASK)

◆ DDRPHY_MR1_AL_SHIFT

#define DDRPHY_MR1_AL_SHIFT   (3U)

◆ DDRPHY_MR1_DE_GET

#define DDRPHY_MR1_DE_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_DE_MASK) >> DDRPHY_MR1_DE_SHIFT)

◆ DDRPHY_MR1_DE_MASK

#define DDRPHY_MR1_DE_MASK   (0x1U)

◆ DDRPHY_MR1_DE_SET

#define DDRPHY_MR1_DE_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_DE_SHIFT) & DDRPHY_MR1_DE_MASK)

◆ DDRPHY_MR1_DE_SHIFT

#define DDRPHY_MR1_DE_SHIFT   (0U)

◆ DDRPHY_MR1_DICH_GET

#define DDRPHY_MR1_DICH_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_DICH_MASK) >> DDRPHY_MR1_DICH_SHIFT)

◆ DDRPHY_MR1_DICH_MASK

#define DDRPHY_MR1_DICH_MASK   (0x20U)

◆ DDRPHY_MR1_DICH_SET

#define DDRPHY_MR1_DICH_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_DICH_SHIFT) & DDRPHY_MR1_DICH_MASK)

◆ DDRPHY_MR1_DICH_SHIFT

#define DDRPHY_MR1_DICH_SHIFT   (5U)

◆ DDRPHY_MR1_DICL_GET

#define DDRPHY_MR1_DICL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_DICL_MASK) >> DDRPHY_MR1_DICL_SHIFT)

◆ DDRPHY_MR1_DICL_MASK

#define DDRPHY_MR1_DICL_MASK   (0x2U)

◆ DDRPHY_MR1_DICL_SET

#define DDRPHY_MR1_DICL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_DICL_SHIFT) & DDRPHY_MR1_DICL_MASK)

◆ DDRPHY_MR1_DICL_SHIFT

#define DDRPHY_MR1_DICL_SHIFT   (1U)

◆ DDRPHY_MR1_LEVEL_GET

#define DDRPHY_MR1_LEVEL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_LEVEL_MASK) >> DDRPHY_MR1_LEVEL_SHIFT)

◆ DDRPHY_MR1_LEVEL_MASK

#define DDRPHY_MR1_LEVEL_MASK   (0x80U)

◆ DDRPHY_MR1_LEVEL_SET

#define DDRPHY_MR1_LEVEL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_LEVEL_SHIFT) & DDRPHY_MR1_LEVEL_MASK)

◆ DDRPHY_MR1_LEVEL_SHIFT

#define DDRPHY_MR1_LEVEL_SHIFT   (7U)

◆ DDRPHY_MR1_QOFF_GET

#define DDRPHY_MR1_QOFF_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_QOFF_MASK) >> DDRPHY_MR1_QOFF_SHIFT)

◆ DDRPHY_MR1_QOFF_MASK

#define DDRPHY_MR1_QOFF_MASK   (0x1000U)

◆ DDRPHY_MR1_QOFF_SET

#define DDRPHY_MR1_QOFF_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_QOFF_SHIFT) & DDRPHY_MR1_QOFF_MASK)

◆ DDRPHY_MR1_QOFF_SHIFT

#define DDRPHY_MR1_QOFF_SHIFT   (12U)

◆ DDRPHY_MR1_RTTH_GET

#define DDRPHY_MR1_RTTH_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_RTTH_MASK) >> DDRPHY_MR1_RTTH_SHIFT)

◆ DDRPHY_MR1_RTTH_MASK

#define DDRPHY_MR1_RTTH_MASK   (0x200U)

◆ DDRPHY_MR1_RTTH_SET

#define DDRPHY_MR1_RTTH_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_RTTH_SHIFT) & DDRPHY_MR1_RTTH_MASK)

◆ DDRPHY_MR1_RTTH_SHIFT

#define DDRPHY_MR1_RTTH_SHIFT   (9U)

◆ DDRPHY_MR1_RTTL_GET

#define DDRPHY_MR1_RTTL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_RTTL_MASK) >> DDRPHY_MR1_RTTL_SHIFT)

◆ DDRPHY_MR1_RTTL_MASK

#define DDRPHY_MR1_RTTL_MASK   (0x4U)

◆ DDRPHY_MR1_RTTL_SET

#define DDRPHY_MR1_RTTL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_RTTL_SHIFT) & DDRPHY_MR1_RTTL_MASK)

◆ DDRPHY_MR1_RTTL_SHIFT

#define DDRPHY_MR1_RTTL_SHIFT   (2U)

◆ DDRPHY_MR1_RTTM_GET

#define DDRPHY_MR1_RTTM_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_RTTM_MASK) >> DDRPHY_MR1_RTTM_SHIFT)

◆ DDRPHY_MR1_RTTM_MASK

#define DDRPHY_MR1_RTTM_MASK   (0x40U)

◆ DDRPHY_MR1_RTTM_SET

#define DDRPHY_MR1_RTTM_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_RTTM_SHIFT) & DDRPHY_MR1_RTTM_MASK)

◆ DDRPHY_MR1_RTTM_SHIFT

#define DDRPHY_MR1_RTTM_SHIFT   (6U)

◆ DDRPHY_MR1_TDQS_GET

#define DDRPHY_MR1_TDQS_GET (   x)    (((uint32_t)(x) & DDRPHY_MR1_TDQS_MASK) >> DDRPHY_MR1_TDQS_SHIFT)

◆ DDRPHY_MR1_TDQS_MASK

#define DDRPHY_MR1_TDQS_MASK   (0x800U)

◆ DDRPHY_MR1_TDQS_SET

#define DDRPHY_MR1_TDQS_SET (   x)    (((uint32_t)(x) << DDRPHY_MR1_TDQS_SHIFT) & DDRPHY_MR1_TDQS_MASK)

◆ DDRPHY_MR1_TDQS_SHIFT

#define DDRPHY_MR1_TDQS_SHIFT   (11U)

◆ DDRPHY_MR2_ASR_GET

#define DDRPHY_MR2_ASR_GET (   x)    (((uint32_t)(x) & DDRPHY_MR2_ASR_MASK) >> DDRPHY_MR2_ASR_SHIFT)

◆ DDRPHY_MR2_ASR_MASK

#define DDRPHY_MR2_ASR_MASK   (0x40U)

◆ DDRPHY_MR2_ASR_SET

#define DDRPHY_MR2_ASR_SET (   x)    (((uint32_t)(x) << DDRPHY_MR2_ASR_SHIFT) & DDRPHY_MR2_ASR_MASK)

◆ DDRPHY_MR2_ASR_SHIFT

#define DDRPHY_MR2_ASR_SHIFT   (6U)

◆ DDRPHY_MR2_CWL_GET

#define DDRPHY_MR2_CWL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR2_CWL_MASK) >> DDRPHY_MR2_CWL_SHIFT)

◆ DDRPHY_MR2_CWL_MASK

#define DDRPHY_MR2_CWL_MASK   (0x38U)

◆ DDRPHY_MR2_CWL_SET

#define DDRPHY_MR2_CWL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR2_CWL_SHIFT) & DDRPHY_MR2_CWL_MASK)

◆ DDRPHY_MR2_CWL_SHIFT

#define DDRPHY_MR2_CWL_SHIFT   (3U)

◆ DDRPHY_MR2_PASR_GET

#define DDRPHY_MR2_PASR_GET (   x)    (((uint32_t)(x) & DDRPHY_MR2_PASR_MASK) >> DDRPHY_MR2_PASR_SHIFT)

◆ DDRPHY_MR2_PASR_MASK

#define DDRPHY_MR2_PASR_MASK   (0x7U)

◆ DDRPHY_MR2_PASR_SET

#define DDRPHY_MR2_PASR_SET (   x)    (((uint32_t)(x) << DDRPHY_MR2_PASR_SHIFT) & DDRPHY_MR2_PASR_MASK)

◆ DDRPHY_MR2_PASR_SHIFT

#define DDRPHY_MR2_PASR_SHIFT   (0U)

◆ DDRPHY_MR2_RTTWR_GET

#define DDRPHY_MR2_RTTWR_GET (   x)    (((uint32_t)(x) & DDRPHY_MR2_RTTWR_MASK) >> DDRPHY_MR2_RTTWR_SHIFT)

◆ DDRPHY_MR2_RTTWR_MASK

#define DDRPHY_MR2_RTTWR_MASK   (0x600U)

◆ DDRPHY_MR2_RTTWR_SET

#define DDRPHY_MR2_RTTWR_SET (   x)    (((uint32_t)(x) << DDRPHY_MR2_RTTWR_SHIFT) & DDRPHY_MR2_RTTWR_MASK)

◆ DDRPHY_MR2_RTTWR_SHIFT

#define DDRPHY_MR2_RTTWR_SHIFT   (9U)

◆ DDRPHY_MR2_SRT_GET

#define DDRPHY_MR2_SRT_GET (   x)    (((uint32_t)(x) & DDRPHY_MR2_SRT_MASK) >> DDRPHY_MR2_SRT_SHIFT)

◆ DDRPHY_MR2_SRT_MASK

#define DDRPHY_MR2_SRT_MASK   (0x80U)

◆ DDRPHY_MR2_SRT_SET

#define DDRPHY_MR2_SRT_SET (   x)    (((uint32_t)(x) << DDRPHY_MR2_SRT_SHIFT) & DDRPHY_MR2_SRT_MASK)

◆ DDRPHY_MR2_SRT_SHIFT

#define DDRPHY_MR2_SRT_SHIFT   (7U)

◆ DDRPHY_MR3_MPR_GET

#define DDRPHY_MR3_MPR_GET (   x)    (((uint32_t)(x) & DDRPHY_MR3_MPR_MASK) >> DDRPHY_MR3_MPR_SHIFT)

◆ DDRPHY_MR3_MPR_MASK

#define DDRPHY_MR3_MPR_MASK   (0x4U)

◆ DDRPHY_MR3_MPR_SET

#define DDRPHY_MR3_MPR_SET (   x)    (((uint32_t)(x) << DDRPHY_MR3_MPR_SHIFT) & DDRPHY_MR3_MPR_MASK)

◆ DDRPHY_MR3_MPR_SHIFT

#define DDRPHY_MR3_MPR_SHIFT   (2U)

◆ DDRPHY_MR3_MPRLOC_GET

#define DDRPHY_MR3_MPRLOC_GET (   x)    (((uint32_t)(x) & DDRPHY_MR3_MPRLOC_MASK) >> DDRPHY_MR3_MPRLOC_SHIFT)

◆ DDRPHY_MR3_MPRLOC_MASK

#define DDRPHY_MR3_MPRLOC_MASK   (0x3U)

◆ DDRPHY_MR3_MPRLOC_SET

#define DDRPHY_MR3_MPRLOC_SET (   x)    (((uint32_t)(x) << DDRPHY_MR3_MPRLOC_SHIFT) & DDRPHY_MR3_MPRLOC_MASK)

◆ DDRPHY_MR3_MPRLOC_SHIFT

#define DDRPHY_MR3_MPRLOC_SHIFT   (0U)

◆ DDRPHY_MR_BL_GET

#define DDRPHY_MR_BL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR_BL_MASK) >> DDRPHY_MR_BL_SHIFT)

◆ DDRPHY_MR_BL_MASK

#define DDRPHY_MR_BL_MASK   (0x7U)

◆ DDRPHY_MR_BL_SET

#define DDRPHY_MR_BL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR_BL_SHIFT) & DDRPHY_MR_BL_MASK)

◆ DDRPHY_MR_BL_SHIFT

#define DDRPHY_MR_BL_SHIFT   (0U)

◆ DDRPHY_MR_BT_GET

#define DDRPHY_MR_BT_GET (   x)    (((uint32_t)(x) & DDRPHY_MR_BT_MASK) >> DDRPHY_MR_BT_SHIFT)

◆ DDRPHY_MR_BT_MASK

#define DDRPHY_MR_BT_MASK   (0x8U)

◆ DDRPHY_MR_BT_SET

#define DDRPHY_MR_BT_SET (   x)    (((uint32_t)(x) << DDRPHY_MR_BT_SHIFT) & DDRPHY_MR_BT_MASK)

◆ DDRPHY_MR_BT_SHIFT

#define DDRPHY_MR_BT_SHIFT   (3U)

◆ DDRPHY_MR_CL_GET

#define DDRPHY_MR_CL_GET (   x)    (((uint32_t)(x) & DDRPHY_MR_CL_MASK) >> DDRPHY_MR_CL_SHIFT)

◆ DDRPHY_MR_CL_MASK

#define DDRPHY_MR_CL_MASK   (0x70U)

◆ DDRPHY_MR_CL_SET

#define DDRPHY_MR_CL_SET (   x)    (((uint32_t)(x) << DDRPHY_MR_CL_SHIFT) & DDRPHY_MR_CL_MASK)

◆ DDRPHY_MR_CL_SHIFT

#define DDRPHY_MR_CL_SHIFT   (4U)

◆ DDRPHY_MR_DR_GET

#define DDRPHY_MR_DR_GET (   x)    (((uint32_t)(x) & DDRPHY_MR_DR_MASK) >> DDRPHY_MR_DR_SHIFT)

◆ DDRPHY_MR_DR_MASK

#define DDRPHY_MR_DR_MASK   (0x100U)

◆ DDRPHY_MR_DR_SET

#define DDRPHY_MR_DR_SET (   x)    (((uint32_t)(x) << DDRPHY_MR_DR_SHIFT) & DDRPHY_MR_DR_MASK)

◆ DDRPHY_MR_DR_SHIFT

#define DDRPHY_MR_DR_SHIFT   (8U)

◆ DDRPHY_MR_PD_GET

#define DDRPHY_MR_PD_GET (   x)    (((uint32_t)(x) & DDRPHY_MR_PD_MASK) >> DDRPHY_MR_PD_SHIFT)

◆ DDRPHY_MR_PD_MASK

#define DDRPHY_MR_PD_MASK   (0x1000U)

◆ DDRPHY_MR_PD_SET

#define DDRPHY_MR_PD_SET (   x)    (((uint32_t)(x) << DDRPHY_MR_PD_SHIFT) & DDRPHY_MR_PD_MASK)

◆ DDRPHY_MR_PD_SHIFT

#define DDRPHY_MR_PD_SHIFT   (12U)

◆ DDRPHY_MR_TM_GET

#define DDRPHY_MR_TM_GET (   x)    (((uint32_t)(x) & DDRPHY_MR_TM_MASK) >> DDRPHY_MR_TM_SHIFT)

◆ DDRPHY_MR_TM_MASK

#define DDRPHY_MR_TM_MASK   (0x80U)

◆ DDRPHY_MR_TM_SET

#define DDRPHY_MR_TM_SET (   x)    (((uint32_t)(x) << DDRPHY_MR_TM_SHIFT) & DDRPHY_MR_TM_MASK)

◆ DDRPHY_MR_TM_SHIFT

#define DDRPHY_MR_TM_SHIFT   (7U)

◆ DDRPHY_MR_WR_GET

#define DDRPHY_MR_WR_GET (   x)    (((uint32_t)(x) & DDRPHY_MR_WR_MASK) >> DDRPHY_MR_WR_SHIFT)

◆ DDRPHY_MR_WR_MASK

#define DDRPHY_MR_WR_MASK   (0xE00U)

◆ DDRPHY_MR_WR_SET

#define DDRPHY_MR_WR_SET (   x)    (((uint32_t)(x) << DDRPHY_MR_WR_SHIFT) & DDRPHY_MR_WR_MASK)

◆ DDRPHY_MR_WR_SHIFT

#define DDRPHY_MR_WR_SHIFT   (9U)

◆ DDRPHY_ODTCR_RDODT0_GET

#define DDRPHY_ODTCR_RDODT0_GET (   x)    (((uint32_t)(x) & DDRPHY_ODTCR_RDODT0_MASK) >> DDRPHY_ODTCR_RDODT0_SHIFT)

◆ DDRPHY_ODTCR_RDODT0_MASK

#define DDRPHY_ODTCR_RDODT0_MASK   (0xFU)

◆ DDRPHY_ODTCR_RDODT0_SET

#define DDRPHY_ODTCR_RDODT0_SET (   x)    (((uint32_t)(x) << DDRPHY_ODTCR_RDODT0_SHIFT) & DDRPHY_ODTCR_RDODT0_MASK)

◆ DDRPHY_ODTCR_RDODT0_SHIFT

#define DDRPHY_ODTCR_RDODT0_SHIFT   (0U)

◆ DDRPHY_ODTCR_RDODT1_GET

#define DDRPHY_ODTCR_RDODT1_GET (   x)    (((uint32_t)(x) & DDRPHY_ODTCR_RDODT1_MASK) >> DDRPHY_ODTCR_RDODT1_SHIFT)

◆ DDRPHY_ODTCR_RDODT1_MASK

#define DDRPHY_ODTCR_RDODT1_MASK   (0xF0U)

◆ DDRPHY_ODTCR_RDODT1_SET

#define DDRPHY_ODTCR_RDODT1_SET (   x)    (((uint32_t)(x) << DDRPHY_ODTCR_RDODT1_SHIFT) & DDRPHY_ODTCR_RDODT1_MASK)

◆ DDRPHY_ODTCR_RDODT1_SHIFT

#define DDRPHY_ODTCR_RDODT1_SHIFT   (4U)

◆ DDRPHY_ODTCR_RDODT2_GET

#define DDRPHY_ODTCR_RDODT2_GET (   x)    (((uint32_t)(x) & DDRPHY_ODTCR_RDODT2_MASK) >> DDRPHY_ODTCR_RDODT2_SHIFT)

◆ DDRPHY_ODTCR_RDODT2_MASK

#define DDRPHY_ODTCR_RDODT2_MASK   (0xF00U)

◆ DDRPHY_ODTCR_RDODT2_SET

#define DDRPHY_ODTCR_RDODT2_SET (   x)    (((uint32_t)(x) << DDRPHY_ODTCR_RDODT2_SHIFT) & DDRPHY_ODTCR_RDODT2_MASK)

◆ DDRPHY_ODTCR_RDODT2_SHIFT

#define DDRPHY_ODTCR_RDODT2_SHIFT   (8U)

◆ DDRPHY_ODTCR_RDODT3_GET

#define DDRPHY_ODTCR_RDODT3_GET (   x)    (((uint32_t)(x) & DDRPHY_ODTCR_RDODT3_MASK) >> DDRPHY_ODTCR_RDODT3_SHIFT)

◆ DDRPHY_ODTCR_RDODT3_MASK

#define DDRPHY_ODTCR_RDODT3_MASK   (0xF000U)

◆ DDRPHY_ODTCR_RDODT3_SET

#define DDRPHY_ODTCR_RDODT3_SET (   x)    (((uint32_t)(x) << DDRPHY_ODTCR_RDODT3_SHIFT) & DDRPHY_ODTCR_RDODT3_MASK)

◆ DDRPHY_ODTCR_RDODT3_SHIFT

#define DDRPHY_ODTCR_RDODT3_SHIFT   (12U)

◆ DDRPHY_ODTCR_WRODT0_GET

#define DDRPHY_ODTCR_WRODT0_GET (   x)    (((uint32_t)(x) & DDRPHY_ODTCR_WRODT0_MASK) >> DDRPHY_ODTCR_WRODT0_SHIFT)

◆ DDRPHY_ODTCR_WRODT0_MASK

#define DDRPHY_ODTCR_WRODT0_MASK   (0xF0000UL)

◆ DDRPHY_ODTCR_WRODT0_SET

#define DDRPHY_ODTCR_WRODT0_SET (   x)    (((uint32_t)(x) << DDRPHY_ODTCR_WRODT0_SHIFT) & DDRPHY_ODTCR_WRODT0_MASK)

◆ DDRPHY_ODTCR_WRODT0_SHIFT

#define DDRPHY_ODTCR_WRODT0_SHIFT   (16U)

◆ DDRPHY_ODTCR_WRODT1_GET

#define DDRPHY_ODTCR_WRODT1_GET (   x)    (((uint32_t)(x) & DDRPHY_ODTCR_WRODT1_MASK) >> DDRPHY_ODTCR_WRODT1_SHIFT)

◆ DDRPHY_ODTCR_WRODT1_MASK

#define DDRPHY_ODTCR_WRODT1_MASK   (0xF00000UL)

◆ DDRPHY_ODTCR_WRODT1_SET

#define DDRPHY_ODTCR_WRODT1_SET (   x)    (((uint32_t)(x) << DDRPHY_ODTCR_WRODT1_SHIFT) & DDRPHY_ODTCR_WRODT1_MASK)

◆ DDRPHY_ODTCR_WRODT1_SHIFT

#define DDRPHY_ODTCR_WRODT1_SHIFT   (20U)

◆ DDRPHY_ODTCR_WRODT2_GET

#define DDRPHY_ODTCR_WRODT2_GET (   x)    (((uint32_t)(x) & DDRPHY_ODTCR_WRODT2_MASK) >> DDRPHY_ODTCR_WRODT2_SHIFT)

◆ DDRPHY_ODTCR_WRODT2_MASK

#define DDRPHY_ODTCR_WRODT2_MASK   (0xF000000UL)

◆ DDRPHY_ODTCR_WRODT2_SET

#define DDRPHY_ODTCR_WRODT2_SET (   x)    (((uint32_t)(x) << DDRPHY_ODTCR_WRODT2_SHIFT) & DDRPHY_ODTCR_WRODT2_MASK)

◆ DDRPHY_ODTCR_WRODT2_SHIFT

#define DDRPHY_ODTCR_WRODT2_SHIFT   (24U)

◆ DDRPHY_ODTCR_WRODT3_GET

#define DDRPHY_ODTCR_WRODT3_GET (   x)    (((uint32_t)(x) & DDRPHY_ODTCR_WRODT3_MASK) >> DDRPHY_ODTCR_WRODT3_SHIFT)

◆ DDRPHY_ODTCR_WRODT3_MASK

#define DDRPHY_ODTCR_WRODT3_MASK   (0xF0000000UL)

◆ DDRPHY_ODTCR_WRODT3_SET

#define DDRPHY_ODTCR_WRODT3_SET (   x)    (((uint32_t)(x) << DDRPHY_ODTCR_WRODT3_SHIFT) & DDRPHY_ODTCR_WRODT3_MASK)

◆ DDRPHY_ODTCR_WRODT3_SHIFT

#define DDRPHY_ODTCR_WRODT3_SHIFT   (28U)

◆ DDRPHY_PGCR0_CKEN_GET

#define DDRPHY_PGCR0_CKEN_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_CKEN_MASK) >> DDRPHY_PGCR0_CKEN_SHIFT)

◆ DDRPHY_PGCR0_CKEN_MASK

#define DDRPHY_PGCR0_CKEN_MASK   (0xFC000000UL)

◆ DDRPHY_PGCR0_CKEN_SET

#define DDRPHY_PGCR0_CKEN_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_CKEN_SHIFT) & DDRPHY_PGCR0_CKEN_MASK)

◆ DDRPHY_PGCR0_CKEN_SHIFT

#define DDRPHY_PGCR0_CKEN_SHIFT   (26U)

◆ DDRPHY_PGCR0_DLTMODE_GET

#define DDRPHY_PGCR0_DLTMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_DLTMODE_MASK) >> DDRPHY_PGCR0_DLTMODE_SHIFT)

◆ DDRPHY_PGCR0_DLTMODE_MASK

#define DDRPHY_PGCR0_DLTMODE_MASK   (0x40U)

◆ DDRPHY_PGCR0_DLTMODE_SET

#define DDRPHY_PGCR0_DLTMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_DLTMODE_SHIFT) & DDRPHY_PGCR0_DLTMODE_MASK)

◆ DDRPHY_PGCR0_DLTMODE_SHIFT

#define DDRPHY_PGCR0_DLTMODE_SHIFT   (6U)

◆ DDRPHY_PGCR0_DLTST_GET

#define DDRPHY_PGCR0_DLTST_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_DLTST_MASK) >> DDRPHY_PGCR0_DLTST_SHIFT)

◆ DDRPHY_PGCR0_DLTST_MASK

#define DDRPHY_PGCR0_DLTST_MASK   (0x80U)

◆ DDRPHY_PGCR0_DLTST_SET

#define DDRPHY_PGCR0_DLTST_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_DLTST_SHIFT) & DDRPHY_PGCR0_DLTST_MASK)

◆ DDRPHY_PGCR0_DLTST_SHIFT

#define DDRPHY_PGCR0_DLTST_SHIFT   (7U)

◆ DDRPHY_PGCR0_DTOSEL_GET

#define DDRPHY_PGCR0_DTOSEL_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_DTOSEL_MASK) >> DDRPHY_PGCR0_DTOSEL_SHIFT)

◆ DDRPHY_PGCR0_DTOSEL_MASK

#define DDRPHY_PGCR0_DTOSEL_MASK   (0x7C000UL)

◆ DDRPHY_PGCR0_DTOSEL_SET

#define DDRPHY_PGCR0_DTOSEL_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_DTOSEL_SHIFT) & DDRPHY_PGCR0_DTOSEL_MASK)

◆ DDRPHY_PGCR0_DTOSEL_SHIFT

#define DDRPHY_PGCR0_DTOSEL_SHIFT   (14U)

◆ DDRPHY_PGCR0_OSCDIV_GET

#define DDRPHY_PGCR0_OSCDIV_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_OSCDIV_MASK) >> DDRPHY_PGCR0_OSCDIV_SHIFT)

◆ DDRPHY_PGCR0_OSCDIV_MASK

#define DDRPHY_PGCR0_OSCDIV_MASK   (0xE00U)

◆ DDRPHY_PGCR0_OSCDIV_SET

#define DDRPHY_PGCR0_OSCDIV_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_OSCDIV_SHIFT) & DDRPHY_PGCR0_OSCDIV_MASK)

◆ DDRPHY_PGCR0_OSCDIV_SHIFT

#define DDRPHY_PGCR0_OSCDIV_SHIFT   (9U)

◆ DDRPHY_PGCR0_OSCEN_GET

#define DDRPHY_PGCR0_OSCEN_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_OSCEN_MASK) >> DDRPHY_PGCR0_OSCEN_SHIFT)

◆ DDRPHY_PGCR0_OSCEN_MASK

#define DDRPHY_PGCR0_OSCEN_MASK   (0x100U)

◆ DDRPHY_PGCR0_OSCEN_SET

#define DDRPHY_PGCR0_OSCEN_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_OSCEN_SHIFT) & DDRPHY_PGCR0_OSCEN_MASK)

◆ DDRPHY_PGCR0_OSCEN_SHIFT

#define DDRPHY_PGCR0_OSCEN_SHIFT   (8U)

◆ DDRPHY_PGCR0_OSCWDL_GET

#define DDRPHY_PGCR0_OSCWDL_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_OSCWDL_MASK) >> DDRPHY_PGCR0_OSCWDL_SHIFT)

◆ DDRPHY_PGCR0_OSCWDL_MASK

#define DDRPHY_PGCR0_OSCWDL_MASK   (0x3000U)

◆ DDRPHY_PGCR0_OSCWDL_SET

#define DDRPHY_PGCR0_OSCWDL_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_OSCWDL_SHIFT) & DDRPHY_PGCR0_OSCWDL_MASK)

◆ DDRPHY_PGCR0_OSCWDL_SHIFT

#define DDRPHY_PGCR0_OSCWDL_SHIFT   (12U)

◆ DDRPHY_PGCR0_PUBMODE_GET

#define DDRPHY_PGCR0_PUBMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_PUBMODE_MASK) >> DDRPHY_PGCR0_PUBMODE_SHIFT)

◆ DDRPHY_PGCR0_PUBMODE_MASK

#define DDRPHY_PGCR0_PUBMODE_MASK   (0x2000000UL)

◆ DDRPHY_PGCR0_PUBMODE_SET

#define DDRPHY_PGCR0_PUBMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_PUBMODE_SHIFT) & DDRPHY_PGCR0_PUBMODE_MASK)

◆ DDRPHY_PGCR0_PUBMODE_SHIFT

#define DDRPHY_PGCR0_PUBMODE_SHIFT   (25U)

◆ DDRPHY_PGCR0_RDBVT_GET

#define DDRPHY_PGCR0_RDBVT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_RDBVT_MASK) >> DDRPHY_PGCR0_RDBVT_SHIFT)

◆ DDRPHY_PGCR0_RDBVT_MASK

#define DDRPHY_PGCR0_RDBVT_MASK   (0x20U)

◆ DDRPHY_PGCR0_RDBVT_SET

#define DDRPHY_PGCR0_RDBVT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_RDBVT_SHIFT) & DDRPHY_PGCR0_RDBVT_MASK)

◆ DDRPHY_PGCR0_RDBVT_SHIFT

#define DDRPHY_PGCR0_RDBVT_SHIFT   (5U)

◆ DDRPHY_PGCR0_RDLVT_GET

#define DDRPHY_PGCR0_RDLVT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_RDLVT_MASK) >> DDRPHY_PGCR0_RDLVT_SHIFT)

◆ DDRPHY_PGCR0_RDLVT_MASK

#define DDRPHY_PGCR0_RDLVT_MASK   (0x4U)

◆ DDRPHY_PGCR0_RDLVT_SET

#define DDRPHY_PGCR0_RDLVT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_RDLVT_SHIFT) & DDRPHY_PGCR0_RDLVT_MASK)

◆ DDRPHY_PGCR0_RDLVT_SHIFT

#define DDRPHY_PGCR0_RDLVT_SHIFT   (2U)

◆ DDRPHY_PGCR0_RGLVT_GET

#define DDRPHY_PGCR0_RGLVT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_RGLVT_MASK) >> DDRPHY_PGCR0_RGLVT_SHIFT)

◆ DDRPHY_PGCR0_RGLVT_MASK

#define DDRPHY_PGCR0_RGLVT_MASK   (0x8U)

◆ DDRPHY_PGCR0_RGLVT_SET

#define DDRPHY_PGCR0_RGLVT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_RGLVT_SHIFT) & DDRPHY_PGCR0_RGLVT_MASK)

◆ DDRPHY_PGCR0_RGLVT_SHIFT

#define DDRPHY_PGCR0_RGLVT_SHIFT   (3U)

◆ DDRPHY_PGCR0_WDBVT_GET

#define DDRPHY_PGCR0_WDBVT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_WDBVT_MASK) >> DDRPHY_PGCR0_WDBVT_SHIFT)

◆ DDRPHY_PGCR0_WDBVT_MASK

#define DDRPHY_PGCR0_WDBVT_MASK   (0x10U)

◆ DDRPHY_PGCR0_WDBVT_SET

#define DDRPHY_PGCR0_WDBVT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_WDBVT_SHIFT) & DDRPHY_PGCR0_WDBVT_MASK)

◆ DDRPHY_PGCR0_WDBVT_SHIFT

#define DDRPHY_PGCR0_WDBVT_SHIFT   (4U)

◆ DDRPHY_PGCR0_WDLVT_GET

#define DDRPHY_PGCR0_WDLVT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_WDLVT_MASK) >> DDRPHY_PGCR0_WDLVT_SHIFT)

◆ DDRPHY_PGCR0_WDLVT_MASK

#define DDRPHY_PGCR0_WDLVT_MASK   (0x2U)

◆ DDRPHY_PGCR0_WDLVT_SET

#define DDRPHY_PGCR0_WDLVT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_WDLVT_SHIFT) & DDRPHY_PGCR0_WDLVT_MASK)

◆ DDRPHY_PGCR0_WDLVT_SHIFT

#define DDRPHY_PGCR0_WDLVT_SHIFT   (1U)

◆ DDRPHY_PGCR0_WLLVT_GET

#define DDRPHY_PGCR0_WLLVT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR0_WLLVT_MASK) >> DDRPHY_PGCR0_WLLVT_SHIFT)

◆ DDRPHY_PGCR0_WLLVT_MASK

#define DDRPHY_PGCR0_WLLVT_MASK   (0x1U)

◆ DDRPHY_PGCR0_WLLVT_SET

#define DDRPHY_PGCR0_WLLVT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR0_WLLVT_SHIFT) & DDRPHY_PGCR0_WLLVT_MASK)

◆ DDRPHY_PGCR0_WLLVT_SHIFT

#define DDRPHY_PGCR0_WLLVT_SHIFT   (0U)

◆ DDRPHY_PGCR1_ACHRST_GET

#define DDRPHY_PGCR1_ACHRST_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_ACHRST_MASK) >> DDRPHY_PGCR1_ACHRST_SHIFT)

◆ DDRPHY_PGCR1_ACHRST_MASK

#define DDRPHY_PGCR1_ACHRST_MASK   (0x20U)

◆ DDRPHY_PGCR1_ACHRST_SET

#define DDRPHY_PGCR1_ACHRST_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_ACHRST_SHIFT) & DDRPHY_PGCR1_ACHRST_MASK)

◆ DDRPHY_PGCR1_ACHRST_SHIFT

#define DDRPHY_PGCR1_ACHRST_SHIFT   (5U)

◆ DDRPHY_PGCR1_DLDLMT_GET

#define DDRPHY_PGCR1_DLDLMT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_DLDLMT_MASK) >> DDRPHY_PGCR1_DLDLMT_SHIFT)

◆ DDRPHY_PGCR1_DLDLMT_MASK

#define DDRPHY_PGCR1_DLDLMT_MASK   (0x7F8000UL)

◆ DDRPHY_PGCR1_DLDLMT_SET

#define DDRPHY_PGCR1_DLDLMT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_DLDLMT_SHIFT) & DDRPHY_PGCR1_DLDLMT_MASK)

◆ DDRPHY_PGCR1_DLDLMT_SHIFT

#define DDRPHY_PGCR1_DLDLMT_SHIFT   (15U)

◆ DDRPHY_PGCR1_DXHRST_GET

#define DDRPHY_PGCR1_DXHRST_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_DXHRST_MASK) >> DDRPHY_PGCR1_DXHRST_SHIFT)

◆ DDRPHY_PGCR1_DXHRST_MASK

#define DDRPHY_PGCR1_DXHRST_MASK   (0x2000000UL)

◆ DDRPHY_PGCR1_DXHRST_SET

#define DDRPHY_PGCR1_DXHRST_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_DXHRST_SHIFT) & DDRPHY_PGCR1_DXHRST_MASK)

◆ DDRPHY_PGCR1_DXHRST_SHIFT

#define DDRPHY_PGCR1_DXHRST_SHIFT   (25U)

◆ DDRPHY_PGCR1_FDEPTH_GET

#define DDRPHY_PGCR1_FDEPTH_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_FDEPTH_MASK) >> DDRPHY_PGCR1_FDEPTH_SHIFT)

◆ DDRPHY_PGCR1_FDEPTH_MASK

#define DDRPHY_PGCR1_FDEPTH_MASK   (0x6000U)

◆ DDRPHY_PGCR1_FDEPTH_SET

#define DDRPHY_PGCR1_FDEPTH_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_FDEPTH_SHIFT) & DDRPHY_PGCR1_FDEPTH_MASK)

◆ DDRPHY_PGCR1_FDEPTH_SHIFT

#define DDRPHY_PGCR1_FDEPTH_SHIFT   (13U)

◆ DDRPHY_PGCR1_INHVT_GET

#define DDRPHY_PGCR1_INHVT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_INHVT_MASK) >> DDRPHY_PGCR1_INHVT_SHIFT)

◆ DDRPHY_PGCR1_INHVT_MASK

#define DDRPHY_PGCR1_INHVT_MASK   (0x4000000UL)

◆ DDRPHY_PGCR1_INHVT_SET

#define DDRPHY_PGCR1_INHVT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_INHVT_SHIFT) & DDRPHY_PGCR1_INHVT_MASK)

◆ DDRPHY_PGCR1_INHVT_SHIFT

#define DDRPHY_PGCR1_INHVT_SHIFT   (26U)

◆ DDRPHY_PGCR1_IODDRM_GET

#define DDRPHY_PGCR1_IODDRM_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_IODDRM_MASK) >> DDRPHY_PGCR1_IODDRM_SHIFT)

◆ DDRPHY_PGCR1_IODDRM_MASK

#define DDRPHY_PGCR1_IODDRM_MASK   (0x180U)

◆ DDRPHY_PGCR1_IODDRM_SET

#define DDRPHY_PGCR1_IODDRM_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_IODDRM_SHIFT) & DDRPHY_PGCR1_IODDRM_MASK)

◆ DDRPHY_PGCR1_IODDRM_SHIFT

#define DDRPHY_PGCR1_IODDRM_SHIFT   (7U)

◆ DDRPHY_PGCR1_IOLB_GET

#define DDRPHY_PGCR1_IOLB_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_IOLB_MASK) >> DDRPHY_PGCR1_IOLB_SHIFT)

◆ DDRPHY_PGCR1_IOLB_MASK

#define DDRPHY_PGCR1_IOLB_MASK   (0x8000000UL)

◆ DDRPHY_PGCR1_IOLB_SET

#define DDRPHY_PGCR1_IOLB_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_IOLB_SHIFT) & DDRPHY_PGCR1_IOLB_MASK)

◆ DDRPHY_PGCR1_IOLB_SHIFT

#define DDRPHY_PGCR1_IOLB_SHIFT   (27U)

◆ DDRPHY_PGCR1_LBDQSS_GET

#define DDRPHY_PGCR1_LBDQSS_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_LBDQSS_MASK) >> DDRPHY_PGCR1_LBDQSS_SHIFT)

◆ DDRPHY_PGCR1_LBDQSS_MASK

#define DDRPHY_PGCR1_LBDQSS_MASK   (0x10000000UL)

◆ DDRPHY_PGCR1_LBDQSS_SET

#define DDRPHY_PGCR1_LBDQSS_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_LBDQSS_SHIFT) & DDRPHY_PGCR1_LBDQSS_MASK)

◆ DDRPHY_PGCR1_LBDQSS_SHIFT

#define DDRPHY_PGCR1_LBDQSS_SHIFT   (28U)

◆ DDRPHY_PGCR1_LBGDQS_GET

#define DDRPHY_PGCR1_LBGDQS_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_LBGDQS_MASK) >> DDRPHY_PGCR1_LBGDQS_SHIFT)

◆ DDRPHY_PGCR1_LBGDQS_MASK

#define DDRPHY_PGCR1_LBGDQS_MASK   (0x60000000UL)

◆ DDRPHY_PGCR1_LBGDQS_SET

#define DDRPHY_PGCR1_LBGDQS_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_LBGDQS_SHIFT) & DDRPHY_PGCR1_LBGDQS_MASK)

◆ DDRPHY_PGCR1_LBGDQS_SHIFT

#define DDRPHY_PGCR1_LBGDQS_SHIFT   (29U)

◆ DDRPHY_PGCR1_LBMODE_GET

#define DDRPHY_PGCR1_LBMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_LBMODE_MASK) >> DDRPHY_PGCR1_LBMODE_SHIFT)

◆ DDRPHY_PGCR1_LBMODE_MASK

#define DDRPHY_PGCR1_LBMODE_MASK   (0x80000000UL)

◆ DDRPHY_PGCR1_LBMODE_SET

#define DDRPHY_PGCR1_LBMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_LBMODE_SHIFT) & DDRPHY_PGCR1_LBMODE_MASK)

◆ DDRPHY_PGCR1_LBMODE_SHIFT

#define DDRPHY_PGCR1_LBMODE_SHIFT   (31U)

◆ DDRPHY_PGCR1_LPFDEPTH_GET

#define DDRPHY_PGCR1_LPFDEPTH_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_LPFDEPTH_MASK) >> DDRPHY_PGCR1_LPFDEPTH_SHIFT)

◆ DDRPHY_PGCR1_LPFDEPTH_MASK

#define DDRPHY_PGCR1_LPFDEPTH_MASK   (0x1800U)

◆ DDRPHY_PGCR1_LPFDEPTH_SET

#define DDRPHY_PGCR1_LPFDEPTH_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_LPFDEPTH_SHIFT) & DDRPHY_PGCR1_LPFDEPTH_MASK)

◆ DDRPHY_PGCR1_LPFDEPTH_SHIFT

#define DDRPHY_PGCR1_LPFDEPTH_SHIFT   (11U)

◆ DDRPHY_PGCR1_LPFEN_GET

#define DDRPHY_PGCR1_LPFEN_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_LPFEN_MASK) >> DDRPHY_PGCR1_LPFEN_SHIFT)

◆ DDRPHY_PGCR1_LPFEN_MASK

#define DDRPHY_PGCR1_LPFEN_MASK   (0x400U)

◆ DDRPHY_PGCR1_LPFEN_SET

#define DDRPHY_PGCR1_LPFEN_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_LPFEN_SHIFT) & DDRPHY_PGCR1_LPFEN_MASK)

◆ DDRPHY_PGCR1_LPFEN_SHIFT

#define DDRPHY_PGCR1_LPFEN_SHIFT   (10U)

◆ DDRPHY_PGCR1_MDLEN_GET

#define DDRPHY_PGCR1_MDLEN_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_MDLEN_MASK) >> DDRPHY_PGCR1_MDLEN_SHIFT)

◆ DDRPHY_PGCR1_MDLEN_MASK

#define DDRPHY_PGCR1_MDLEN_MASK   (0x200U)

◆ DDRPHY_PGCR1_MDLEN_SET

#define DDRPHY_PGCR1_MDLEN_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_MDLEN_SHIFT) & DDRPHY_PGCR1_MDLEN_MASK)

◆ DDRPHY_PGCR1_MDLEN_SHIFT

#define DDRPHY_PGCR1_MDLEN_SHIFT   (9U)

◆ DDRPHY_PGCR1_PDDISDX_GET

#define DDRPHY_PGCR1_PDDISDX_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_PDDISDX_MASK) >> DDRPHY_PGCR1_PDDISDX_SHIFT)

◆ DDRPHY_PGCR1_PDDISDX_MASK

#define DDRPHY_PGCR1_PDDISDX_MASK   (0x1U)

◆ DDRPHY_PGCR1_PDDISDX_SET

#define DDRPHY_PGCR1_PDDISDX_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_PDDISDX_SHIFT) & DDRPHY_PGCR1_PDDISDX_MASK)

◆ DDRPHY_PGCR1_PDDISDX_SHIFT

#define DDRPHY_PGCR1_PDDISDX_SHIFT   (0U)

◆ DDRPHY_PGCR1_WLMODE_GET

#define DDRPHY_PGCR1_WLMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_WLMODE_MASK) >> DDRPHY_PGCR1_WLMODE_SHIFT)

◆ DDRPHY_PGCR1_WLMODE_MASK

#define DDRPHY_PGCR1_WLMODE_MASK   (0x2U)

◆ DDRPHY_PGCR1_WLMODE_SET

#define DDRPHY_PGCR1_WLMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_WLMODE_SHIFT) & DDRPHY_PGCR1_WLMODE_MASK)

◆ DDRPHY_PGCR1_WLMODE_SHIFT

#define DDRPHY_PGCR1_WLMODE_SHIFT   (1U)

◆ DDRPHY_PGCR1_WLSELT_GET

#define DDRPHY_PGCR1_WLSELT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_WLSELT_MASK) >> DDRPHY_PGCR1_WLSELT_SHIFT)

◆ DDRPHY_PGCR1_WLSELT_MASK

#define DDRPHY_PGCR1_WLSELT_MASK   (0x40U)

◆ DDRPHY_PGCR1_WLSELT_SET

#define DDRPHY_PGCR1_WLSELT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_WLSELT_SHIFT) & DDRPHY_PGCR1_WLSELT_MASK)

◆ DDRPHY_PGCR1_WLSELT_SHIFT

#define DDRPHY_PGCR1_WLSELT_SHIFT   (6U)

◆ DDRPHY_PGCR1_WLSTEP_GET

#define DDRPHY_PGCR1_WLSTEP_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_WLSTEP_MASK) >> DDRPHY_PGCR1_WLSTEP_SHIFT)

◆ DDRPHY_PGCR1_WLSTEP_MASK

#define DDRPHY_PGCR1_WLSTEP_MASK   (0x4U)

◆ DDRPHY_PGCR1_WLSTEP_SET

#define DDRPHY_PGCR1_WLSTEP_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_WLSTEP_SHIFT) & DDRPHY_PGCR1_WLSTEP_MASK)

◆ DDRPHY_PGCR1_WLSTEP_SHIFT

#define DDRPHY_PGCR1_WLSTEP_SHIFT   (2U)

◆ DDRPHY_PGCR1_WSLOPT_GET

#define DDRPHY_PGCR1_WSLOPT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_WSLOPT_MASK) >> DDRPHY_PGCR1_WSLOPT_SHIFT)

◆ DDRPHY_PGCR1_WSLOPT_MASK

#define DDRPHY_PGCR1_WSLOPT_MASK   (0x10U)

◆ DDRPHY_PGCR1_WSLOPT_SET

#define DDRPHY_PGCR1_WSLOPT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_WSLOPT_SHIFT) & DDRPHY_PGCR1_WSLOPT_MASK)

◆ DDRPHY_PGCR1_WSLOPT_SHIFT

#define DDRPHY_PGCR1_WSLOPT_SHIFT   (4U)

◆ DDRPHY_PGCR1_ZCKSEL_GET

#define DDRPHY_PGCR1_ZCKSEL_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR1_ZCKSEL_MASK) >> DDRPHY_PGCR1_ZCKSEL_SHIFT)

◆ DDRPHY_PGCR1_ZCKSEL_MASK

#define DDRPHY_PGCR1_ZCKSEL_MASK   (0x1800000UL)

◆ DDRPHY_PGCR1_ZCKSEL_SET

#define DDRPHY_PGCR1_ZCKSEL_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR1_ZCKSEL_SHIFT) & DDRPHY_PGCR1_ZCKSEL_MASK)

◆ DDRPHY_PGCR1_ZCKSEL_SHIFT

#define DDRPHY_PGCR1_ZCKSEL_SHIFT   (23U)

◆ DDRPHY_PGCR2_ACPDDC_GET

#define DDRPHY_PGCR2_ACPDDC_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR2_ACPDDC_MASK) >> DDRPHY_PGCR2_ACPDDC_SHIFT)

◆ DDRPHY_PGCR2_ACPDDC_MASK

#define DDRPHY_PGCR2_ACPDDC_MASK   (0x20000000UL)

◆ DDRPHY_PGCR2_ACPDDC_SET

#define DDRPHY_PGCR2_ACPDDC_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR2_ACPDDC_SHIFT) & DDRPHY_PGCR2_ACPDDC_MASK)

◆ DDRPHY_PGCR2_ACPDDC_SHIFT

#define DDRPHY_PGCR2_ACPDDC_SHIFT   (29U)

◆ DDRPHY_PGCR2_DTPMXTMR_GET

#define DDRPHY_PGCR2_DTPMXTMR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR2_DTPMXTMR_MASK) >> DDRPHY_PGCR2_DTPMXTMR_SHIFT)

◆ DDRPHY_PGCR2_DTPMXTMR_MASK

#define DDRPHY_PGCR2_DTPMXTMR_MASK   (0xFF00000UL)

◆ DDRPHY_PGCR2_DTPMXTMR_SET

#define DDRPHY_PGCR2_DTPMXTMR_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR2_DTPMXTMR_SHIFT) & DDRPHY_PGCR2_DTPMXTMR_MASK)

◆ DDRPHY_PGCR2_DTPMXTMR_SHIFT

#define DDRPHY_PGCR2_DTPMXTMR_SHIFT   (20U)

◆ DDRPHY_PGCR2_DYNACPDD1_GET

#define DDRPHY_PGCR2_DYNACPDD1_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR2_DYNACPDD1_MASK) >> DDRPHY_PGCR2_DYNACPDD1_SHIFT)

◆ DDRPHY_PGCR2_DYNACPDD1_MASK

#define DDRPHY_PGCR2_DYNACPDD1_MASK   (0x80000000UL)

◆ DDRPHY_PGCR2_DYNACPDD1_SET

#define DDRPHY_PGCR2_DYNACPDD1_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR2_DYNACPDD1_SHIFT) & DDRPHY_PGCR2_DYNACPDD1_MASK)

◆ DDRPHY_PGCR2_DYNACPDD1_SHIFT

#define DDRPHY_PGCR2_DYNACPDD1_SHIFT   (31U)

◆ DDRPHY_PGCR2_FXDLAT_GET

#define DDRPHY_PGCR2_FXDLAT_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR2_FXDLAT_MASK) >> DDRPHY_PGCR2_FXDLAT_SHIFT)

◆ DDRPHY_PGCR2_FXDLAT_MASK

#define DDRPHY_PGCR2_FXDLAT_MASK   (0x80000UL)

◆ DDRPHY_PGCR2_FXDLAT_SET

#define DDRPHY_PGCR2_FXDLAT_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR2_FXDLAT_SHIFT) & DDRPHY_PGCR2_FXDLAT_MASK)

◆ DDRPHY_PGCR2_FXDLAT_SHIFT

#define DDRPHY_PGCR2_FXDLAT_SHIFT   (19U)

◆ DDRPHY_PGCR2_LPMSTRC0_GET

#define DDRPHY_PGCR2_LPMSTRC0_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR2_LPMSTRC0_MASK) >> DDRPHY_PGCR2_LPMSTRC0_SHIFT)

◆ DDRPHY_PGCR2_LPMSTRC0_MASK

#define DDRPHY_PGCR2_LPMSTRC0_MASK   (0x40000000UL)

◆ DDRPHY_PGCR2_LPMSTRC0_SET

#define DDRPHY_PGCR2_LPMSTRC0_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR2_LPMSTRC0_SHIFT) & DDRPHY_PGCR2_LPMSTRC0_MASK)

◆ DDRPHY_PGCR2_LPMSTRC0_SHIFT

#define DDRPHY_PGCR2_LPMSTRC0_SHIFT   (30U)

◆ DDRPHY_PGCR2_NOBUB_GET

#define DDRPHY_PGCR2_NOBUB_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR2_NOBUB_MASK) >> DDRPHY_PGCR2_NOBUB_SHIFT)

◆ DDRPHY_PGCR2_NOBUB_MASK

#define DDRPHY_PGCR2_NOBUB_MASK   (0x40000UL)

◆ DDRPHY_PGCR2_NOBUB_SET

#define DDRPHY_PGCR2_NOBUB_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR2_NOBUB_SHIFT) & DDRPHY_PGCR2_NOBUB_MASK)

◆ DDRPHY_PGCR2_NOBUB_SHIFT

#define DDRPHY_PGCR2_NOBUB_SHIFT   (18U)

◆ DDRPHY_PGCR2_SHRAC_GET

#define DDRPHY_PGCR2_SHRAC_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR2_SHRAC_MASK) >> DDRPHY_PGCR2_SHRAC_SHIFT)

◆ DDRPHY_PGCR2_SHRAC_MASK

#define DDRPHY_PGCR2_SHRAC_MASK   (0x10000000UL)

◆ DDRPHY_PGCR2_SHRAC_SET

#define DDRPHY_PGCR2_SHRAC_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR2_SHRAC_SHIFT) & DDRPHY_PGCR2_SHRAC_MASK)

◆ DDRPHY_PGCR2_SHRAC_SHIFT

#define DDRPHY_PGCR2_SHRAC_SHIFT   (28U)

◆ DDRPHY_PGCR2_TREFPRD_GET

#define DDRPHY_PGCR2_TREFPRD_GET (   x)    (((uint32_t)(x) & DDRPHY_PGCR2_TREFPRD_MASK) >> DDRPHY_PGCR2_TREFPRD_SHIFT)

◆ DDRPHY_PGCR2_TREFPRD_MASK

#define DDRPHY_PGCR2_TREFPRD_MASK   (0x3FFFFUL)

◆ DDRPHY_PGCR2_TREFPRD_SET

#define DDRPHY_PGCR2_TREFPRD_SET (   x)    (((uint32_t)(x) << DDRPHY_PGCR2_TREFPRD_SHIFT) & DDRPHY_PGCR2_TREFPRD_MASK)

◆ DDRPHY_PGCR2_TREFPRD_SHIFT

#define DDRPHY_PGCR2_TREFPRD_SHIFT   (0U)

◆ DDRPHY_PGSR0_APLOCK_GET

#define DDRPHY_PGSR0_APLOCK_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_APLOCK_MASK) >> DDRPHY_PGSR0_APLOCK_SHIFT)

◆ DDRPHY_PGSR0_APLOCK_MASK

#define DDRPHY_PGSR0_APLOCK_MASK   (0x80000000UL)

◆ DDRPHY_PGSR0_APLOCK_SHIFT

#define DDRPHY_PGSR0_APLOCK_SHIFT   (31U)

◆ DDRPHY_PGSR0_DCDONE_GET

#define DDRPHY_PGSR0_DCDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_DCDONE_MASK) >> DDRPHY_PGSR0_DCDONE_SHIFT)

◆ DDRPHY_PGSR0_DCDONE_MASK

#define DDRPHY_PGSR0_DCDONE_MASK   (0x4U)

◆ DDRPHY_PGSR0_DCDONE_SHIFT

#define DDRPHY_PGSR0_DCDONE_SHIFT   (2U)

◆ DDRPHY_PGSR0_DIDONE_GET

#define DDRPHY_PGSR0_DIDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_DIDONE_MASK) >> DDRPHY_PGSR0_DIDONE_SHIFT)

◆ DDRPHY_PGSR0_DIDONE_MASK

#define DDRPHY_PGSR0_DIDONE_MASK   (0x10U)

◆ DDRPHY_PGSR0_DIDONE_SHIFT

#define DDRPHY_PGSR0_DIDONE_SHIFT   (4U)

◆ DDRPHY_PGSR0_IDONE_GET

#define DDRPHY_PGSR0_IDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_IDONE_MASK) >> DDRPHY_PGSR0_IDONE_SHIFT)

◆ DDRPHY_PGSR0_IDONE_MASK

#define DDRPHY_PGSR0_IDONE_MASK   (0x1U)

◆ DDRPHY_PGSR0_IDONE_SHIFT

#define DDRPHY_PGSR0_IDONE_SHIFT   (0U)

◆ DDRPHY_PGSR0_PLDONE_CHN_GET

#define DDRPHY_PGSR0_PLDONE_CHN_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_PLDONE_CHN_MASK) >> DDRPHY_PGSR0_PLDONE_CHN_SHIFT)

◆ DDRPHY_PGSR0_PLDONE_CHN_MASK

#define DDRPHY_PGSR0_PLDONE_CHN_MASK   (0x30000000UL)

◆ DDRPHY_PGSR0_PLDONE_CHN_SHIFT

#define DDRPHY_PGSR0_PLDONE_CHN_SHIFT   (28U)

◆ DDRPHY_PGSR0_PLDONE_GET

#define DDRPHY_PGSR0_PLDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_PLDONE_MASK) >> DDRPHY_PGSR0_PLDONE_SHIFT)

◆ DDRPHY_PGSR0_PLDONE_MASK

#define DDRPHY_PGSR0_PLDONE_MASK   (0x2U)

◆ DDRPHY_PGSR0_PLDONE_SHIFT

#define DDRPHY_PGSR0_PLDONE_SHIFT   (1U)

◆ DDRPHY_PGSR0_QSGDONE_GET

#define DDRPHY_PGSR0_QSGDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_QSGDONE_MASK) >> DDRPHY_PGSR0_QSGDONE_SHIFT)

◆ DDRPHY_PGSR0_QSGDONE_MASK

#define DDRPHY_PGSR0_QSGDONE_MASK   (0x40U)

◆ DDRPHY_PGSR0_QSGDONE_SHIFT

#define DDRPHY_PGSR0_QSGDONE_SHIFT   (6U)

◆ DDRPHY_PGSR0_QSGERR_GET

#define DDRPHY_PGSR0_QSGERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_QSGERR_MASK) >> DDRPHY_PGSR0_QSGERR_SHIFT)

◆ DDRPHY_PGSR0_QSGERR_MASK

#define DDRPHY_PGSR0_QSGERR_MASK   (0x400000UL)

◆ DDRPHY_PGSR0_QSGERR_SHIFT

#define DDRPHY_PGSR0_QSGERR_SHIFT   (22U)

◆ DDRPHY_PGSR0_RDDONE_GET

#define DDRPHY_PGSR0_RDDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_RDDONE_MASK) >> DDRPHY_PGSR0_RDDONE_SHIFT)

◆ DDRPHY_PGSR0_RDDONE_MASK

#define DDRPHY_PGSR0_RDDONE_MASK   (0x100U)

◆ DDRPHY_PGSR0_RDDONE_SHIFT

#define DDRPHY_PGSR0_RDDONE_SHIFT   (8U)

◆ DDRPHY_PGSR0_RDERR_GET

#define DDRPHY_PGSR0_RDERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_RDERR_MASK) >> DDRPHY_PGSR0_RDERR_SHIFT)

◆ DDRPHY_PGSR0_RDERR_MASK

#define DDRPHY_PGSR0_RDERR_MASK   (0x1000000UL)

◆ DDRPHY_PGSR0_RDERR_SHIFT

#define DDRPHY_PGSR0_RDERR_SHIFT   (24U)

◆ DDRPHY_PGSR0_REDONE_GET

#define DDRPHY_PGSR0_REDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_REDONE_MASK) >> DDRPHY_PGSR0_REDONE_SHIFT)

◆ DDRPHY_PGSR0_REDONE_MASK

#define DDRPHY_PGSR0_REDONE_MASK   (0x400U)

◆ DDRPHY_PGSR0_REDONE_SHIFT

#define DDRPHY_PGSR0_REDONE_SHIFT   (10U)

◆ DDRPHY_PGSR0_REERR_GET

#define DDRPHY_PGSR0_REERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_REERR_MASK) >> DDRPHY_PGSR0_REERR_SHIFT)

◆ DDRPHY_PGSR0_REERR_MASK

#define DDRPHY_PGSR0_REERR_MASK   (0x4000000UL)

◆ DDRPHY_PGSR0_REERR_SHIFT

#define DDRPHY_PGSR0_REERR_SHIFT   (26U)

◆ DDRPHY_PGSR0_WDDONE_GET

#define DDRPHY_PGSR0_WDDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_WDDONE_MASK) >> DDRPHY_PGSR0_WDDONE_SHIFT)

◆ DDRPHY_PGSR0_WDDONE_MASK

#define DDRPHY_PGSR0_WDDONE_MASK   (0x200U)

◆ DDRPHY_PGSR0_WDDONE_SHIFT

#define DDRPHY_PGSR0_WDDONE_SHIFT   (9U)

◆ DDRPHY_PGSR0_WDERR_GET

#define DDRPHY_PGSR0_WDERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_WDERR_MASK) >> DDRPHY_PGSR0_WDERR_SHIFT)

◆ DDRPHY_PGSR0_WDERR_MASK

#define DDRPHY_PGSR0_WDERR_MASK   (0x2000000UL)

◆ DDRPHY_PGSR0_WDERR_SHIFT

#define DDRPHY_PGSR0_WDERR_SHIFT   (25U)

◆ DDRPHY_PGSR0_WEDONE_GET

#define DDRPHY_PGSR0_WEDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_WEDONE_MASK) >> DDRPHY_PGSR0_WEDONE_SHIFT)

◆ DDRPHY_PGSR0_WEDONE_MASK

#define DDRPHY_PGSR0_WEDONE_MASK   (0x800U)

◆ DDRPHY_PGSR0_WEDONE_SHIFT

#define DDRPHY_PGSR0_WEDONE_SHIFT   (11U)

◆ DDRPHY_PGSR0_WEERR_GET

#define DDRPHY_PGSR0_WEERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_WEERR_MASK) >> DDRPHY_PGSR0_WEERR_SHIFT)

◆ DDRPHY_PGSR0_WEERR_MASK

#define DDRPHY_PGSR0_WEERR_MASK   (0x8000000UL)

◆ DDRPHY_PGSR0_WEERR_SHIFT

#define DDRPHY_PGSR0_WEERR_SHIFT   (27U)

◆ DDRPHY_PGSR0_WLADONE_GET

#define DDRPHY_PGSR0_WLADONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_WLADONE_MASK) >> DDRPHY_PGSR0_WLADONE_SHIFT)

◆ DDRPHY_PGSR0_WLADONE_MASK

#define DDRPHY_PGSR0_WLADONE_MASK   (0x80U)

◆ DDRPHY_PGSR0_WLADONE_SHIFT

#define DDRPHY_PGSR0_WLADONE_SHIFT   (7U)

◆ DDRPHY_PGSR0_WLAERR_GET

#define DDRPHY_PGSR0_WLAERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_WLAERR_MASK) >> DDRPHY_PGSR0_WLAERR_SHIFT)

◆ DDRPHY_PGSR0_WLAERR_MASK

#define DDRPHY_PGSR0_WLAERR_MASK   (0x800000UL)

◆ DDRPHY_PGSR0_WLAERR_SHIFT

#define DDRPHY_PGSR0_WLAERR_SHIFT   (23U)

◆ DDRPHY_PGSR0_WLDONE_GET

#define DDRPHY_PGSR0_WLDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_WLDONE_MASK) >> DDRPHY_PGSR0_WLDONE_SHIFT)

◆ DDRPHY_PGSR0_WLDONE_MASK

#define DDRPHY_PGSR0_WLDONE_MASK   (0x20U)

◆ DDRPHY_PGSR0_WLDONE_SHIFT

#define DDRPHY_PGSR0_WLDONE_SHIFT   (5U)

◆ DDRPHY_PGSR0_WLERR_GET

#define DDRPHY_PGSR0_WLERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_WLERR_MASK) >> DDRPHY_PGSR0_WLERR_SHIFT)

◆ DDRPHY_PGSR0_WLERR_MASK

#define DDRPHY_PGSR0_WLERR_MASK   (0x200000UL)

◆ DDRPHY_PGSR0_WLERR_SHIFT

#define DDRPHY_PGSR0_WLERR_SHIFT   (21U)

◆ DDRPHY_PGSR0_ZCDONE_GET

#define DDRPHY_PGSR0_ZCDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_ZCDONE_MASK) >> DDRPHY_PGSR0_ZCDONE_SHIFT)

◆ DDRPHY_PGSR0_ZCDONE_MASK

#define DDRPHY_PGSR0_ZCDONE_MASK   (0x8U)

◆ DDRPHY_PGSR0_ZCDONE_SHIFT

#define DDRPHY_PGSR0_ZCDONE_SHIFT   (3U)

◆ DDRPHY_PGSR0_ZCERR_GET

#define DDRPHY_PGSR0_ZCERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR0_ZCERR_MASK) >> DDRPHY_PGSR0_ZCERR_SHIFT)

◆ DDRPHY_PGSR0_ZCERR_MASK

#define DDRPHY_PGSR0_ZCERR_MASK   (0x100000UL)

◆ DDRPHY_PGSR0_ZCERR_SHIFT

#define DDRPHY_PGSR0_ZCERR_SHIFT   (20U)

◆ DDRPHY_PGSR1_DLTCODE_GET

#define DDRPHY_PGSR1_DLTCODE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR1_DLTCODE_MASK) >> DDRPHY_PGSR1_DLTCODE_SHIFT)

◆ DDRPHY_PGSR1_DLTCODE_MASK

#define DDRPHY_PGSR1_DLTCODE_MASK   (0x1FFFFFEUL)

◆ DDRPHY_PGSR1_DLTCODE_SHIFT

#define DDRPHY_PGSR1_DLTCODE_SHIFT   (1U)

◆ DDRPHY_PGSR1_DLTDONE_GET

#define DDRPHY_PGSR1_DLTDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR1_DLTDONE_MASK) >> DDRPHY_PGSR1_DLTDONE_SHIFT)

◆ DDRPHY_PGSR1_DLTDONE_MASK

#define DDRPHY_PGSR1_DLTDONE_MASK   (0x1U)

◆ DDRPHY_PGSR1_DLTDONE_SHIFT

#define DDRPHY_PGSR1_DLTDONE_SHIFT   (0U)

◆ DDRPHY_PGSR1_PARERR_GET

#define DDRPHY_PGSR1_PARERR_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR1_PARERR_MASK) >> DDRPHY_PGSR1_PARERR_SHIFT)

◆ DDRPHY_PGSR1_PARERR_MASK

#define DDRPHY_PGSR1_PARERR_MASK   (0x80000000UL)

◆ DDRPHY_PGSR1_PARERR_SHIFT

#define DDRPHY_PGSR1_PARERR_SHIFT   (31U)

◆ DDRPHY_PGSR1_VTSTOP_GET

#define DDRPHY_PGSR1_VTSTOP_GET (   x)    (((uint32_t)(x) & DDRPHY_PGSR1_VTSTOP_MASK) >> DDRPHY_PGSR1_VTSTOP_SHIFT)

◆ DDRPHY_PGSR1_VTSTOP_MASK

#define DDRPHY_PGSR1_VTSTOP_MASK   (0x40000000UL)

◆ DDRPHY_PGSR1_VTSTOP_SHIFT

#define DDRPHY_PGSR1_VTSTOP_SHIFT   (30U)

◆ DDRPHY_PIR_CLRSR_GET

#define DDRPHY_PIR_CLRSR_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_CLRSR_MASK) >> DDRPHY_PIR_CLRSR_SHIFT)

◆ DDRPHY_PIR_CLRSR_MASK

#define DDRPHY_PIR_CLRSR_MASK   (0x8000000UL)

◆ DDRPHY_PIR_CLRSR_SET

#define DDRPHY_PIR_CLRSR_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_CLRSR_SHIFT) & DDRPHY_PIR_CLRSR_MASK)

◆ DDRPHY_PIR_CLRSR_SHIFT

#define DDRPHY_PIR_CLRSR_SHIFT   (27U)

◆ DDRPHY_PIR_CTLDINIT_GET

#define DDRPHY_PIR_CTLDINIT_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_CTLDINIT_MASK) >> DDRPHY_PIR_CTLDINIT_SHIFT)

◆ DDRPHY_PIR_CTLDINIT_MASK

#define DDRPHY_PIR_CTLDINIT_MASK   (0x40000UL)

◆ DDRPHY_PIR_CTLDINIT_SET

#define DDRPHY_PIR_CTLDINIT_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_CTLDINIT_SHIFT) & DDRPHY_PIR_CTLDINIT_MASK)

◆ DDRPHY_PIR_CTLDINIT_SHIFT

#define DDRPHY_PIR_CTLDINIT_SHIFT   (18U)

◆ DDRPHY_PIR_DCAL_GET

#define DDRPHY_PIR_DCAL_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_DCAL_MASK) >> DDRPHY_PIR_DCAL_SHIFT)

◆ DDRPHY_PIR_DCAL_MASK

#define DDRPHY_PIR_DCAL_MASK   (0x20U)

◆ DDRPHY_PIR_DCAL_SET

#define DDRPHY_PIR_DCAL_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_DCAL_SHIFT) & DDRPHY_PIR_DCAL_MASK)

◆ DDRPHY_PIR_DCAL_SHIFT

#define DDRPHY_PIR_DCAL_SHIFT   (5U)

◆ DDRPHY_PIR_DCALBYP_GET

#define DDRPHY_PIR_DCALBYP_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_DCALBYP_MASK) >> DDRPHY_PIR_DCALBYP_SHIFT)

◆ DDRPHY_PIR_DCALBYP_MASK

#define DDRPHY_PIR_DCALBYP_MASK   (0x20000000UL)

◆ DDRPHY_PIR_DCALBYP_SET

#define DDRPHY_PIR_DCALBYP_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_DCALBYP_SHIFT) & DDRPHY_PIR_DCALBYP_MASK)

◆ DDRPHY_PIR_DCALBYP_SHIFT

#define DDRPHY_PIR_DCALBYP_SHIFT   (29U)

◆ DDRPHY_PIR_DRAMINIT_GET

#define DDRPHY_PIR_DRAMINIT_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_DRAMINIT_MASK) >> DDRPHY_PIR_DRAMINIT_SHIFT)

◆ DDRPHY_PIR_DRAMINIT_MASK

#define DDRPHY_PIR_DRAMINIT_MASK   (0x100U)

◆ DDRPHY_PIR_DRAMINIT_SET

#define DDRPHY_PIR_DRAMINIT_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_DRAMINIT_SHIFT) & DDRPHY_PIR_DRAMINIT_MASK)

◆ DDRPHY_PIR_DRAMINIT_SHIFT

#define DDRPHY_PIR_DRAMINIT_SHIFT   (8U)

◆ DDRPHY_PIR_DRAMRST_GET

#define DDRPHY_PIR_DRAMRST_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_DRAMRST_MASK) >> DDRPHY_PIR_DRAMRST_SHIFT)

◆ DDRPHY_PIR_DRAMRST_MASK

#define DDRPHY_PIR_DRAMRST_MASK   (0x80U)

◆ DDRPHY_PIR_DRAMRST_SET

#define DDRPHY_PIR_DRAMRST_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_DRAMRST_SHIFT) & DDRPHY_PIR_DRAMRST_MASK)

◆ DDRPHY_PIR_DRAMRST_SHIFT

#define DDRPHY_PIR_DRAMRST_SHIFT   (7U)

◆ DDRPHY_PIR_ICPC_GET

#define DDRPHY_PIR_ICPC_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_ICPC_MASK) >> DDRPHY_PIR_ICPC_SHIFT)

◆ DDRPHY_PIR_ICPC_MASK

#define DDRPHY_PIR_ICPC_MASK   (0x10000UL)

◆ DDRPHY_PIR_ICPC_SET

#define DDRPHY_PIR_ICPC_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_ICPC_SHIFT) & DDRPHY_PIR_ICPC_MASK)

◆ DDRPHY_PIR_ICPC_SHIFT

#define DDRPHY_PIR_ICPC_SHIFT   (16U)

◆ DDRPHY_PIR_INIT_GET

#define DDRPHY_PIR_INIT_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_INIT_MASK) >> DDRPHY_PIR_INIT_SHIFT)

◆ DDRPHY_PIR_INIT_MASK

#define DDRPHY_PIR_INIT_MASK   (0x1U)

◆ DDRPHY_PIR_INIT_SET

#define DDRPHY_PIR_INIT_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_INIT_SHIFT) & DDRPHY_PIR_INIT_MASK)

◆ DDRPHY_PIR_INIT_SHIFT

#define DDRPHY_PIR_INIT_SHIFT   (0U)

◆ DDRPHY_PIR_INITBYP_GET

#define DDRPHY_PIR_INITBYP_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_INITBYP_MASK) >> DDRPHY_PIR_INITBYP_SHIFT)

◆ DDRPHY_PIR_INITBYP_MASK

#define DDRPHY_PIR_INITBYP_MASK   (0x80000000UL)

◆ DDRPHY_PIR_INITBYP_SET

#define DDRPHY_PIR_INITBYP_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_INITBYP_SHIFT) & DDRPHY_PIR_INITBYP_MASK)

◆ DDRPHY_PIR_INITBYP_SHIFT

#define DDRPHY_PIR_INITBYP_SHIFT   (31U)

◆ DDRPHY_PIR_LOCKBYP_GET

#define DDRPHY_PIR_LOCKBYP_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_LOCKBYP_MASK) >> DDRPHY_PIR_LOCKBYP_SHIFT)

◆ DDRPHY_PIR_LOCKBYP_MASK

#define DDRPHY_PIR_LOCKBYP_MASK   (0x10000000UL)

◆ DDRPHY_PIR_LOCKBYP_SET

#define DDRPHY_PIR_LOCKBYP_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_LOCKBYP_SHIFT) & DDRPHY_PIR_LOCKBYP_MASK)

◆ DDRPHY_PIR_LOCKBYP_SHIFT

#define DDRPHY_PIR_LOCKBYP_SHIFT   (28U)

◆ DDRPHY_PIR_PHYRST_GET

#define DDRPHY_PIR_PHYRST_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_PHYRST_MASK) >> DDRPHY_PIR_PHYRST_SHIFT)

◆ DDRPHY_PIR_PHYRST_MASK

#define DDRPHY_PIR_PHYRST_MASK   (0x40U)

◆ DDRPHY_PIR_PHYRST_SET

#define DDRPHY_PIR_PHYRST_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_PHYRST_SHIFT) & DDRPHY_PIR_PHYRST_MASK)

◆ DDRPHY_PIR_PHYRST_SHIFT

#define DDRPHY_PIR_PHYRST_SHIFT   (6U)

◆ DDRPHY_PIR_PLLBYP_GET

#define DDRPHY_PIR_PLLBYP_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_PLLBYP_MASK) >> DDRPHY_PIR_PLLBYP_SHIFT)

◆ DDRPHY_PIR_PLLBYP_MASK

#define DDRPHY_PIR_PLLBYP_MASK   (0x20000UL)

◆ DDRPHY_PIR_PLLBYP_SET

#define DDRPHY_PIR_PLLBYP_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_PLLBYP_SHIFT) & DDRPHY_PIR_PLLBYP_MASK)

◆ DDRPHY_PIR_PLLBYP_SHIFT

#define DDRPHY_PIR_PLLBYP_SHIFT   (17U)

◆ DDRPHY_PIR_PLLINIT_GET

#define DDRPHY_PIR_PLLINIT_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_PLLINIT_MASK) >> DDRPHY_PIR_PLLINIT_SHIFT)

◆ DDRPHY_PIR_PLLINIT_MASK

#define DDRPHY_PIR_PLLINIT_MASK   (0x10U)

◆ DDRPHY_PIR_PLLINIT_SET

#define DDRPHY_PIR_PLLINIT_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_PLLINIT_SHIFT) & DDRPHY_PIR_PLLINIT_MASK)

◆ DDRPHY_PIR_PLLINIT_SHIFT

#define DDRPHY_PIR_PLLINIT_SHIFT   (4U)

◆ DDRPHY_PIR_QSGATE_GET

#define DDRPHY_PIR_QSGATE_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_QSGATE_MASK) >> DDRPHY_PIR_QSGATE_SHIFT)

◆ DDRPHY_PIR_QSGATE_MASK

#define DDRPHY_PIR_QSGATE_MASK   (0x400U)

◆ DDRPHY_PIR_QSGATE_SET

#define DDRPHY_PIR_QSGATE_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_QSGATE_SHIFT) & DDRPHY_PIR_QSGATE_MASK)

◆ DDRPHY_PIR_QSGATE_SHIFT

#define DDRPHY_PIR_QSGATE_SHIFT   (10U)

◆ DDRPHY_PIR_RDDSKW_GET

#define DDRPHY_PIR_RDDSKW_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_RDDSKW_MASK) >> DDRPHY_PIR_RDDSKW_SHIFT)

◆ DDRPHY_PIR_RDDSKW_MASK

#define DDRPHY_PIR_RDDSKW_MASK   (0x1000U)

◆ DDRPHY_PIR_RDDSKW_SET

#define DDRPHY_PIR_RDDSKW_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_RDDSKW_SHIFT) & DDRPHY_PIR_RDDSKW_MASK)

◆ DDRPHY_PIR_RDDSKW_SHIFT

#define DDRPHY_PIR_RDDSKW_SHIFT   (12U)

◆ DDRPHY_PIR_RDEYE_GET

#define DDRPHY_PIR_RDEYE_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_RDEYE_MASK) >> DDRPHY_PIR_RDEYE_SHIFT)

◆ DDRPHY_PIR_RDEYE_MASK

#define DDRPHY_PIR_RDEYE_MASK   (0x4000U)

◆ DDRPHY_PIR_RDEYE_SET

#define DDRPHY_PIR_RDEYE_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_RDEYE_SHIFT) & DDRPHY_PIR_RDEYE_MASK)

◆ DDRPHY_PIR_RDEYE_SHIFT

#define DDRPHY_PIR_RDEYE_SHIFT   (14U)

◆ DDRPHY_PIR_RDIMMINIT_GET

#define DDRPHY_PIR_RDIMMINIT_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_RDIMMINIT_MASK) >> DDRPHY_PIR_RDIMMINIT_SHIFT)

◆ DDRPHY_PIR_RDIMMINIT_MASK

#define DDRPHY_PIR_RDIMMINIT_MASK   (0x80000UL)

◆ DDRPHY_PIR_RDIMMINIT_SET

#define DDRPHY_PIR_RDIMMINIT_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_RDIMMINIT_SHIFT) & DDRPHY_PIR_RDIMMINIT_MASK)

◆ DDRPHY_PIR_RDIMMINIT_SHIFT

#define DDRPHY_PIR_RDIMMINIT_SHIFT   (19U)

◆ DDRPHY_PIR_WL_GET

#define DDRPHY_PIR_WL_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_WL_MASK) >> DDRPHY_PIR_WL_SHIFT)

◆ DDRPHY_PIR_WL_MASK

#define DDRPHY_PIR_WL_MASK   (0x200U)

◆ DDRPHY_PIR_WL_SET

#define DDRPHY_PIR_WL_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_WL_SHIFT) & DDRPHY_PIR_WL_MASK)

◆ DDRPHY_PIR_WL_SHIFT

#define DDRPHY_PIR_WL_SHIFT   (9U)

◆ DDRPHY_PIR_WLADJ_GET

#define DDRPHY_PIR_WLADJ_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_WLADJ_MASK) >> DDRPHY_PIR_WLADJ_SHIFT)

◆ DDRPHY_PIR_WLADJ_MASK

#define DDRPHY_PIR_WLADJ_MASK   (0x800U)

◆ DDRPHY_PIR_WLADJ_SET

#define DDRPHY_PIR_WLADJ_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_WLADJ_SHIFT) & DDRPHY_PIR_WLADJ_MASK)

◆ DDRPHY_PIR_WLADJ_SHIFT

#define DDRPHY_PIR_WLADJ_SHIFT   (11U)

◆ DDRPHY_PIR_WRDSKW_GET

#define DDRPHY_PIR_WRDSKW_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_WRDSKW_MASK) >> DDRPHY_PIR_WRDSKW_SHIFT)

◆ DDRPHY_PIR_WRDSKW_MASK

#define DDRPHY_PIR_WRDSKW_MASK   (0x2000U)

◆ DDRPHY_PIR_WRDSKW_SET

#define DDRPHY_PIR_WRDSKW_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_WRDSKW_SHIFT) & DDRPHY_PIR_WRDSKW_MASK)

◆ DDRPHY_PIR_WRDSKW_SHIFT

#define DDRPHY_PIR_WRDSKW_SHIFT   (13U)

◆ DDRPHY_PIR_WREYE_GET

#define DDRPHY_PIR_WREYE_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_WREYE_MASK) >> DDRPHY_PIR_WREYE_SHIFT)

◆ DDRPHY_PIR_WREYE_MASK

#define DDRPHY_PIR_WREYE_MASK   (0x8000U)

◆ DDRPHY_PIR_WREYE_SET

#define DDRPHY_PIR_WREYE_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_WREYE_SHIFT) & DDRPHY_PIR_WREYE_MASK)

◆ DDRPHY_PIR_WREYE_SHIFT

#define DDRPHY_PIR_WREYE_SHIFT   (15U)

◆ DDRPHY_PIR_ZCAL_GET

#define DDRPHY_PIR_ZCAL_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_ZCAL_MASK) >> DDRPHY_PIR_ZCAL_SHIFT)

◆ DDRPHY_PIR_ZCAL_MASK

#define DDRPHY_PIR_ZCAL_MASK   (0x2U)

◆ DDRPHY_PIR_ZCAL_SET

#define DDRPHY_PIR_ZCAL_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_ZCAL_SHIFT) & DDRPHY_PIR_ZCAL_MASK)

◆ DDRPHY_PIR_ZCAL_SHIFT

#define DDRPHY_PIR_ZCAL_SHIFT   (1U)

◆ DDRPHY_PIR_ZCALBYP_GET

#define DDRPHY_PIR_ZCALBYP_GET (   x)    (((uint32_t)(x) & DDRPHY_PIR_ZCALBYP_MASK) >> DDRPHY_PIR_ZCALBYP_SHIFT)

◆ DDRPHY_PIR_ZCALBYP_MASK

#define DDRPHY_PIR_ZCALBYP_MASK   (0x40000000UL)

◆ DDRPHY_PIR_ZCALBYP_SET

#define DDRPHY_PIR_ZCALBYP_SET (   x)    (((uint32_t)(x) << DDRPHY_PIR_ZCALBYP_SHIFT) & DDRPHY_PIR_ZCALBYP_MASK)

◆ DDRPHY_PIR_ZCALBYP_SHIFT

#define DDRPHY_PIR_ZCALBYP_SHIFT   (30U)

◆ DDRPHY_PLLCR_ATC_GET

#define DDRPHY_PLLCR_ATC_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_ATC_MASK) >> DDRPHY_PLLCR_ATC_SHIFT)

◆ DDRPHY_PLLCR_ATC_MASK

#define DDRPHY_PLLCR_ATC_MASK   (0x3CU)

◆ DDRPHY_PLLCR_ATC_SET

#define DDRPHY_PLLCR_ATC_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_ATC_SHIFT) & DDRPHY_PLLCR_ATC_MASK)

◆ DDRPHY_PLLCR_ATC_SHIFT

#define DDRPHY_PLLCR_ATC_SHIFT   (2U)

◆ DDRPHY_PLLCR_ATOEN_GET

#define DDRPHY_PLLCR_ATOEN_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_ATOEN_MASK) >> DDRPHY_PLLCR_ATOEN_SHIFT)

◆ DDRPHY_PLLCR_ATOEN_MASK

#define DDRPHY_PLLCR_ATOEN_MASK   (0x3C0U)

◆ DDRPHY_PLLCR_ATOEN_SET

#define DDRPHY_PLLCR_ATOEN_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_ATOEN_SHIFT) & DDRPHY_PLLCR_ATOEN_MASK)

◆ DDRPHY_PLLCR_ATOEN_SHIFT

#define DDRPHY_PLLCR_ATOEN_SHIFT   (6U)

◆ DDRPHY_PLLCR_BYP_GET

#define DDRPHY_PLLCR_BYP_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_BYP_MASK) >> DDRPHY_PLLCR_BYP_SHIFT)

◆ DDRPHY_PLLCR_BYP_MASK

#define DDRPHY_PLLCR_BYP_MASK   (0x80000000UL)

◆ DDRPHY_PLLCR_BYP_SET

#define DDRPHY_PLLCR_BYP_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_BYP_SHIFT) & DDRPHY_PLLCR_BYP_MASK)

◆ DDRPHY_PLLCR_BYP_SHIFT

#define DDRPHY_PLLCR_BYP_SHIFT   (31U)

◆ DDRPHY_PLLCR_CPIC_GET

#define DDRPHY_PLLCR_CPIC_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_CPIC_MASK) >> DDRPHY_PLLCR_CPIC_SHIFT)

◆ DDRPHY_PLLCR_CPIC_MASK

#define DDRPHY_PLLCR_CPIC_MASK   (0x1800U)

◆ DDRPHY_PLLCR_CPIC_SET

#define DDRPHY_PLLCR_CPIC_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_CPIC_SHIFT) & DDRPHY_PLLCR_CPIC_MASK)

◆ DDRPHY_PLLCR_CPIC_SHIFT

#define DDRPHY_PLLCR_CPIC_SHIFT   (11U)

◆ DDRPHY_PLLCR_CPPC_GET

#define DDRPHY_PLLCR_CPPC_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_CPPC_MASK) >> DDRPHY_PLLCR_CPPC_SHIFT)

◆ DDRPHY_PLLCR_CPPC_MASK

#define DDRPHY_PLLCR_CPPC_MASK   (0x1E000UL)

◆ DDRPHY_PLLCR_CPPC_SET

#define DDRPHY_PLLCR_CPPC_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_CPPC_SHIFT) & DDRPHY_PLLCR_CPPC_MASK)

◆ DDRPHY_PLLCR_CPPC_SHIFT

#define DDRPHY_PLLCR_CPPC_SHIFT   (13U)

◆ DDRPHY_PLLCR_DTC_GET

#define DDRPHY_PLLCR_DTC_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_DTC_MASK) >> DDRPHY_PLLCR_DTC_SHIFT)

◆ DDRPHY_PLLCR_DTC_MASK

#define DDRPHY_PLLCR_DTC_MASK   (0x3U)

◆ DDRPHY_PLLCR_DTC_SET

#define DDRPHY_PLLCR_DTC_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_DTC_SHIFT) & DDRPHY_PLLCR_DTC_MASK)

◆ DDRPHY_PLLCR_DTC_SHIFT

#define DDRPHY_PLLCR_DTC_SHIFT   (0U)

◆ DDRPHY_PLLCR_FRQSEL_GET

#define DDRPHY_PLLCR_FRQSEL_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_FRQSEL_MASK) >> DDRPHY_PLLCR_FRQSEL_SHIFT)

◆ DDRPHY_PLLCR_FRQSEL_MASK

#define DDRPHY_PLLCR_FRQSEL_MASK   (0xC0000UL)

◆ DDRPHY_PLLCR_FRQSEL_SET

#define DDRPHY_PLLCR_FRQSEL_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_FRQSEL_SHIFT) & DDRPHY_PLLCR_FRQSEL_MASK)

◆ DDRPHY_PLLCR_FRQSEL_SHIFT

#define DDRPHY_PLLCR_FRQSEL_SHIFT   (18U)

◆ DDRPHY_PLLCR_GSHIFT_GET

#define DDRPHY_PLLCR_GSHIFT_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_GSHIFT_MASK) >> DDRPHY_PLLCR_GSHIFT_SHIFT)

◆ DDRPHY_PLLCR_GSHIFT_MASK

#define DDRPHY_PLLCR_GSHIFT_MASK   (0x400U)

◆ DDRPHY_PLLCR_GSHIFT_SET

#define DDRPHY_PLLCR_GSHIFT_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_GSHIFT_SHIFT) & DDRPHY_PLLCR_GSHIFT_MASK)

◆ DDRPHY_PLLCR_GSHIFT_SHIFT

#define DDRPHY_PLLCR_GSHIFT_SHIFT   (10U)

◆ DDRPHY_PLLCR_PLLPD_GET

#define DDRPHY_PLLCR_PLLPD_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_PLLPD_MASK) >> DDRPHY_PLLCR_PLLPD_SHIFT)

◆ DDRPHY_PLLCR_PLLPD_MASK

#define DDRPHY_PLLCR_PLLPD_MASK   (0x20000000UL)

◆ DDRPHY_PLLCR_PLLPD_SET

#define DDRPHY_PLLCR_PLLPD_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_PLLPD_SHIFT) & DDRPHY_PLLCR_PLLPD_MASK)

◆ DDRPHY_PLLCR_PLLPD_SHIFT

#define DDRPHY_PLLCR_PLLPD_SHIFT   (29U)

◆ DDRPHY_PLLCR_PLLRST_GET

#define DDRPHY_PLLCR_PLLRST_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_PLLRST_MASK) >> DDRPHY_PLLCR_PLLRST_SHIFT)

◆ DDRPHY_PLLCR_PLLRST_MASK

#define DDRPHY_PLLCR_PLLRST_MASK   (0x40000000UL)

◆ DDRPHY_PLLCR_PLLRST_SET

#define DDRPHY_PLLCR_PLLRST_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_PLLRST_SHIFT) & DDRPHY_PLLCR_PLLRST_MASK)

◆ DDRPHY_PLLCR_PLLRST_SHIFT

#define DDRPHY_PLLCR_PLLRST_SHIFT   (30U)

◆ DDRPHY_PLLCR_QPMODE_GET

#define DDRPHY_PLLCR_QPMODE_GET (   x)    (((uint32_t)(x) & DDRPHY_PLLCR_QPMODE_MASK) >> DDRPHY_PLLCR_QPMODE_SHIFT)

◆ DDRPHY_PLLCR_QPMODE_MASK

#define DDRPHY_PLLCR_QPMODE_MASK   (0x20000UL)

◆ DDRPHY_PLLCR_QPMODE_SET

#define DDRPHY_PLLCR_QPMODE_SET (   x)    (((uint32_t)(x) << DDRPHY_PLLCR_QPMODE_SHIFT) & DDRPHY_PLLCR_QPMODE_MASK)

◆ DDRPHY_PLLCR_QPMODE_SHIFT

#define DDRPHY_PLLCR_QPMODE_SHIFT   (17U)

◆ DDRPHY_PTR0_TPHYRST_GET

#define DDRPHY_PTR0_TPHYRST_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR0_TPHYRST_MASK) >> DDRPHY_PTR0_TPHYRST_SHIFT)

◆ DDRPHY_PTR0_TPHYRST_MASK

#define DDRPHY_PTR0_TPHYRST_MASK   (0x3FU)

◆ DDRPHY_PTR0_TPHYRST_SET

#define DDRPHY_PTR0_TPHYRST_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR0_TPHYRST_SHIFT) & DDRPHY_PTR0_TPHYRST_MASK)

◆ DDRPHY_PTR0_TPHYRST_SHIFT

#define DDRPHY_PTR0_TPHYRST_SHIFT   (0U)

◆ DDRPHY_PTR0_TPLLGS_GET

#define DDRPHY_PTR0_TPLLGS_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR0_TPLLGS_MASK) >> DDRPHY_PTR0_TPLLGS_SHIFT)

◆ DDRPHY_PTR0_TPLLGS_MASK

#define DDRPHY_PTR0_TPLLGS_MASK   (0x1FFFC0UL)

◆ DDRPHY_PTR0_TPLLGS_SET

#define DDRPHY_PTR0_TPLLGS_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR0_TPLLGS_SHIFT) & DDRPHY_PTR0_TPLLGS_MASK)

◆ DDRPHY_PTR0_TPLLGS_SHIFT

#define DDRPHY_PTR0_TPLLGS_SHIFT   (6U)

◆ DDRPHY_PTR0_TPLLPD_GET

#define DDRPHY_PTR0_TPLLPD_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR0_TPLLPD_MASK) >> DDRPHY_PTR0_TPLLPD_SHIFT)

◆ DDRPHY_PTR0_TPLLPD_MASK

#define DDRPHY_PTR0_TPLLPD_MASK   (0xFFE00000UL)

◆ DDRPHY_PTR0_TPLLPD_SET

#define DDRPHY_PTR0_TPLLPD_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR0_TPLLPD_SHIFT) & DDRPHY_PTR0_TPLLPD_MASK)

◆ DDRPHY_PTR0_TPLLPD_SHIFT

#define DDRPHY_PTR0_TPLLPD_SHIFT   (21U)

◆ DDRPHY_PTR1_TPLLLOCK_GET

#define DDRPHY_PTR1_TPLLLOCK_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR1_TPLLLOCK_MASK) >> DDRPHY_PTR1_TPLLLOCK_SHIFT)

◆ DDRPHY_PTR1_TPLLLOCK_MASK

#define DDRPHY_PTR1_TPLLLOCK_MASK   (0xFFFF0000UL)

◆ DDRPHY_PTR1_TPLLLOCK_SET

#define DDRPHY_PTR1_TPLLLOCK_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR1_TPLLLOCK_SHIFT) & DDRPHY_PTR1_TPLLLOCK_MASK)

◆ DDRPHY_PTR1_TPLLLOCK_SHIFT

#define DDRPHY_PTR1_TPLLLOCK_SHIFT   (16U)

◆ DDRPHY_PTR1_TPLLRST_GET

#define DDRPHY_PTR1_TPLLRST_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR1_TPLLRST_MASK) >> DDRPHY_PTR1_TPLLRST_SHIFT)

◆ DDRPHY_PTR1_TPLLRST_MASK

#define DDRPHY_PTR1_TPLLRST_MASK   (0x1FFFU)

◆ DDRPHY_PTR1_TPLLRST_SET

#define DDRPHY_PTR1_TPLLRST_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR1_TPLLRST_SHIFT) & DDRPHY_PTR1_TPLLRST_MASK)

◆ DDRPHY_PTR1_TPLLRST_SHIFT

#define DDRPHY_PTR1_TPLLRST_SHIFT   (0U)

◆ DDRPHY_PTR2_TCALH_GET

#define DDRPHY_PTR2_TCALH_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR2_TCALH_MASK) >> DDRPHY_PTR2_TCALH_SHIFT)

◆ DDRPHY_PTR2_TCALH_MASK

#define DDRPHY_PTR2_TCALH_MASK   (0x7C00U)

◆ DDRPHY_PTR2_TCALH_SET

#define DDRPHY_PTR2_TCALH_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR2_TCALH_SHIFT) & DDRPHY_PTR2_TCALH_MASK)

◆ DDRPHY_PTR2_TCALH_SHIFT

#define DDRPHY_PTR2_TCALH_SHIFT   (10U)

◆ DDRPHY_PTR2_TCALON_GET

#define DDRPHY_PTR2_TCALON_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR2_TCALON_MASK) >> DDRPHY_PTR2_TCALON_SHIFT)

◆ DDRPHY_PTR2_TCALON_MASK

#define DDRPHY_PTR2_TCALON_MASK   (0x1FU)

◆ DDRPHY_PTR2_TCALON_SET

#define DDRPHY_PTR2_TCALON_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR2_TCALON_SHIFT) & DDRPHY_PTR2_TCALON_MASK)

◆ DDRPHY_PTR2_TCALON_SHIFT

#define DDRPHY_PTR2_TCALON_SHIFT   (0U)

◆ DDRPHY_PTR2_TCALS_GET

#define DDRPHY_PTR2_TCALS_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR2_TCALS_MASK) >> DDRPHY_PTR2_TCALS_SHIFT)

◆ DDRPHY_PTR2_TCALS_MASK

#define DDRPHY_PTR2_TCALS_MASK   (0x3E0U)

◆ DDRPHY_PTR2_TCALS_SET

#define DDRPHY_PTR2_TCALS_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR2_TCALS_SHIFT) & DDRPHY_PTR2_TCALS_MASK)

◆ DDRPHY_PTR2_TCALS_SHIFT

#define DDRPHY_PTR2_TCALS_SHIFT   (5U)

◆ DDRPHY_PTR2_TWLDLYS_GET

#define DDRPHY_PTR2_TWLDLYS_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR2_TWLDLYS_MASK) >> DDRPHY_PTR2_TWLDLYS_SHIFT)

◆ DDRPHY_PTR2_TWLDLYS_MASK

#define DDRPHY_PTR2_TWLDLYS_MASK   (0xF8000UL)

◆ DDRPHY_PTR2_TWLDLYS_SET

#define DDRPHY_PTR2_TWLDLYS_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR2_TWLDLYS_SHIFT) & DDRPHY_PTR2_TWLDLYS_MASK)

◆ DDRPHY_PTR2_TWLDLYS_SHIFT

#define DDRPHY_PTR2_TWLDLYS_SHIFT   (15U)

◆ DDRPHY_PTR3_TDINIT0_GET

#define DDRPHY_PTR3_TDINIT0_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR3_TDINIT0_MASK) >> DDRPHY_PTR3_TDINIT0_SHIFT)

◆ DDRPHY_PTR3_TDINIT0_MASK

#define DDRPHY_PTR3_TDINIT0_MASK   (0xFFFFFUL)

◆ DDRPHY_PTR3_TDINIT0_SET

#define DDRPHY_PTR3_TDINIT0_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR3_TDINIT0_SHIFT) & DDRPHY_PTR3_TDINIT0_MASK)

◆ DDRPHY_PTR3_TDINIT0_SHIFT

#define DDRPHY_PTR3_TDINIT0_SHIFT   (0U)

◆ DDRPHY_PTR3_TDINIT1_GET

#define DDRPHY_PTR3_TDINIT1_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR3_TDINIT1_MASK) >> DDRPHY_PTR3_TDINIT1_SHIFT)

◆ DDRPHY_PTR3_TDINIT1_MASK

#define DDRPHY_PTR3_TDINIT1_MASK   (0x1FF00000UL)

◆ DDRPHY_PTR3_TDINIT1_SET

#define DDRPHY_PTR3_TDINIT1_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR3_TDINIT1_SHIFT) & DDRPHY_PTR3_TDINIT1_MASK)

◆ DDRPHY_PTR3_TDINIT1_SHIFT

#define DDRPHY_PTR3_TDINIT1_SHIFT   (20U)

◆ DDRPHY_PTR4_TDINIT2_GET

#define DDRPHY_PTR4_TDINIT2_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR4_TDINIT2_MASK) >> DDRPHY_PTR4_TDINIT2_SHIFT)

◆ DDRPHY_PTR4_TDINIT2_MASK

#define DDRPHY_PTR4_TDINIT2_MASK   (0x3FFFFUL)

◆ DDRPHY_PTR4_TDINIT2_SET

#define DDRPHY_PTR4_TDINIT2_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR4_TDINIT2_SHIFT) & DDRPHY_PTR4_TDINIT2_MASK)

◆ DDRPHY_PTR4_TDINIT2_SHIFT

#define DDRPHY_PTR4_TDINIT2_SHIFT   (0U)

◆ DDRPHY_PTR4_TDINIT3_GET

#define DDRPHY_PTR4_TDINIT3_GET (   x)    (((uint32_t)(x) & DDRPHY_PTR4_TDINIT3_MASK) >> DDRPHY_PTR4_TDINIT3_SHIFT)

◆ DDRPHY_PTR4_TDINIT3_MASK

#define DDRPHY_PTR4_TDINIT3_MASK   (0xFFC0000UL)

◆ DDRPHY_PTR4_TDINIT3_SET

#define DDRPHY_PTR4_TDINIT3_SET (   x)    (((uint32_t)(x) << DDRPHY_PTR4_TDINIT3_SHIFT) & DDRPHY_PTR4_TDINIT3_MASK)

◆ DDRPHY_PTR4_TDINIT3_SHIFT

#define DDRPHY_PTR4_TDINIT3_SHIFT   (18U)

◆ DDRPHY_RDIMMCR0_RC0_GET

#define DDRPHY_RDIMMCR0_RC0_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC0_MASK) >> DDRPHY_RDIMMCR0_RC0_SHIFT)

◆ DDRPHY_RDIMMCR0_RC0_MASK

#define DDRPHY_RDIMMCR0_RC0_MASK   (0xFU)

◆ DDRPHY_RDIMMCR0_RC0_SHIFT

#define DDRPHY_RDIMMCR0_RC0_SHIFT   (0U)

◆ DDRPHY_RDIMMCR0_RC1_GET

#define DDRPHY_RDIMMCR0_RC1_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC1_MASK) >> DDRPHY_RDIMMCR0_RC1_SHIFT)

◆ DDRPHY_RDIMMCR0_RC1_MASK

#define DDRPHY_RDIMMCR0_RC1_MASK   (0xF0U)

◆ DDRPHY_RDIMMCR0_RC1_SHIFT

#define DDRPHY_RDIMMCR0_RC1_SHIFT   (4U)

◆ DDRPHY_RDIMMCR0_RC2_GET

#define DDRPHY_RDIMMCR0_RC2_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC2_MASK) >> DDRPHY_RDIMMCR0_RC2_SHIFT)

◆ DDRPHY_RDIMMCR0_RC2_MASK

#define DDRPHY_RDIMMCR0_RC2_MASK   (0xF00U)

◆ DDRPHY_RDIMMCR0_RC2_SHIFT

#define DDRPHY_RDIMMCR0_RC2_SHIFT   (8U)

◆ DDRPHY_RDIMMCR0_RC3_GET

#define DDRPHY_RDIMMCR0_RC3_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC3_MASK) >> DDRPHY_RDIMMCR0_RC3_SHIFT)

◆ DDRPHY_RDIMMCR0_RC3_MASK

#define DDRPHY_RDIMMCR0_RC3_MASK   (0xF000U)

◆ DDRPHY_RDIMMCR0_RC3_SHIFT

#define DDRPHY_RDIMMCR0_RC3_SHIFT   (12U)

◆ DDRPHY_RDIMMCR0_RC4_GET

#define DDRPHY_RDIMMCR0_RC4_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC4_MASK) >> DDRPHY_RDIMMCR0_RC4_SHIFT)

◆ DDRPHY_RDIMMCR0_RC4_MASK

#define DDRPHY_RDIMMCR0_RC4_MASK   (0xF0000UL)

◆ DDRPHY_RDIMMCR0_RC4_SHIFT

#define DDRPHY_RDIMMCR0_RC4_SHIFT   (16U)

◆ DDRPHY_RDIMMCR0_RC5_GET

#define DDRPHY_RDIMMCR0_RC5_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC5_MASK) >> DDRPHY_RDIMMCR0_RC5_SHIFT)

◆ DDRPHY_RDIMMCR0_RC5_MASK

#define DDRPHY_RDIMMCR0_RC5_MASK   (0xF00000UL)

◆ DDRPHY_RDIMMCR0_RC5_SHIFT

#define DDRPHY_RDIMMCR0_RC5_SHIFT   (20U)

◆ DDRPHY_RDIMMCR0_RC6_GET

#define DDRPHY_RDIMMCR0_RC6_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC6_MASK) >> DDRPHY_RDIMMCR0_RC6_SHIFT)

◆ DDRPHY_RDIMMCR0_RC6_MASK

#define DDRPHY_RDIMMCR0_RC6_MASK   (0xF000000UL)

◆ DDRPHY_RDIMMCR0_RC6_SHIFT

#define DDRPHY_RDIMMCR0_RC6_SHIFT   (24U)

◆ DDRPHY_RDIMMCR0_RC7_GET

#define DDRPHY_RDIMMCR0_RC7_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR0_RC7_MASK) >> DDRPHY_RDIMMCR0_RC7_SHIFT)

◆ DDRPHY_RDIMMCR0_RC7_MASK

#define DDRPHY_RDIMMCR0_RC7_MASK   (0xF0000000UL)

◆ DDRPHY_RDIMMCR0_RC7_SHIFT

#define DDRPHY_RDIMMCR0_RC7_SHIFT   (28U)

◆ DDRPHY_RDIMMCR1_RC10_GET

#define DDRPHY_RDIMMCR1_RC10_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC10_MASK) >> DDRPHY_RDIMMCR1_RC10_SHIFT)

◆ DDRPHY_RDIMMCR1_RC10_MASK

#define DDRPHY_RDIMMCR1_RC10_MASK   (0xF00U)

◆ DDRPHY_RDIMMCR1_RC10_SHIFT

#define DDRPHY_RDIMMCR1_RC10_SHIFT   (8U)

◆ DDRPHY_RDIMMCR1_RC11_GET

#define DDRPHY_RDIMMCR1_RC11_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC11_MASK) >> DDRPHY_RDIMMCR1_RC11_SHIFT)

◆ DDRPHY_RDIMMCR1_RC11_MASK

#define DDRPHY_RDIMMCR1_RC11_MASK   (0xF000U)

◆ DDRPHY_RDIMMCR1_RC11_SHIFT

#define DDRPHY_RDIMMCR1_RC11_SHIFT   (12U)

◆ DDRPHY_RDIMMCR1_RC12_GET

#define DDRPHY_RDIMMCR1_RC12_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC12_MASK) >> DDRPHY_RDIMMCR1_RC12_SHIFT)

◆ DDRPHY_RDIMMCR1_RC12_MASK

#define DDRPHY_RDIMMCR1_RC12_MASK   (0xF0000UL)

◆ DDRPHY_RDIMMCR1_RC12_SHIFT

#define DDRPHY_RDIMMCR1_RC12_SHIFT   (16U)

◆ DDRPHY_RDIMMCR1_RC13_GET

#define DDRPHY_RDIMMCR1_RC13_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC13_MASK) >> DDRPHY_RDIMMCR1_RC13_SHIFT)

◆ DDRPHY_RDIMMCR1_RC13_MASK

#define DDRPHY_RDIMMCR1_RC13_MASK   (0xF00000UL)

◆ DDRPHY_RDIMMCR1_RC13_SHIFT

#define DDRPHY_RDIMMCR1_RC13_SHIFT   (20U)

◆ DDRPHY_RDIMMCR1_RC14_GET

#define DDRPHY_RDIMMCR1_RC14_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC14_MASK) >> DDRPHY_RDIMMCR1_RC14_SHIFT)

◆ DDRPHY_RDIMMCR1_RC14_MASK

#define DDRPHY_RDIMMCR1_RC14_MASK   (0xF000000UL)

◆ DDRPHY_RDIMMCR1_RC14_SHIFT

#define DDRPHY_RDIMMCR1_RC14_SHIFT   (24U)

◆ DDRPHY_RDIMMCR1_RC15_GET

#define DDRPHY_RDIMMCR1_RC15_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC15_MASK) >> DDRPHY_RDIMMCR1_RC15_SHIFT)

◆ DDRPHY_RDIMMCR1_RC15_MASK

#define DDRPHY_RDIMMCR1_RC15_MASK   (0xF0000000UL)

◆ DDRPHY_RDIMMCR1_RC15_SHIFT

#define DDRPHY_RDIMMCR1_RC15_SHIFT   (28U)

◆ DDRPHY_RDIMMCR1_RC8_GET

#define DDRPHY_RDIMMCR1_RC8_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC8_MASK) >> DDRPHY_RDIMMCR1_RC8_SHIFT)

◆ DDRPHY_RDIMMCR1_RC8_MASK

#define DDRPHY_RDIMMCR1_RC8_MASK   (0xFU)

◆ DDRPHY_RDIMMCR1_RC8_SHIFT

#define DDRPHY_RDIMMCR1_RC8_SHIFT   (0U)

◆ DDRPHY_RDIMMCR1_RC9_GET

#define DDRPHY_RDIMMCR1_RC9_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMCR1_RC9_MASK) >> DDRPHY_RDIMMCR1_RC9_SHIFT)

◆ DDRPHY_RDIMMCR1_RC9_MASK

#define DDRPHY_RDIMMCR1_RC9_MASK   (0xF0U)

◆ DDRPHY_RDIMMCR1_RC9_SHIFT

#define DDRPHY_RDIMMCR1_RC9_SHIFT   (4U)

◆ DDRPHY_RDIMMGCR0_ERRNOREG_GET

#define DDRPHY_RDIMMGCR0_ERRNOREG_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERRNOREG_MASK) >> DDRPHY_RDIMMGCR0_ERRNOREG_SHIFT)

◆ DDRPHY_RDIMMGCR0_ERRNOREG_MASK

#define DDRPHY_RDIMMGCR0_ERRNOREG_MASK   (0x2U)

◆ DDRPHY_RDIMMGCR0_ERRNOREG_SHIFT

#define DDRPHY_RDIMMGCR0_ERRNOREG_SHIFT   (1U)

◆ DDRPHY_RDIMMGCR0_ERROUTIOM_GET

#define DDRPHY_RDIMMGCR0_ERROUTIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTIOM_MASK) >> DDRPHY_RDIMMGCR0_ERROUTIOM_SHIFT)

◆ DDRPHY_RDIMMGCR0_ERROUTIOM_MASK

#define DDRPHY_RDIMMGCR0_ERROUTIOM_MASK   (0x400000UL)

◆ DDRPHY_RDIMMGCR0_ERROUTIOM_SHIFT

#define DDRPHY_RDIMMGCR0_ERROUTIOM_SHIFT   (22U)

◆ DDRPHY_RDIMMGCR0_ERROUTODT_GET

#define DDRPHY_RDIMMGCR0_ERROUTODT_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTODT_MASK) >> DDRPHY_RDIMMGCR0_ERROUTODT_SHIFT)

◆ DDRPHY_RDIMMGCR0_ERROUTODT_MASK

#define DDRPHY_RDIMMGCR0_ERROUTODT_MASK   (0x80000UL)

◆ DDRPHY_RDIMMGCR0_ERROUTODT_SHIFT

#define DDRPHY_RDIMMGCR0_ERROUTODT_SHIFT   (19U)

◆ DDRPHY_RDIMMGCR0_ERROUTOE_GET

#define DDRPHY_RDIMMGCR0_ERROUTOE_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTOE_MASK) >> DDRPHY_RDIMMGCR0_ERROUTOE_SHIFT)

◆ DDRPHY_RDIMMGCR0_ERROUTOE_MASK

#define DDRPHY_RDIMMGCR0_ERROUTOE_MASK   (0x800000UL)

◆ DDRPHY_RDIMMGCR0_ERROUTOE_SHIFT

#define DDRPHY_RDIMMGCR0_ERROUTOE_SHIFT   (23U)

◆ DDRPHY_RDIMMGCR0_ERROUTPDD_GET

#define DDRPHY_RDIMMGCR0_ERROUTPDD_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTPDD_MASK) >> DDRPHY_RDIMMGCR0_ERROUTPDD_SHIFT)

◆ DDRPHY_RDIMMGCR0_ERROUTPDD_MASK

#define DDRPHY_RDIMMGCR0_ERROUTPDD_MASK   (0x100000UL)

◆ DDRPHY_RDIMMGCR0_ERROUTPDD_SHIFT

#define DDRPHY_RDIMMGCR0_ERROUTPDD_SHIFT   (20U)

◆ DDRPHY_RDIMMGCR0_ERROUTPDR_GET

#define DDRPHY_RDIMMGCR0_ERROUTPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_ERROUTPDR_MASK) >> DDRPHY_RDIMMGCR0_ERROUTPDR_SHIFT)

◆ DDRPHY_RDIMMGCR0_ERROUTPDR_MASK

#define DDRPHY_RDIMMGCR0_ERROUTPDR_MASK   (0x200000UL)

◆ DDRPHY_RDIMMGCR0_ERROUTPDR_SHIFT

#define DDRPHY_RDIMMGCR0_ERROUTPDR_SHIFT   (21U)

◆ DDRPHY_RDIMMGCR0_MIRROR_GET

#define DDRPHY_RDIMMGCR0_MIRROR_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_MIRROR_MASK) >> DDRPHY_RDIMMGCR0_MIRROR_SHIFT)

◆ DDRPHY_RDIMMGCR0_MIRROR_MASK

#define DDRPHY_RDIMMGCR0_MIRROR_MASK   (0x80000000UL)

◆ DDRPHY_RDIMMGCR0_MIRROR_SHIFT

#define DDRPHY_RDIMMGCR0_MIRROR_SHIFT   (31U)

◆ DDRPHY_RDIMMGCR0_MIRROROE_GET

#define DDRPHY_RDIMMGCR0_MIRROROE_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_MIRROROE_MASK) >> DDRPHY_RDIMMGCR0_MIRROROE_SHIFT)

◆ DDRPHY_RDIMMGCR0_MIRROROE_MASK

#define DDRPHY_RDIMMGCR0_MIRROROE_MASK   (0x20000000UL)

◆ DDRPHY_RDIMMGCR0_MIRROROE_SHIFT

#define DDRPHY_RDIMMGCR0_MIRROROE_SHIFT   (29U)

◆ DDRPHY_RDIMMGCR0_PARINIOM_GET

#define DDRPHY_RDIMMGCR0_PARINIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINIOM_MASK) >> DDRPHY_RDIMMGCR0_PARINIOM_SHIFT)

◆ DDRPHY_RDIMMGCR0_PARINIOM_MASK

#define DDRPHY_RDIMMGCR0_PARINIOM_MASK   (0x20000UL)

◆ DDRPHY_RDIMMGCR0_PARINIOM_SHIFT

#define DDRPHY_RDIMMGCR0_PARINIOM_SHIFT   (17U)

◆ DDRPHY_RDIMMGCR0_PARINODT_GET

#define DDRPHY_RDIMMGCR0_PARINODT_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINODT_MASK) >> DDRPHY_RDIMMGCR0_PARINODT_SHIFT)

◆ DDRPHY_RDIMMGCR0_PARINODT_MASK

#define DDRPHY_RDIMMGCR0_PARINODT_MASK   (0x4000U)

◆ DDRPHY_RDIMMGCR0_PARINODT_SHIFT

#define DDRPHY_RDIMMGCR0_PARINODT_SHIFT   (14U)

◆ DDRPHY_RDIMMGCR0_PARINOE_GET

#define DDRPHY_RDIMMGCR0_PARINOE_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINOE_MASK) >> DDRPHY_RDIMMGCR0_PARINOE_SHIFT)

◆ DDRPHY_RDIMMGCR0_PARINOE_MASK

#define DDRPHY_RDIMMGCR0_PARINOE_MASK   (0x40000UL)

◆ DDRPHY_RDIMMGCR0_PARINOE_SHIFT

#define DDRPHY_RDIMMGCR0_PARINOE_SHIFT   (18U)

◆ DDRPHY_RDIMMGCR0_PARINPDD_GET

#define DDRPHY_RDIMMGCR0_PARINPDD_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINPDD_MASK) >> DDRPHY_RDIMMGCR0_PARINPDD_SHIFT)

◆ DDRPHY_RDIMMGCR0_PARINPDD_MASK

#define DDRPHY_RDIMMGCR0_PARINPDD_MASK   (0x8000U)

◆ DDRPHY_RDIMMGCR0_PARINPDD_SHIFT

#define DDRPHY_RDIMMGCR0_PARINPDD_SHIFT   (15U)

◆ DDRPHY_RDIMMGCR0_PARINPDR_GET

#define DDRPHY_RDIMMGCR0_PARINPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_PARINPDR_MASK) >> DDRPHY_RDIMMGCR0_PARINPDR_SHIFT)

◆ DDRPHY_RDIMMGCR0_PARINPDR_MASK

#define DDRPHY_RDIMMGCR0_PARINPDR_MASK   (0x10000UL)

◆ DDRPHY_RDIMMGCR0_PARINPDR_SHIFT

#define DDRPHY_RDIMMGCR0_PARINPDR_SHIFT   (16U)

◆ DDRPHY_RDIMMGCR0_QCSEN_GET

#define DDRPHY_RDIMMGCR0_QCSEN_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_QCSEN_MASK) >> DDRPHY_RDIMMGCR0_QCSEN_SHIFT)

◆ DDRPHY_RDIMMGCR0_QCSEN_MASK

#define DDRPHY_RDIMMGCR0_QCSEN_MASK   (0x40000000UL)

◆ DDRPHY_RDIMMGCR0_QCSEN_SHIFT

#define DDRPHY_RDIMMGCR0_QCSEN_SHIFT   (30U)

◆ DDRPHY_RDIMMGCR0_QCSENOE_GET

#define DDRPHY_RDIMMGCR0_QCSENOE_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_QCSENOE_MASK) >> DDRPHY_RDIMMGCR0_QCSENOE_SHIFT)

◆ DDRPHY_RDIMMGCR0_QCSENOE_MASK

#define DDRPHY_RDIMMGCR0_QCSENOE_MASK   (0x10000000UL)

◆ DDRPHY_RDIMMGCR0_QCSENOE_SHIFT

#define DDRPHY_RDIMMGCR0_QCSENOE_SHIFT   (28U)

◆ DDRPHY_RDIMMGCR0_RDIMM_GET

#define DDRPHY_RDIMMGCR0_RDIMM_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMM_MASK) >> DDRPHY_RDIMMGCR0_RDIMM_SHIFT)

◆ DDRPHY_RDIMMGCR0_RDIMM_MASK

#define DDRPHY_RDIMMGCR0_RDIMM_MASK   (0x1U)

◆ DDRPHY_RDIMMGCR0_RDIMM_SHIFT

#define DDRPHY_RDIMMGCR0_RDIMM_SHIFT   (0U)

◆ DDRPHY_RDIMMGCR0_RDIMMIOM_GET

#define DDRPHY_RDIMMGCR0_RDIMMIOM_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMMIOM_MASK) >> DDRPHY_RDIMMGCR0_RDIMMIOM_SHIFT)

◆ DDRPHY_RDIMMGCR0_RDIMMIOM_MASK

#define DDRPHY_RDIMMGCR0_RDIMMIOM_MASK   (0x8000000UL)

◆ DDRPHY_RDIMMGCR0_RDIMMIOM_SHIFT

#define DDRPHY_RDIMMGCR0_RDIMMIOM_SHIFT   (27U)

◆ DDRPHY_RDIMMGCR0_RDIMMODT_GET

#define DDRPHY_RDIMMGCR0_RDIMMODT_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMMODT_MASK) >> DDRPHY_RDIMMGCR0_RDIMMODT_SHIFT)

◆ DDRPHY_RDIMMGCR0_RDIMMODT_MASK

#define DDRPHY_RDIMMGCR0_RDIMMODT_MASK   (0x1000000UL)

◆ DDRPHY_RDIMMGCR0_RDIMMODT_SHIFT

#define DDRPHY_RDIMMGCR0_RDIMMODT_SHIFT   (24U)

◆ DDRPHY_RDIMMGCR0_RDIMMPDD_GET

#define DDRPHY_RDIMMGCR0_RDIMMPDD_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMMPDD_MASK) >> DDRPHY_RDIMMGCR0_RDIMMPDD_SHIFT)

◆ DDRPHY_RDIMMGCR0_RDIMMPDD_MASK

#define DDRPHY_RDIMMGCR0_RDIMMPDD_MASK   (0x2000000UL)

◆ DDRPHY_RDIMMGCR0_RDIMMPDD_SHIFT

#define DDRPHY_RDIMMGCR0_RDIMMPDD_SHIFT   (25U)

◆ DDRPHY_RDIMMGCR0_RDIMMPDR_GET

#define DDRPHY_RDIMMGCR0_RDIMMPDR_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_RDIMMPDR_MASK) >> DDRPHY_RDIMMGCR0_RDIMMPDR_SHIFT)

◆ DDRPHY_RDIMMGCR0_RDIMMPDR_MASK

#define DDRPHY_RDIMMGCR0_RDIMMPDR_MASK   (0x4000000UL)

◆ DDRPHY_RDIMMGCR0_RDIMMPDR_SHIFT

#define DDRPHY_RDIMMGCR0_RDIMMPDR_SHIFT   (26U)

◆ DDRPHY_RDIMMGCR0_SOPERR_GET

#define DDRPHY_RDIMMGCR0_SOPERR_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR0_SOPERR_MASK) >> DDRPHY_RDIMMGCR0_SOPERR_SHIFT)

◆ DDRPHY_RDIMMGCR0_SOPERR_MASK

#define DDRPHY_RDIMMGCR0_SOPERR_MASK   (0x4U)

◆ DDRPHY_RDIMMGCR0_SOPERR_SHIFT

#define DDRPHY_RDIMMGCR0_SOPERR_SHIFT   (2U)

◆ DDRPHY_RDIMMGCR1_CRINIT_GET

#define DDRPHY_RDIMMGCR1_CRINIT_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR1_CRINIT_MASK) >> DDRPHY_RDIMMGCR1_CRINIT_SHIFT)

◆ DDRPHY_RDIMMGCR1_CRINIT_MASK

#define DDRPHY_RDIMMGCR1_CRINIT_MASK   (0xFFFF0000UL)

◆ DDRPHY_RDIMMGCR1_CRINIT_SHIFT

#define DDRPHY_RDIMMGCR1_CRINIT_SHIFT   (16U)

◆ DDRPHY_RDIMMGCR1_TBCMRD_GET

#define DDRPHY_RDIMMGCR1_TBCMRD_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR1_TBCMRD_MASK) >> DDRPHY_RDIMMGCR1_TBCMRD_SHIFT)

◆ DDRPHY_RDIMMGCR1_TBCMRD_MASK

#define DDRPHY_RDIMMGCR1_TBCMRD_MASK   (0x7000U)

◆ DDRPHY_RDIMMGCR1_TBCMRD_SHIFT

#define DDRPHY_RDIMMGCR1_TBCMRD_SHIFT   (12U)

◆ DDRPHY_RDIMMGCR1_TBCSTAB_GET

#define DDRPHY_RDIMMGCR1_TBCSTAB_GET (   x)    (((uint32_t)(x) & DDRPHY_RDIMMGCR1_TBCSTAB_MASK) >> DDRPHY_RDIMMGCR1_TBCSTAB_SHIFT)

◆ DDRPHY_RDIMMGCR1_TBCSTAB_MASK

#define DDRPHY_RDIMMGCR1_TBCSTAB_MASK   (0xFFFU)

◆ DDRPHY_RDIMMGCR1_TBCSTAB_SHIFT

#define DDRPHY_RDIMMGCR1_TBCSTAB_SHIFT   (0U)

◆ DDRPHY_RIDR_PHYMDR_GET

#define DDRPHY_RIDR_PHYMDR_GET (   x)    (((uint32_t)(x) & DDRPHY_RIDR_PHYMDR_MASK) >> DDRPHY_RIDR_PHYMDR_SHIFT)

◆ DDRPHY_RIDR_PHYMDR_MASK

#define DDRPHY_RIDR_PHYMDR_MASK   (0xF0000UL)

◆ DDRPHY_RIDR_PHYMDR_SHIFT

#define DDRPHY_RIDR_PHYMDR_SHIFT   (16U)

◆ DDRPHY_RIDR_PHYMJR_GET

#define DDRPHY_RIDR_PHYMJR_GET (   x)    (((uint32_t)(x) & DDRPHY_RIDR_PHYMJR_MASK) >> DDRPHY_RIDR_PHYMJR_SHIFT)

◆ DDRPHY_RIDR_PHYMJR_MASK

#define DDRPHY_RIDR_PHYMJR_MASK   (0xF00000UL)

◆ DDRPHY_RIDR_PHYMJR_SHIFT

#define DDRPHY_RIDR_PHYMJR_SHIFT   (20U)

◆ DDRPHY_RIDR_PHYMNR_GET

#define DDRPHY_RIDR_PHYMNR_GET (   x)    (((uint32_t)(x) & DDRPHY_RIDR_PHYMNR_MASK) >> DDRPHY_RIDR_PHYMNR_SHIFT)

◆ DDRPHY_RIDR_PHYMNR_MASK

#define DDRPHY_RIDR_PHYMNR_MASK   (0xF000U)

◆ DDRPHY_RIDR_PHYMNR_SHIFT

#define DDRPHY_RIDR_PHYMNR_SHIFT   (12U)

◆ DDRPHY_RIDR_PUBMDR_GET

#define DDRPHY_RIDR_PUBMDR_GET (   x)    (((uint32_t)(x) & DDRPHY_RIDR_PUBMDR_MASK) >> DDRPHY_RIDR_PUBMDR_SHIFT)

◆ DDRPHY_RIDR_PUBMDR_MASK

#define DDRPHY_RIDR_PUBMDR_MASK   (0xF0U)

◆ DDRPHY_RIDR_PUBMDR_SHIFT

#define DDRPHY_RIDR_PUBMDR_SHIFT   (4U)

◆ DDRPHY_RIDR_PUBMJR_GET

#define DDRPHY_RIDR_PUBMJR_GET (   x)    (((uint32_t)(x) & DDRPHY_RIDR_PUBMJR_MASK) >> DDRPHY_RIDR_PUBMJR_SHIFT)

◆ DDRPHY_RIDR_PUBMJR_MASK

#define DDRPHY_RIDR_PUBMJR_MASK   (0xF00U)

◆ DDRPHY_RIDR_PUBMJR_SHIFT

#define DDRPHY_RIDR_PUBMJR_SHIFT   (8U)

◆ DDRPHY_RIDR_PUBMNR_GET

#define DDRPHY_RIDR_PUBMNR_GET (   x)    (((uint32_t)(x) & DDRPHY_RIDR_PUBMNR_MASK) >> DDRPHY_RIDR_PUBMNR_SHIFT)

◆ DDRPHY_RIDR_PUBMNR_MASK

#define DDRPHY_RIDR_PUBMNR_MASK   (0xFU)

◆ DDRPHY_RIDR_PUBMNR_SHIFT

#define DDRPHY_RIDR_PUBMNR_SHIFT   (0U)

◆ DDRPHY_RIDR_UDRID_GET

#define DDRPHY_RIDR_UDRID_GET (   x)    (((uint32_t)(x) & DDRPHY_RIDR_UDRID_MASK) >> DDRPHY_RIDR_UDRID_SHIFT)

◆ DDRPHY_RIDR_UDRID_MASK

#define DDRPHY_RIDR_UDRID_MASK   (0xFF000000UL)

◆ DDRPHY_RIDR_UDRID_SHIFT

#define DDRPHY_RIDR_UDRID_SHIFT   (24U)

◆ DDRPHY_ZQ_0

#define DDRPHY_ZQ_0   (0UL)

◆ DDRPHY_ZQ_1

#define DDRPHY_ZQ_1   (1UL)

◆ DDRPHY_ZQ_2

#define DDRPHY_ZQ_2   (2UL)

◆ DDRPHY_ZQ_3

#define DDRPHY_ZQ_3   (3UL)

◆ DDRPHY_ZQ_CR0_ZCALBYP_GET

#define DDRPHY_ZQ_CR0_ZCALBYP_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZCALBYP_MASK) >> DDRPHY_ZQ_CR0_ZCALBYP_SHIFT)

◆ DDRPHY_ZQ_CR0_ZCALBYP_MASK

#define DDRPHY_ZQ_CR0_ZCALBYP_MASK   (0x20000000UL)

◆ DDRPHY_ZQ_CR0_ZCALBYP_SET

#define DDRPHY_ZQ_CR0_ZCALBYP_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZCALBYP_SHIFT) & DDRPHY_ZQ_CR0_ZCALBYP_MASK)

◆ DDRPHY_ZQ_CR0_ZCALBYP_SHIFT

#define DDRPHY_ZQ_CR0_ZCALBYP_SHIFT   (29U)

◆ DDRPHY_ZQ_CR0_ZCALEN_GET

#define DDRPHY_ZQ_CR0_ZCALEN_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZCALEN_MASK) >> DDRPHY_ZQ_CR0_ZCALEN_SHIFT)

◆ DDRPHY_ZQ_CR0_ZCALEN_MASK

#define DDRPHY_ZQ_CR0_ZCALEN_MASK   (0x40000000UL)

◆ DDRPHY_ZQ_CR0_ZCALEN_SET

#define DDRPHY_ZQ_CR0_ZCALEN_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZCALEN_SHIFT) & DDRPHY_ZQ_CR0_ZCALEN_MASK)

◆ DDRPHY_ZQ_CR0_ZCALEN_SHIFT

#define DDRPHY_ZQ_CR0_ZCALEN_SHIFT   (30U)

◆ DDRPHY_ZQ_CR0_ZDATA_GET

#define DDRPHY_ZQ_CR0_ZDATA_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZDATA_MASK) >> DDRPHY_ZQ_CR0_ZDATA_SHIFT)

◆ DDRPHY_ZQ_CR0_ZDATA_MASK

#define DDRPHY_ZQ_CR0_ZDATA_MASK   (0xFFFFFFFUL)

◆ DDRPHY_ZQ_CR0_ZDATA_SET

#define DDRPHY_ZQ_CR0_ZDATA_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZDATA_SHIFT) & DDRPHY_ZQ_CR0_ZDATA_MASK)

◆ DDRPHY_ZQ_CR0_ZDATA_SHIFT

#define DDRPHY_ZQ_CR0_ZDATA_SHIFT   (0U)

◆ DDRPHY_ZQ_CR0_ZDEN_GET

#define DDRPHY_ZQ_CR0_ZDEN_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZDEN_MASK) >> DDRPHY_ZQ_CR0_ZDEN_SHIFT)

◆ DDRPHY_ZQ_CR0_ZDEN_MASK

#define DDRPHY_ZQ_CR0_ZDEN_MASK   (0x10000000UL)

◆ DDRPHY_ZQ_CR0_ZDEN_SET

#define DDRPHY_ZQ_CR0_ZDEN_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZDEN_SHIFT) & DDRPHY_ZQ_CR0_ZDEN_MASK)

◆ DDRPHY_ZQ_CR0_ZDEN_SHIFT

#define DDRPHY_ZQ_CR0_ZDEN_SHIFT   (28U)

◆ DDRPHY_ZQ_CR0_ZQPD_GET

#define DDRPHY_ZQ_CR0_ZQPD_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR0_ZQPD_MASK) >> DDRPHY_ZQ_CR0_ZQPD_SHIFT)

◆ DDRPHY_ZQ_CR0_ZQPD_MASK

#define DDRPHY_ZQ_CR0_ZQPD_MASK   (0x80000000UL)

◆ DDRPHY_ZQ_CR0_ZQPD_SET

#define DDRPHY_ZQ_CR0_ZQPD_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR0_ZQPD_SHIFT) & DDRPHY_ZQ_CR0_ZQPD_MASK)

◆ DDRPHY_ZQ_CR0_ZQPD_SHIFT

#define DDRPHY_ZQ_CR0_ZQPD_SHIFT   (31U)

◆ DDRPHY_ZQ_CR1_DFICCU_GET

#define DDRPHY_ZQ_CR1_DFICCU_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFICCU_MASK) >> DDRPHY_ZQ_CR1_DFICCU_SHIFT)

◆ DDRPHY_ZQ_CR1_DFICCU_MASK

#define DDRPHY_ZQ_CR1_DFICCU_MASK   (0x4000U)

◆ DDRPHY_ZQ_CR1_DFICCU_SET

#define DDRPHY_ZQ_CR1_DFICCU_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFICCU_SHIFT) & DDRPHY_ZQ_CR1_DFICCU_MASK)

◆ DDRPHY_ZQ_CR1_DFICCU_SHIFT

#define DDRPHY_ZQ_CR1_DFICCU_SHIFT   (14U)

◆ DDRPHY_ZQ_CR1_DFICU0_GET

#define DDRPHY_ZQ_CR1_DFICU0_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFICU0_MASK) >> DDRPHY_ZQ_CR1_DFICU0_SHIFT)

◆ DDRPHY_ZQ_CR1_DFICU0_MASK

#define DDRPHY_ZQ_CR1_DFICU0_MASK   (0x1000U)

◆ DDRPHY_ZQ_CR1_DFICU0_SET

#define DDRPHY_ZQ_CR1_DFICU0_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFICU0_SHIFT) & DDRPHY_ZQ_CR1_DFICU0_MASK)

◆ DDRPHY_ZQ_CR1_DFICU0_SHIFT

#define DDRPHY_ZQ_CR1_DFICU0_SHIFT   (12U)

◆ DDRPHY_ZQ_CR1_DFICU1_GET

#define DDRPHY_ZQ_CR1_DFICU1_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFICU1_MASK) >> DDRPHY_ZQ_CR1_DFICU1_SHIFT)

◆ DDRPHY_ZQ_CR1_DFICU1_MASK

#define DDRPHY_ZQ_CR1_DFICU1_MASK   (0x2000U)

◆ DDRPHY_ZQ_CR1_DFICU1_SET

#define DDRPHY_ZQ_CR1_DFICU1_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFICU1_SHIFT) & DDRPHY_ZQ_CR1_DFICU1_MASK)

◆ DDRPHY_ZQ_CR1_DFICU1_SHIFT

#define DDRPHY_ZQ_CR1_DFICU1_SHIFT   (13U)

◆ DDRPHY_ZQ_CR1_DFIPU0_GET

#define DDRPHY_ZQ_CR1_DFIPU0_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFIPU0_MASK) >> DDRPHY_ZQ_CR1_DFIPU0_SHIFT)

◆ DDRPHY_ZQ_CR1_DFIPU0_MASK

#define DDRPHY_ZQ_CR1_DFIPU0_MASK   (0x10000UL)

◆ DDRPHY_ZQ_CR1_DFIPU0_SET

#define DDRPHY_ZQ_CR1_DFIPU0_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFIPU0_SHIFT) & DDRPHY_ZQ_CR1_DFIPU0_MASK)

◆ DDRPHY_ZQ_CR1_DFIPU0_SHIFT

#define DDRPHY_ZQ_CR1_DFIPU0_SHIFT   (16U)

◆ DDRPHY_ZQ_CR1_DFIPU1_GET

#define DDRPHY_ZQ_CR1_DFIPU1_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR1_DFIPU1_MASK) >> DDRPHY_ZQ_CR1_DFIPU1_SHIFT)

◆ DDRPHY_ZQ_CR1_DFIPU1_MASK

#define DDRPHY_ZQ_CR1_DFIPU1_MASK   (0x20000UL)

◆ DDRPHY_ZQ_CR1_DFIPU1_SET

#define DDRPHY_ZQ_CR1_DFIPU1_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR1_DFIPU1_SHIFT) & DDRPHY_ZQ_CR1_DFIPU1_MASK)

◆ DDRPHY_ZQ_CR1_DFIPU1_SHIFT

#define DDRPHY_ZQ_CR1_DFIPU1_SHIFT   (17U)

◆ DDRPHY_ZQ_CR1_ZPROG_GET

#define DDRPHY_ZQ_CR1_ZPROG_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_CR1_ZPROG_MASK) >> DDRPHY_ZQ_CR1_ZPROG_SHIFT)

◆ DDRPHY_ZQ_CR1_ZPROG_MASK

#define DDRPHY_ZQ_CR1_ZPROG_MASK   (0xFFU)

◆ DDRPHY_ZQ_CR1_ZPROG_SET

#define DDRPHY_ZQ_CR1_ZPROG_SET (   x)    (((uint32_t)(x) << DDRPHY_ZQ_CR1_ZPROG_SHIFT) & DDRPHY_ZQ_CR1_ZPROG_MASK)

◆ DDRPHY_ZQ_CR1_ZPROG_SHIFT

#define DDRPHY_ZQ_CR1_ZPROG_SHIFT   (0U)

◆ DDRPHY_ZQ_SR0_ZCTRL_GET

#define DDRPHY_ZQ_SR0_ZCTRL_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_SR0_ZCTRL_MASK) >> DDRPHY_ZQ_SR0_ZCTRL_SHIFT)

◆ DDRPHY_ZQ_SR0_ZCTRL_MASK

#define DDRPHY_ZQ_SR0_ZCTRL_MASK   (0xFFFFFFFUL)

◆ DDRPHY_ZQ_SR0_ZCTRL_SHIFT

#define DDRPHY_ZQ_SR0_ZCTRL_SHIFT   (0U)

◆ DDRPHY_ZQ_SR0_ZDONE_GET

#define DDRPHY_ZQ_SR0_ZDONE_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_SR0_ZDONE_MASK) >> DDRPHY_ZQ_SR0_ZDONE_SHIFT)

◆ DDRPHY_ZQ_SR0_ZDONE_MASK

#define DDRPHY_ZQ_SR0_ZDONE_MASK   (0x80000000UL)

◆ DDRPHY_ZQ_SR0_ZDONE_SHIFT

#define DDRPHY_ZQ_SR0_ZDONE_SHIFT   (31U)

◆ DDRPHY_ZQ_SR0_ZERR_GET

#define DDRPHY_ZQ_SR0_ZERR_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_SR0_ZERR_MASK) >> DDRPHY_ZQ_SR0_ZERR_SHIFT)

◆ DDRPHY_ZQ_SR0_ZERR_MASK

#define DDRPHY_ZQ_SR0_ZERR_MASK   (0x40000000UL)

◆ DDRPHY_ZQ_SR0_ZERR_SHIFT

#define DDRPHY_ZQ_SR0_ZERR_SHIFT   (30U)

◆ DDRPHY_ZQ_SR1_OPD_GET

#define DDRPHY_ZQ_SR1_OPD_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_SR1_OPD_MASK) >> DDRPHY_ZQ_SR1_OPD_SHIFT)

◆ DDRPHY_ZQ_SR1_OPD_MASK

#define DDRPHY_ZQ_SR1_OPD_MASK   (0x30U)

◆ DDRPHY_ZQ_SR1_OPD_SHIFT

#define DDRPHY_ZQ_SR1_OPD_SHIFT   (4U)

◆ DDRPHY_ZQ_SR1_OPU_GET

#define DDRPHY_ZQ_SR1_OPU_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_SR1_OPU_MASK) >> DDRPHY_ZQ_SR1_OPU_SHIFT)

◆ DDRPHY_ZQ_SR1_OPU_MASK

#define DDRPHY_ZQ_SR1_OPU_MASK   (0xC0U)

◆ DDRPHY_ZQ_SR1_OPU_SHIFT

#define DDRPHY_ZQ_SR1_OPU_SHIFT   (6U)

◆ DDRPHY_ZQ_SR1_ZPD_GET

#define DDRPHY_ZQ_SR1_ZPD_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_SR1_ZPD_MASK) >> DDRPHY_ZQ_SR1_ZPD_SHIFT)

◆ DDRPHY_ZQ_SR1_ZPD_MASK

#define DDRPHY_ZQ_SR1_ZPD_MASK   (0x3U)

◆ DDRPHY_ZQ_SR1_ZPD_SHIFT

#define DDRPHY_ZQ_SR1_ZPD_SHIFT   (0U)

◆ DDRPHY_ZQ_SR1_ZPU_GET

#define DDRPHY_ZQ_SR1_ZPU_GET (   x)    (((uint32_t)(x) & DDRPHY_ZQ_SR1_ZPU_MASK) >> DDRPHY_ZQ_SR1_ZPU_SHIFT)

◆ DDRPHY_ZQ_SR1_ZPU_MASK

#define DDRPHY_ZQ_SR1_ZPU_MASK   (0xCU)

◆ DDRPHY_ZQ_SR1_ZPU_SHIFT

#define DDRPHY_ZQ_SR1_ZPU_SHIFT   (2U)