Data Structures
struct	MIPI_CSI_PHY_Type

Macros
#define	MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_MASK (0x2U)

#define	MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SHIFT (1U)

#define	MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SHIFT) & MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_MASK)

#define	MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_MASK) >> MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SHIFT)

#define	MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_MASK (0x1U)

#define	MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SHIFT (0U)

#define	MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SHIFT) & MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_MASK)

#define	MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_MASK) >> MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SHIFT)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_MASK (0x20000UL)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_SHIFT (17U)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_SHIFT)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_MASK (0x1E000UL)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_SHIFT (13U)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_SHIFT)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_MASK (0x1FE0U)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SHIFT (5U)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SHIFT) & MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_MASK)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SHIFT)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_MASK (0x1EU)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SHIFT (1U)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SHIFT) & MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_MASK)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SHIFT)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_MASK (0x1U)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SHIFT (0U)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SHIFT) & MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_MASK)

#define	MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SHIFT)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_MASK (0x80U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SHIFT (7U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_MASK)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SHIFT)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_MASK (0x40U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SHIFT (6U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_MASK)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SHIFT)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_MASK (0x20U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SHIFT (5U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_MASK)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SHIFT)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_MASK (0x2U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SHIFT (1U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_MASK)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SHIFT)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_MASK (0x1U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SHIFT (0U)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_MASK)

#define	MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SHIFT)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_MASK (0x20000000UL)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_SHIFT (29U)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_SHIFT)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_MASK (0x1F000000UL)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_SHIFT (24U)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_SHIFT)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_MASK (0x800000UL)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_SHIFT (23U)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_SHIFT)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_MASK (0x7C0000UL)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_SHIFT (18U)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_SHIFT)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_MASK (0x20000UL)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_SHIFT (17U)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_SHIFT)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_MASK (0x1F000UL)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_SHIFT (12U)

#define	MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_MASK (0x20000000UL)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SHIFT (29U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_MASK (0x1F000000UL)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SHIFT (24U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_MASK (0x600000UL)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SHIFT (21U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_MASK (0x100000UL)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SHIFT (20U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_MASK (0x80000UL)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SHIFT (19U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_MASK (0x40000UL)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SHIFT (18U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_MASK (0x20000UL)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SHIFT (17U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_MASK (0x10000UL)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SHIFT (16U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_MASK (0x2000U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SHIFT (13U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_MASK (0x1F00U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SHIFT (8U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_MASK (0x60U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SHIFT (5U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_MASK (0x10U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SHIFT (4U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_MASK (0x8U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SHIFT (3U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_MASK (0x4U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SHIFT (2U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_MASK (0x2U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SHIFT (1U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_MASK (0x1U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SHIFT (0U)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_MASK)

#define	MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_MASK (0x10000000UL)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SHIFT (28U)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SHIFT) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_MASK)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_MASK) >> MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_MASK (0xF000000UL)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SHIFT (24U)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SHIFT) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_MASK)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_MASK) >> MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_MASK (0x100000UL)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SHIFT (20U)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SHIFT) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_MASK)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_MASK) >> MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SHIFT)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_MASK (0xF0000UL)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SHIFT (16U)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SHIFT) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_MASK)

#define	MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_MASK) >> MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SHIFT)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_MASK (0xF00000UL)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SHIFT (20U)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SHIFT) & MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_MASK)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_MASK) >> MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SHIFT)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_MASK (0xF0000UL)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_SHIFT (16U)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_MASK) >> MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_SHIFT)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_MASK (0xF0U)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_SHIFT (4U)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_MASK) >> MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_SHIFT)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_MASK (0xFU)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_SHIFT (0U)

#define	MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_MASK) >> MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_SHIFT)

#define	MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_MASK (0xFF00U)

#define	MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SHIFT (8U)

#define	MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SHIFT) & MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_MASK)

#define	MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_MASK) >> MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SHIFT)

#define	MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_MASK (0xFFU)

#define	MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SHIFT (0U)

#define	MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SHIFT) & MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_MASK)

#define	MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_MASK) >> MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SHIFT)

#define	MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_MASK (0xFF00U)

#define	MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SHIFT (8U)

#define	MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SHIFT) & MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_MASK)

#define	MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_MASK) >> MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SHIFT)

#define	MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_MASK (0xFFU)

#define	MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SHIFT (0U)

#define	MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SHIFT) & MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_MASK)

#define	MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_MASK) >> MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SHIFT)

#define	MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_MASK (0xFF00U)

#define	MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SHIFT (8U)

#define	MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SHIFT) & MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_MASK)

#define	MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_MASK) >> MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SHIFT)

#define	MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_MASK (0xFFU)

#define	MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SHIFT (0U)

#define	MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SHIFT) & MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_MASK)

#define	MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_MASK) >> MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SHIFT)

#define	MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_MASK (0xFFFFFFUL)

#define	MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SHIFT (0U)

#define	MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SHIFT) & MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_MASK)

#define	MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_MASK) >> MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SHIFT)

#define	MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_MASK (0xFFFFFFUL)

#define	MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SHIFT (0U)

#define	MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SHIFT) & MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_MASK)

#define	MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_MASK) >> MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SHIFT)

#define	MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_MASK (0xFFFFFFUL)

#define	MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SHIFT (0U)

#define	MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SHIFT) & MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_MASK)

#define	MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_MASK) >> MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SHIFT)

#define	MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_MASK (0x100U)

#define	MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SHIFT (8U)

#define	MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SHIFT) & MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_MASK)

#define	MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_MASK) >> MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SHIFT)

#define	MIPI_CSI_PHY_TLPX_CTRL_TLPX_MASK (0xFFU)

#define	MIPI_CSI_PHY_TLPX_CTRL_TLPX_SHIFT (0U)

#define	MIPI_CSI_PHY_TLPX_CTRL_TLPX_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_TLPX_CTRL_TLPX_SHIFT) & MIPI_CSI_PHY_TLPX_CTRL_TLPX_MASK)

#define	MIPI_CSI_PHY_TLPX_CTRL_TLPX_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_TLPX_CTRL_TLPX_MASK) >> MIPI_CSI_PHY_TLPX_CTRL_TLPX_SHIFT)

#define	MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_MASK (0x200U)

#define	MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SHIFT (9U)

#define	MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SHIFT) & MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_MASK)

#define	MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_MASK) >> MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SHIFT)

#define	MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_MASK (0x100U)

#define	MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SHIFT (8U)

#define	MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SHIFT) & MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_MASK)

#define	MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_MASK) >> MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SHIFT)

#define	MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_MASK (0xCU)

#define	MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SHIFT (2U)

#define	MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SHIFT) & MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_MASK)

#define	MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_MASK) >> MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SHIFT)

#define	MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_MASK (0x3U)

#define	MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SHIFT (0U)

#define	MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SHIFT) & MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_MASK)

#define	MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_MASK) >> MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SHIFT)

#define	MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_MASK (0x2U)

#define	MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SHIFT (1U)

#define	MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SHIFT) & MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_MASK)

#define	MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_MASK) >> MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SHIFT)

#define	MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_MASK (0x1U)

#define	MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SHIFT (0U)

#define	MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SHIFT) & MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_MASK)

#define	MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_MASK) >> MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_MASK (0x80U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_SHIFT (7U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_MASK (0x40U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_SHIFT (6U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_MASK (0x8U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_SHIFT (3U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_MASK (0x4U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_SHIFT (2U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_MASK (0x2U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SHIFT (1U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SHIFT) & MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_MASK)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_MASK (0x1U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SHIFT (0U)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SHIFT) & MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_MASK)

#define	MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SHIFT (0U)

#define	MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SHIFT) & MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_MASK)

#define	MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_MASK) >> MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_MASK (0xFF0000UL)

#define	MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SHIFT (16U)

#define	MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SHIFT) & MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_MASK)

#define	MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_MASK) >> MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_MASK (0xFFFFU)

#define	MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SHIFT (0U)

#define	MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SHIFT) & MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_MASK)

#define	MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_MASK) >> MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_MASK (0xFFFF0000UL)

#define	MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_SHIFT (16U)

#define	MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_MASK) >> MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_SHIFT)

#define	MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_MASK (0xFFFFU)

#define	MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_SHIFT (0U)

#define	MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_MASK) >> MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_MASK (0x40U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_SHIFT (6U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_MASK (0x8U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_SHIFT (3U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_MASK (0x4U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_SHIFT (2U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_MASK (0x2U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SHIFT (1U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SHIFT) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_MASK)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_MASK (0x1U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SHIFT (0U)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SHIFT) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_MASK)

#define	MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_MASK (0xFFU)

#define	MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SHIFT (0U)

#define	MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SHIFT) & MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_MASK)

#define	MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_MASK (0xFFFF0000UL)

#define	MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_SHIFT (16U)

#define	MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_MASK (0xFFFFU)

#define	MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_SHIFT (0U)

#define	MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_MASK (0xFFFFU)

#define	MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_SHIFT (0U)

#define	MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_SHIFT (0U)

#define	MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_SHIFT (0U)

#define	MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_SHIFT)

#define	MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_SHIFT (0U)

#define	MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_SHIFT)

#define	MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_MASK (0x3F0000UL)

#define	MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SHIFT (16U)

#define	MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SHIFT) & MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_MASK)

#define	MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_MASK) >> MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SHIFT)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SHIFT (0U)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_MASK)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SHIFT)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SHIFT (0U)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_MASK)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SHIFT)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SHIFT (0U)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_MASK)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SHIFT)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SHIFT (0U)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_MASK)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SHIFT)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SHIFT (0U)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_MASK)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SHIFT)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_MASK (0xFFFFFFFFUL)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SHIFT (0U)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SET(x) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_MASK)

#define	MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_GET(x) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SHIFT)

Macro Definition Documentation

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_GET

#define MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_MASK

#define MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_MASK (0x40U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_SHIFT

#define MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN0_SHIFT (6U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_GET

#define MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_MASK

#define MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_MASK (0x80U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_SHIFT

#define MIPI_CSI_PHY_BIST_TEST0_BIST_DONE_LAN1_SHIFT (7U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_GET

#define MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_MASK

#define MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_MASK (0x2U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SET

#define MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SHIFT) & MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_MASK)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SHIFT

#define MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SEL_SHIFT (1U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_GET

#define MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_MASK

#define MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_MASK (0x1U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SET

#define MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SHIFT) & MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_MASK)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SHIFT

#define MIPI_CSI_PHY_BIST_TEST0_BIST_EN_SOFT_SHIFT (0U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_GET

#define MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_MASK

#define MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_MASK (0x4U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_SHIFT

#define MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE0_SHIFT (2U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_GET

#define MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_MASK) >> MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_MASK

#define MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_MASK (0x8U)

◆ MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_SHIFT

#define MIPI_CSI_PHY_BIST_TEST0_BIST_OK_LANE1_SHIFT (3U)

◆ MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_GET

#define MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_MASK) >> MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_MASK

#define MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SET

#define MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SHIFT) & MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_MASK)

◆ MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SHIFT

#define MIPI_CSI_PHY_BIST_TEST1_PRBS_CHECK_NUM_SHIFT (0U)

◆ MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_GET

#define MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_MASK) >> MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_MASK

#define MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_MASK (0xFFFFU)

◆ MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SET

#define MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SHIFT) & MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_MASK)

◆ MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SHIFT

#define MIPI_CSI_PHY_BIST_TEST2_PRBS_ERR_THRESHOLD_SHIFT (0U)

◆ MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_GET

#define MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_MASK) >> MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_MASK

#define MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_MASK (0xFF0000UL)

◆ MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SET

#define MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SHIFT) & MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_MASK)

◆ MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SHIFT

#define MIPI_CSI_PHY_BIST_TEST2_PRBS_SEED_SHIFT (16U)

◆ MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_GET

#define MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_MASK) >> MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_MASK

#define MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_MASK (0xFFFFU)

◆ MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_SHIFT

#define MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN0_SHIFT (0U)

◆ MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_GET

#define MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_MASK) >> MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_SHIFT)

◆ MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_MASK

#define MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_MASK (0xFFFF0000UL)

◆ MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_SHIFT

#define MIPI_CSI_PHY_BIST_TEST3_PRBS_ERR_NUM_LAN1_SHIFT (16U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_GET

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_MASK (0x2U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SET

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SHIFT) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_MASK)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SEL_SHIFT (1U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_GET

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_MASK (0x1U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SET

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SHIFT) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_MASK)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_EN_SOFT_SHIFT (0U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_GET

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_MASK (0x40U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_CLAN_SHIFT (6U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_GET

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_MASK (0x4U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN0_SHIFT (2U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_GET

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_MASK (0x8U)

◆ MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST0_BURN_IN_OK_LAN1_SHIFT (3U)

◆ MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_GET

#define MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_MASK (0xFFU)

◆ MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SET

#define MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SHIFT) & MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_MASK)

◆ MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST1_BURN_IN_SEED_SHIFT (0U)

◆ MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_GET

#define MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_MASK (0xFFFFU)

◆ MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN0_SHIFT (0U)

◆ MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_GET

#define MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_MASK (0xFFFF0000UL)

◆ MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST2_BURN_IN_ERR_NUM_LAN1_SHIFT (16U)

◆ MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_GET

#define MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_MASK (0xFFFFU)

◆ MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST4_BURN_IN_ERR_NUM_CLAN_SHIFT (0U)

◆ MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_GET

#define MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST5_BURN_IN_CHECK_NUM_LAN0_SHIFT (0U)

◆ MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_GET

#define MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST6_BURN_IN_CHECKED_NUM_LAN1_SHIFT (0U)

◆ MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_GET

#define MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_MASK) >> MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_SHIFT)

◆ MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_MASK

#define MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_SHIFT

#define MIPI_CSI_PHY_BURN_IN_TEST9_BURN_IN_CHECK_NUM_CLAN_SHIFT (0U)

◆ MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_GET

#define MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_MASK) >> MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SHIFT)

◆ MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_MASK

#define MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_MASK (0xFFU)

◆ MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SET

#define MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SHIFT) & MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_MASK)

◆ MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SHIFT

#define MIPI_CSI_PHY_CLANE_PARA_T_CLK_SETTLE_SHIFT (0U)

◆ MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_GET

#define MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_MASK) >> MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SHIFT)

◆ MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_MASK

#define MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_MASK (0xFF00U)

◆ MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SET

#define MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SHIFT) & MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_MASK)

◆ MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SHIFT

#define MIPI_CSI_PHY_CLANE_PARA_T_CLK_TERMEN_SHIFT (8U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_MASK (0x1U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_0_SHIFT (0U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_MASK (0x2U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_1_SHIFT (1U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_MASK (0x4U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_2_SHIFT (2U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_MASK (0x8U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_3_SHIFT (3U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_MASK (0x10U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_4_SHIFT (4U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_MASK (0x60U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_5_SHIFT (5U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_MASK (0x1F00U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_6_SHIFT (8U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_MASK (0x2000U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL0_7_SHIFT (13U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_MASK (0x10000UL)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_0_SHIFT (16U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_MASK (0x20000UL)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_1_SHIFT (17U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_MASK (0x40000UL)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_2_SHIFT (18U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_MASK (0x80000UL)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_3_SHIFT (19U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_MASK (0x100000UL)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_4_SHIFT (20U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_MASK (0x600000UL)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_5_SHIFT (21U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_MASK (0x1F000000UL)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_6_SHIFT (24U)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_GET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_MASK) >> MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_MASK

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_MASK (0x20000000UL)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SET

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SHIFT) & MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_MASK)

◆ MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SHIFT

#define MIPI_CSI_PHY_CSI_CTL01_CSI_CTL1_7_SHIFT (29U)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_GET

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_MASK) >> MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_MASK

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_MASK (0xF0000UL)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SET

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SHIFT) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_MASK)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SHIFT

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_0_SHIFT (16U)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_GET

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_MASK) >> MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_MASK

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_MASK (0x100000UL)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SET

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SHIFT) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_MASK)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SHIFT

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_1_SHIFT (20U)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_GET

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_MASK) >> MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_MASK

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_MASK (0xF000000UL)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SET

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SHIFT) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_MASK)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SHIFT

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_2_SHIFT (24U)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_GET

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_MASK) >> MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SHIFT)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_MASK

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_MASK (0x10000000UL)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SET

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SHIFT) & MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_MASK)

◆ MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SHIFT

#define MIPI_CSI_PHY_CSI_CTL23_CSI_CTL3_3_SHIFT (28U)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_GET

#define MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_MASK) >> MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_SHIFT)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_MASK

#define MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_MASK (0xFU)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_SHIFT

#define MIPI_CSI_PHY_CSI_VINIT_CSI_0_LPRX_VINIT_SHIFT (0U)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_GET

#define MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_MASK) >> MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_SHIFT)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_MASK

#define MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_MASK (0xF0U)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_SHIFT

#define MIPI_CSI_PHY_CSI_VINIT_CSI_1_LPRX_VINIT_SHIFT (4U)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_GET

#define MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_MASK) >> MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_SHIFT)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_MASK

#define MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_MASK (0xF0000UL)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_SHIFT

#define MIPI_CSI_PHY_CSI_VINIT_CSI_CLK_LPRX_VINT_SHIFT (16U)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_GET

#define MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_MASK) >> MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SHIFT)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_MASK

#define MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_MASK (0xF00000UL)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SET

#define MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SHIFT) & MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_MASK)

◆ MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SHIFT

#define MIPI_CSI_PHY_CSI_VINIT_CSI_LPRX_VREF_TRIM_SHIFT (20U)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_GET

#define MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SHIFT)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_MASK

#define MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SET

#define MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_MASK)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SHIFT

#define MIPI_CSI_PHY_DEBUG_CFG_REG0_DEBUG_CFG_REG0_SHIFT (0U)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_GET

#define MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SHIFT)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_MASK

#define MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SET

#define MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_MASK)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SHIFT

#define MIPI_CSI_PHY_DEBUG_CFG_REG1_DEBUG_CFG_REG1_SHIFT (0U)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_GET

#define MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SHIFT)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_MASK

#define MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SET

#define MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_MASK)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SHIFT

#define MIPI_CSI_PHY_DEBUG_CFG_REG2_DEBUG_CFG_REG2_SHIFT (0U)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_GET

#define MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SHIFT)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_MASK

#define MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SET

#define MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_MASK)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SHIFT

#define MIPI_CSI_PHY_DEBUG_CFG_REG3_DEBUG_CFG_REG3_SHIFT (0U)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_GET

#define MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SHIFT)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_MASK

#define MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SET

#define MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_MASK)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SHIFT

#define MIPI_CSI_PHY_DEBUG_CFG_REG4_DEBUG_CFG_REG4_SHIFT (0U)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_GET

#define MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_MASK) >> MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SHIFT)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_MASK

#define MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_MASK (0xFFFFFFFFUL)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SET

#define MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SHIFT) & MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_MASK)

◆ MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SHIFT

#define MIPI_CSI_PHY_DEBUG_CFG_REG5_DEBUG_CFG_REG5_SHIFT (0U)

◆ MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_GET

#define MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_MASK) >> MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SHIFT)

◆ MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_MASK

#define MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_MASK (0x3F0000UL)

◆ MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SET

#define MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SHIFT) & MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_MASK)

◆ MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SHIFT

#define MIPI_CSI_PHY_DEBUG_INFO_DEBUG_MODE_SEL_SHIFT (16U)

◆ MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_GET

#define MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_MASK) >> MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SHIFT)

◆ MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_MASK

#define MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_MASK (0x1U)

◆ MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SET

#define MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SHIFT) & MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_MASK)

◆ MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SHIFT

#define MIPI_CSI_PHY_MISC_INFO_LONG_SOTSYNC_EN_SHIFT (0U)

◆ MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_GET

#define MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_MASK) >> MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SHIFT)

◆ MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_MASK

#define MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_MASK (0x2U)

◆ MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SET

#define MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SHIFT) & MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_MASK)

◆ MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SHIFT

#define MIPI_CSI_PHY_MISC_INFO_ULPS_LP10_SEL_SHIFT (1U)

◆ MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_GET

#define MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_MASK) >> MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SHIFT)

◆ MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_MASK

#define MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_MASK (0x100U)

◆ MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SET

#define MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SHIFT) & MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_MASK)

◆ MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SHIFT

#define MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LAN0_SHIFT (8U)

◆ MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_GET

#define MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_MASK) >> MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SHIFT)

◆ MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_MASK

#define MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_MASK (0x200U)

◆ MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SET

#define MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SHIFT) & MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_MASK)

◆ MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SHIFT

#define MIPI_CSI_PHY_NE_SWAP_DPDN_SWAP_LANE1_SHIFT (9U)

◆ MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_GET

#define MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_MASK) >> MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SHIFT)

◆ MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_MASK

#define MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_MASK (0xCU)

◆ MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SET

#define MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SHIFT) & MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_MASK)

◆ MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SHIFT

#define MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LAN1_SHIFT (2U)

◆ MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_GET

#define MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_MASK) >> MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SHIFT)

◆ MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_MASK

#define MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_MASK (0x3U)

◆ MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SET

#define MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SHIFT) & MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_MASK)

◆ MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SHIFT

#define MIPI_CSI_PHY_NE_SWAP_LANE_SWAP_LANE0_SHIFT (0U)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_GET

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SHIFT)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_MASK

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_MASK (0x1FE0U)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SET

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SHIFT) & MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_MASK)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SHIFT

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_CTL_SHIFT (5U)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_GET

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_SHIFT)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_MASK

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_MASK (0x20000UL)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_SHIFT

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_DONE_SHIFT (17U)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_GET

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SHIFT)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_MASK

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_MASK (0x1U)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SET

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SHIFT) & MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_MASK)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SHIFT

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_EN_SHIFT (0U)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_GET

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_SHIFT)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_MASK

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_MASK (0x1E000UL)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_SHIFT

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_OUT_SHIFT (13U)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_GET

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_MASK) >> MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SHIFT)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_MASK

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_MASK (0x1EU)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SET

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SHIFT) & MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_MASK)

◆ MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SHIFT

#define MIPI_CSI_PHY_PHY_RCAL_RCAL_TRIM_SHIFT (1U)

◆ MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_GET

#define MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_MASK) >> MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SHIFT)

◆ MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_MASK

#define MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_MASK (0x1U)

◆ MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SET

#define MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SHIFT) & MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_MASK)

◆ MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SHIFT

#define MIPI_CSI_PHY_SOFT_RST_CFG_CLK_SOFT_RST_SHIFT (0U)

◆ MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_GET

#define MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_MASK) >> MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SHIFT)

◆ MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_MASK

#define MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_MASK (0x2U)

◆ MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SET

#define MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SHIFT) & MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_MASK)

◆ MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SHIFT

#define MIPI_CSI_PHY_SOFT_RST_HS_CLK_SOFT_RST_SHIFT (1U)

◆ MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_GET

#define MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_MASK) >> MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SHIFT)

◆ MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_MASK

#define MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_MASK (0xFFFFFFUL)

◆ MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SET

#define MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SHIFT) & MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_MASK)

◆ MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SHIFT

#define MIPI_CSI_PHY_T_CLANE_INIT_T_CLK_INIT_SHIFT (0U)

◆ MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_GET

#define MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_MASK) >> MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SHIFT)

◆ MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_MASK

#define MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_MASK (0xFFU)

◆ MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SET

#define MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SHIFT) & MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_MASK)

◆ MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SHIFT

#define MIPI_CSI_PHY_T_HS_SETTLE_T_D0_SETTLE_SHIFT (0U)

◆ MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_GET

#define MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_MASK) >> MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SHIFT)

◆ MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_MASK

#define MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_MASK (0xFF00U)

◆ MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SET

#define MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SHIFT) & MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_MASK)

◆ MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SHIFT

#define MIPI_CSI_PHY_T_HS_SETTLE_T_D1_SETTLE_SHIFT (8U)

◆ MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_GET

#define MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_MASK) >> MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SHIFT)

◆ MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_MASK

#define MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_MASK (0xFFU)

◆ MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SET

#define MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SHIFT) & MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_MASK)

◆ MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SHIFT

#define MIPI_CSI_PHY_T_HS_TERMEN_T_D0_TERMEN_SHIFT (0U)

◆ MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_GET

#define MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_MASK) >> MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SHIFT)

◆ MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_MASK

#define MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_MASK (0xFF00U)

◆ MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SET

#define MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SHIFT) & MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_MASK)

◆ MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SHIFT

#define MIPI_CSI_PHY_T_HS_TERMEN_T_D1_TERMEN_SHIFT (8U)

◆ MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_GET

#define MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_MASK) >> MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SHIFT)

◆ MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_MASK

#define MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_MASK (0xFFFFFFUL)

◆ MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SET

#define MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SHIFT) & MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_MASK)

◆ MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SHIFT

#define MIPI_CSI_PHY_T_LANE_INIT0_T_D0_INIT_SHIFT (0U)

◆ MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_GET

#define MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_MASK) >> MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SHIFT)

◆ MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_MASK

#define MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_MASK (0xFFFFFFUL)

◆ MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SET

#define MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SHIFT) & MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_MASK)

◆ MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SHIFT

#define MIPI_CSI_PHY_T_LANE_INIT1_T_D1_INIT_SHIFT (0U)

◆ MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_GET

#define MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_MASK) >> MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SHIFT)

◆ MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_MASK

#define MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_MASK (0x100U)

◆ MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SET

#define MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SHIFT) & MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_MASK)

◆ MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SHIFT

#define MIPI_CSI_PHY_TLPX_CTRL_EN_TLPX_CHECK_SHIFT (8U)

◆ MIPI_CSI_PHY_TLPX_CTRL_TLPX_GET

#define MIPI_CSI_PHY_TLPX_CTRL_TLPX_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_TLPX_CTRL_TLPX_MASK) >> MIPI_CSI_PHY_TLPX_CTRL_TLPX_SHIFT)

◆ MIPI_CSI_PHY_TLPX_CTRL_TLPX_MASK

#define MIPI_CSI_PHY_TLPX_CTRL_TLPX_MASK (0xFFU)

◆ MIPI_CSI_PHY_TLPX_CTRL_TLPX_SET

#define MIPI_CSI_PHY_TLPX_CTRL_TLPX_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_TLPX_CTRL_TLPX_SHIFT) & MIPI_CSI_PHY_TLPX_CTRL_TLPX_MASK)

◆ MIPI_CSI_PHY_TLPX_CTRL_TLPX_SHIFT

#define MIPI_CSI_PHY_TLPX_CTRL_TLPX_SHIFT (0U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_GET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SHIFT)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_MASK

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_MASK (0x40U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_MASK)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SHIFT

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_0_ULPRX_EN_SHIFT (6U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_GET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SHIFT)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_MASK

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_MASK (0x2U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_MASK)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SHIFT

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_1_LPRX_EN_SHIFT (1U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_GET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SHIFT)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_MASK

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_MASK (0x80U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_MASK)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SHIFT

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_1_ULPRX_EN_SHIFT (7U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_GET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SHIFT)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_MASK

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_MASK (0x1U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_MASK)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SHIFT

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_LPRX_EN_SHIFT (0U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_GET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_MASK) >> MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SHIFT)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_MASK

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_MASK (0x20U)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SET

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SET ( x ) (((uint32_t)(x) << MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SHIFT) & MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_MASK)

◆ MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SHIFT

#define MIPI_CSI_PHY_ULP_RX_EN_CSI_CLK_ULPRX_EN_SHIFT (5U)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_GET

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_SHIFT)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_MASK

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_MASK (0x800000UL)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_SHIFT

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_0_VOFFCAL_DONE_SHIFT (23U)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_GET

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_SHIFT)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_MASK

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_MASK (0x20000UL)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_SHIFT

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_DONE_SHIFT (17U)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_GET

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_SHIFT)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_MASK

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_MASK (0x1F000UL)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_SHIFT

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_1_VOFFCAL_OUT_SHIFT (12U)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_GET

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_SHIFT)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_MASK

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_MASK (0x20000000UL)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_SHIFT

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_DONE_SHIFT (29U)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_GET

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_SHIFT)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_MASK

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_MASK (0x1F000000UL)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_SHIFT

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_CLK_VOFFCAL_OUT_SHIFT (24U)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_GET

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_GET ( x ) (((uint32_t)(x) & MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_MASK) >> MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_SHIFT)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_MASK

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_MASK (0x7C0000UL)

◆ MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_SHIFT

#define MIPI_CSI_PHY_VOFFCAL_OUT_CSI_O_VOFFCAL_OUT_SHIFT (18U)

Data Structures

Macros