hpm_owr_regs.h File Reference

Go to the source code of this file.

Data Structures
struct	OWR_Type

Macros
#define	OWR_CTRL_RPPBIT_MASK   (0x80U)
#define	OWR_CTRL_RPPBIT_SHIFT   (7U)
#define	OWR_CTRL_RPPBIT_SET(x)   (((uint32_t)(x) << OWR_CTRL_RPPBIT_SHIFT) & OWR_CTRL_RPPBIT_MASK)
#define	OWR_CTRL_RPPBIT_GET(x)   (((uint32_t)(x) & OWR_CTRL_RPPBIT_MASK) >> OWR_CTRL_RPPBIT_SHIFT)
#define	OWR_CTRL_PSTBIT_MASK   (0x40U)
#define	OWR_CTRL_PSTBIT_SHIFT   (6U)
#define	OWR_CTRL_PSTBIT_GET(x)   (((uint32_t)(x) & OWR_CTRL_PSTBIT_MASK) >> OWR_CTRL_PSTBIT_SHIFT)
#define	OWR_DIV_CFG_DIV_CFG_MASK   (0xFFU)
#define	OWR_DIV_CFG_DIV_CFG_SHIFT   (0U)
#define	OWR_DIV_CFG_DIV_CFG_SET(x)   (((uint32_t)(x) << OWR_DIV_CFG_DIV_CFG_SHIFT) & OWR_DIV_CFG_DIV_CFG_MASK)
#define	OWR_DIV_CFG_DIV_CFG_GET(x)   (((uint32_t)(x) & OWR_DIV_CFG_DIV_CFG_MASK) >> OWR_DIV_CFG_DIV_CFG_SHIFT)
#define	OWR_RESET_SW_RESET_MASK   (0x1U)
#define	OWR_RESET_SW_RESET_SHIFT   (0U)
#define	OWR_RESET_SW_RESET_SET(x)   (((uint32_t)(x) << OWR_RESET_SW_RESET_SHIFT) & OWR_RESET_SW_RESET_MASK)
#define	OWR_RESET_SW_RESET_GET(x)   (((uint32_t)(x) & OWR_RESET_SW_RESET_MASK) >> OWR_RESET_SW_RESET_SHIFT)
#define	OWR_CMD_CMD_MASK   (0x2U)
#define	OWR_CMD_CMD_SHIFT   (1U)
#define	OWR_CMD_CMD_SET(x)   (((uint32_t)(x) << OWR_CMD_CMD_SHIFT) & OWR_CMD_CMD_MASK)
#define	OWR_CMD_CMD_GET(x)   (((uint32_t)(x) & OWR_CMD_CMD_MASK) >> OWR_CMD_CMD_SHIFT)
#define	OWR_DATA_TXRX_DATA_MASK   (0xFFU)
#define	OWR_DATA_TXRX_DATA_SHIFT   (0U)
#define	OWR_DATA_TXRX_DATA_SET(x)   (((uint32_t)(x) << OWR_DATA_TXRX_DATA_SHIFT) & OWR_DATA_TXRX_DATA_MASK)
#define	OWR_DATA_TXRX_DATA_GET(x)   (((uint32_t)(x) & OWR_DATA_TXRX_DATA_MASK) >> OWR_DATA_TXRX_DATA_SHIFT)
#define	OWR_RX_CNT_RX_CNT_MASK   (0xFFU)
#define	OWR_RX_CNT_RX_CNT_SHIFT   (0U)
#define	OWR_RX_CNT_RX_CNT_SET(x)   (((uint32_t)(x) << OWR_RX_CNT_RX_CNT_SHIFT) & OWR_RX_CNT_RX_CNT_MASK)
#define	OWR_RX_CNT_RX_CNT_GET(x)   (((uint32_t)(x) & OWR_RX_CNT_RX_CNT_MASK) >> OWR_RX_CNT_RX_CNT_SHIFT)
#define	OWR_GLB_CFG_FORCE_CLK_ON_MASK   (0x2U)
#define	OWR_GLB_CFG_FORCE_CLK_ON_SHIFT   (1U)
#define	OWR_GLB_CFG_FORCE_CLK_ON_SET(x)   (((uint32_t)(x) << OWR_GLB_CFG_FORCE_CLK_ON_SHIFT) & OWR_GLB_CFG_FORCE_CLK_ON_MASK)
#define	OWR_GLB_CFG_FORCE_CLK_ON_GET(x)   (((uint32_t)(x) & OWR_GLB_CFG_FORCE_CLK_ON_MASK) >> OWR_GLB_CFG_FORCE_CLK_ON_SHIFT)
#define	OWR_DMA_EN_TX_DMA_EN_MASK   (0x2U)
#define	OWR_DMA_EN_TX_DMA_EN_SHIFT   (1U)
#define	OWR_DMA_EN_TX_DMA_EN_SET(x)   (((uint32_t)(x) << OWR_DMA_EN_TX_DMA_EN_SHIFT) & OWR_DMA_EN_TX_DMA_EN_MASK)
#define	OWR_DMA_EN_TX_DMA_EN_GET(x)   (((uint32_t)(x) & OWR_DMA_EN_TX_DMA_EN_MASK) >> OWR_DMA_EN_TX_DMA_EN_SHIFT)
#define	OWR_DMA_EN_RX_DMA_EN_MASK   (0x1U)
#define	OWR_DMA_EN_RX_DMA_EN_SHIFT   (0U)
#define	OWR_DMA_EN_RX_DMA_EN_SET(x)   (((uint32_t)(x) << OWR_DMA_EN_RX_DMA_EN_SHIFT) & OWR_DMA_EN_RX_DMA_EN_MASK)
#define	OWR_DMA_EN_RX_DMA_EN_GET(x)   (((uint32_t)(x) & OWR_DMA_EN_RX_DMA_EN_MASK) >> OWR_DMA_EN_RX_DMA_EN_SHIFT)
#define	OWR_IRQ_STS_RSRF_MASK   (0x20U)
#define	OWR_IRQ_STS_RSRF_SHIFT   (5U)
#define	OWR_IRQ_STS_RSRF_SET(x)   (((uint32_t)(x) << OWR_IRQ_STS_RSRF_SHIFT) & OWR_IRQ_STS_RSRF_MASK)
#define	OWR_IRQ_STS_RSRF_GET(x)   (((uint32_t)(x) & OWR_IRQ_STS_RSRF_MASK) >> OWR_IRQ_STS_RSRF_SHIFT)
#define	OWR_IRQ_STS_RBF_MASK   (0x10U)
#define	OWR_IRQ_STS_RBF_SHIFT   (4U)
#define	OWR_IRQ_STS_RBF_SET(x)   (((uint32_t)(x) << OWR_IRQ_STS_RBF_SHIFT) & OWR_IRQ_STS_RBF_MASK)
#define	OWR_IRQ_STS_RBF_GET(x)   (((uint32_t)(x) & OWR_IRQ_STS_RBF_MASK) >> OWR_IRQ_STS_RBF_SHIFT)
#define	OWR_IRQ_STS_TEMT_MASK   (0x8U)
#define	OWR_IRQ_STS_TEMT_SHIFT   (3U)
#define	OWR_IRQ_STS_TEMT_SET(x)   (((uint32_t)(x) << OWR_IRQ_STS_TEMT_SHIFT) & OWR_IRQ_STS_TEMT_MASK)
#define	OWR_IRQ_STS_TEMT_GET(x)   (((uint32_t)(x) & OWR_IRQ_STS_TEMT_MASK) >> OWR_IRQ_STS_TEMT_SHIFT)
#define	OWR_IRQ_STS_TBE_MASK   (0x4U)
#define	OWR_IRQ_STS_TBE_SHIFT   (2U)
#define	OWR_IRQ_STS_TBE_SET(x)   (((uint32_t)(x) << OWR_IRQ_STS_TBE_SHIFT) & OWR_IRQ_STS_TBE_MASK)
#define	OWR_IRQ_STS_TBE_GET(x)   (((uint32_t)(x) & OWR_IRQ_STS_TBE_MASK) >> OWR_IRQ_STS_TBE_SHIFT)
#define	OWR_IRQ_STS_PST_DET_MASK   (0x1U)
#define	OWR_IRQ_STS_PST_DET_SHIFT   (0U)
#define	OWR_IRQ_STS_PST_DET_SET(x)   (((uint32_t)(x) << OWR_IRQ_STS_PST_DET_SHIFT) & OWR_IRQ_STS_PST_DET_MASK)
#define	OWR_IRQ_STS_PST_DET_GET(x)   (((uint32_t)(x) & OWR_IRQ_STS_PST_DET_MASK) >> OWR_IRQ_STS_PST_DET_SHIFT)
#define	OWR_IRQ_EN_ERSF_MASK   (0x20U)
#define	OWR_IRQ_EN_ERSF_SHIFT   (5U)
#define	OWR_IRQ_EN_ERSF_SET(x)   (((uint32_t)(x) << OWR_IRQ_EN_ERSF_SHIFT) & OWR_IRQ_EN_ERSF_MASK)
#define	OWR_IRQ_EN_ERSF_GET(x)   (((uint32_t)(x) & OWR_IRQ_EN_ERSF_MASK) >> OWR_IRQ_EN_ERSF_SHIFT)
#define	OWR_IRQ_EN_ERBF_MASK   (0x10U)
#define	OWR_IRQ_EN_ERBF_SHIFT   (4U)
#define	OWR_IRQ_EN_ERBF_SET(x)   (((uint32_t)(x) << OWR_IRQ_EN_ERBF_SHIFT) & OWR_IRQ_EN_ERBF_MASK)
#define	OWR_IRQ_EN_ERBF_GET(x)   (((uint32_t)(x) & OWR_IRQ_EN_ERBF_MASK) >> OWR_IRQ_EN_ERBF_SHIFT)
#define	OWR_IRQ_EN_ETMT_MASK   (0x8U)
#define	OWR_IRQ_EN_ETMT_SHIFT   (3U)
#define	OWR_IRQ_EN_ETMT_SET(x)   (((uint32_t)(x) << OWR_IRQ_EN_ETMT_SHIFT) & OWR_IRQ_EN_ETMT_MASK)
#define	OWR_IRQ_EN_ETMT_GET(x)   (((uint32_t)(x) & OWR_IRQ_EN_ETMT_MASK) >> OWR_IRQ_EN_ETMT_SHIFT)
#define	OWR_IRQ_EN_ETBE_MASK   (0x4U)
#define	OWR_IRQ_EN_ETBE_SHIFT   (2U)
#define	OWR_IRQ_EN_ETBE_SET(x)   (((uint32_t)(x) << OWR_IRQ_EN_ETBE_SHIFT) & OWR_IRQ_EN_ETBE_MASK)
#define	OWR_IRQ_EN_ETBE_GET(x)   (((uint32_t)(x) & OWR_IRQ_EN_ETBE_MASK) >> OWR_IRQ_EN_ETBE_SHIFT)
#define	OWR_IRQ_EN_EPD_MASK   (0x1U)
#define	OWR_IRQ_EN_EPD_SHIFT   (0U)
#define	OWR_IRQ_EN_EPD_SET(x)   (((uint32_t)(x) << OWR_IRQ_EN_EPD_SHIFT) & OWR_IRQ_EN_EPD_MASK)
#define	OWR_IRQ_EN_EPD_GET(x)   (((uint32_t)(x) & OWR_IRQ_EN_EPD_MASK) >> OWR_IRQ_EN_EPD_SHIFT)

Macro Definition Documentation

OWR_CMD_CMD_GET

#define OWR_CMD_CMD_GET

(

x

)

(((uint32_t)(x) & OWR_CMD_CMD_MASK) >> OWR_CMD_CMD_SHIFT)

OWR_CMD_CMD_MASK

#define OWR_CMD_CMD_MASK   (0x2U)

OWR_CMD_CMD_SET

#define OWR_CMD_CMD_SET

(

x

)

(((uint32_t)(x) << OWR_CMD_CMD_SHIFT) & OWR_CMD_CMD_MASK)

OWR_CMD_CMD_SHIFT

#define OWR_CMD_CMD_SHIFT   (1U)

OWR_CTRL_PSTBIT_GET

#define OWR_CTRL_PSTBIT_GET

(

x

)

(((uint32_t)(x) & OWR_CTRL_PSTBIT_MASK) >> OWR_CTRL_PSTBIT_SHIFT)

OWR_CTRL_PSTBIT_MASK

#define OWR_CTRL_PSTBIT_MASK   (0x40U)

OWR_CTRL_PSTBIT_SHIFT

#define OWR_CTRL_PSTBIT_SHIFT   (6U)

OWR_CTRL_RPPBIT_GET

#define OWR_CTRL_RPPBIT_GET

(

x

)

(((uint32_t)(x) & OWR_CTRL_RPPBIT_MASK) >> OWR_CTRL_RPPBIT_SHIFT)

OWR_CTRL_RPPBIT_MASK

#define OWR_CTRL_RPPBIT_MASK   (0x80U)

OWR_CTRL_RPPBIT_SET

#define OWR_CTRL_RPPBIT_SET

(

x

)

(((uint32_t)(x) << OWR_CTRL_RPPBIT_SHIFT) & OWR_CTRL_RPPBIT_MASK)

OWR_CTRL_RPPBIT_SHIFT

#define OWR_CTRL_RPPBIT_SHIFT   (7U)

OWR_DATA_TXRX_DATA_GET

#define OWR_DATA_TXRX_DATA_GET

(

x

)

(((uint32_t)(x) & OWR_DATA_TXRX_DATA_MASK) >> OWR_DATA_TXRX_DATA_SHIFT)

OWR_DATA_TXRX_DATA_MASK

#define OWR_DATA_TXRX_DATA_MASK   (0xFFU)

OWR_DATA_TXRX_DATA_SET

#define OWR_DATA_TXRX_DATA_SET

(

x

)

(((uint32_t)(x) << OWR_DATA_TXRX_DATA_SHIFT) & OWR_DATA_TXRX_DATA_MASK)

OWR_DATA_TXRX_DATA_SHIFT

#define OWR_DATA_TXRX_DATA_SHIFT   (0U)

OWR_DIV_CFG_DIV_CFG_GET

#define OWR_DIV_CFG_DIV_CFG_GET

(

x

)

(((uint32_t)(x) & OWR_DIV_CFG_DIV_CFG_MASK) >> OWR_DIV_CFG_DIV_CFG_SHIFT)

OWR_DIV_CFG_DIV_CFG_MASK

#define OWR_DIV_CFG_DIV_CFG_MASK   (0xFFU)

OWR_DIV_CFG_DIV_CFG_SET

#define OWR_DIV_CFG_DIV_CFG_SET

(

x

)

(((uint32_t)(x) << OWR_DIV_CFG_DIV_CFG_SHIFT) & OWR_DIV_CFG_DIV_CFG_MASK)

OWR_DIV_CFG_DIV_CFG_SHIFT

#define OWR_DIV_CFG_DIV_CFG_SHIFT   (0U)

OWR_DMA_EN_RX_DMA_EN_GET

#define OWR_DMA_EN_RX_DMA_EN_GET

(

x

)

(((uint32_t)(x) & OWR_DMA_EN_RX_DMA_EN_MASK) >> OWR_DMA_EN_RX_DMA_EN_SHIFT)

OWR_DMA_EN_RX_DMA_EN_MASK

#define OWR_DMA_EN_RX_DMA_EN_MASK   (0x1U)

OWR_DMA_EN_RX_DMA_EN_SET

#define OWR_DMA_EN_RX_DMA_EN_SET

(

x

)

(((uint32_t)(x) << OWR_DMA_EN_RX_DMA_EN_SHIFT) & OWR_DMA_EN_RX_DMA_EN_MASK)

OWR_DMA_EN_RX_DMA_EN_SHIFT

#define OWR_DMA_EN_RX_DMA_EN_SHIFT   (0U)

OWR_DMA_EN_TX_DMA_EN_GET

#define OWR_DMA_EN_TX_DMA_EN_GET

(

x

)

(((uint32_t)(x) & OWR_DMA_EN_TX_DMA_EN_MASK) >> OWR_DMA_EN_TX_DMA_EN_SHIFT)

OWR_DMA_EN_TX_DMA_EN_MASK

#define OWR_DMA_EN_TX_DMA_EN_MASK   (0x2U)

OWR_DMA_EN_TX_DMA_EN_SET

#define OWR_DMA_EN_TX_DMA_EN_SET

(

x

)

(((uint32_t)(x) << OWR_DMA_EN_TX_DMA_EN_SHIFT) & OWR_DMA_EN_TX_DMA_EN_MASK)

OWR_DMA_EN_TX_DMA_EN_SHIFT

#define OWR_DMA_EN_TX_DMA_EN_SHIFT   (1U)

OWR_GLB_CFG_FORCE_CLK_ON_GET

#define OWR_GLB_CFG_FORCE_CLK_ON_GET

(

x

)

(((uint32_t)(x) & OWR_GLB_CFG_FORCE_CLK_ON_MASK) >> OWR_GLB_CFG_FORCE_CLK_ON_SHIFT)

OWR_GLB_CFG_FORCE_CLK_ON_MASK

#define OWR_GLB_CFG_FORCE_CLK_ON_MASK   (0x2U)

OWR_GLB_CFG_FORCE_CLK_ON_SET

#define OWR_GLB_CFG_FORCE_CLK_ON_SET

(

x

)

(((uint32_t)(x) << OWR_GLB_CFG_FORCE_CLK_ON_SHIFT) & OWR_GLB_CFG_FORCE_CLK_ON_MASK)

OWR_GLB_CFG_FORCE_CLK_ON_SHIFT

#define OWR_GLB_CFG_FORCE_CLK_ON_SHIFT   (1U)

OWR_IRQ_EN_EPD_GET

#define OWR_IRQ_EN_EPD_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_EN_EPD_MASK) >> OWR_IRQ_EN_EPD_SHIFT)

OWR_IRQ_EN_EPD_MASK

#define OWR_IRQ_EN_EPD_MASK   (0x1U)

OWR_IRQ_EN_EPD_SET

#define OWR_IRQ_EN_EPD_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_EN_EPD_SHIFT) & OWR_IRQ_EN_EPD_MASK)

OWR_IRQ_EN_EPD_SHIFT

#define OWR_IRQ_EN_EPD_SHIFT   (0U)

OWR_IRQ_EN_ERBF_GET

#define OWR_IRQ_EN_ERBF_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_EN_ERBF_MASK) >> OWR_IRQ_EN_ERBF_SHIFT)

OWR_IRQ_EN_ERBF_MASK

#define OWR_IRQ_EN_ERBF_MASK   (0x10U)

OWR_IRQ_EN_ERBF_SET

#define OWR_IRQ_EN_ERBF_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_EN_ERBF_SHIFT) & OWR_IRQ_EN_ERBF_MASK)

OWR_IRQ_EN_ERBF_SHIFT

#define OWR_IRQ_EN_ERBF_SHIFT   (4U)

OWR_IRQ_EN_ERSF_GET

#define OWR_IRQ_EN_ERSF_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_EN_ERSF_MASK) >> OWR_IRQ_EN_ERSF_SHIFT)

OWR_IRQ_EN_ERSF_MASK

#define OWR_IRQ_EN_ERSF_MASK   (0x20U)

OWR_IRQ_EN_ERSF_SET

#define OWR_IRQ_EN_ERSF_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_EN_ERSF_SHIFT) & OWR_IRQ_EN_ERSF_MASK)

OWR_IRQ_EN_ERSF_SHIFT

#define OWR_IRQ_EN_ERSF_SHIFT   (5U)

OWR_IRQ_EN_ETBE_GET

#define OWR_IRQ_EN_ETBE_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_EN_ETBE_MASK) >> OWR_IRQ_EN_ETBE_SHIFT)

OWR_IRQ_EN_ETBE_MASK

#define OWR_IRQ_EN_ETBE_MASK   (0x4U)

OWR_IRQ_EN_ETBE_SET

#define OWR_IRQ_EN_ETBE_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_EN_ETBE_SHIFT) & OWR_IRQ_EN_ETBE_MASK)

OWR_IRQ_EN_ETBE_SHIFT

#define OWR_IRQ_EN_ETBE_SHIFT   (2U)

OWR_IRQ_EN_ETMT_GET

#define OWR_IRQ_EN_ETMT_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_EN_ETMT_MASK) >> OWR_IRQ_EN_ETMT_SHIFT)

OWR_IRQ_EN_ETMT_MASK

#define OWR_IRQ_EN_ETMT_MASK   (0x8U)

OWR_IRQ_EN_ETMT_SET

#define OWR_IRQ_EN_ETMT_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_EN_ETMT_SHIFT) & OWR_IRQ_EN_ETMT_MASK)

OWR_IRQ_EN_ETMT_SHIFT

#define OWR_IRQ_EN_ETMT_SHIFT   (3U)

OWR_IRQ_STS_PST_DET_GET

#define OWR_IRQ_STS_PST_DET_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_STS_PST_DET_MASK) >> OWR_IRQ_STS_PST_DET_SHIFT)

OWR_IRQ_STS_PST_DET_MASK

#define OWR_IRQ_STS_PST_DET_MASK   (0x1U)

OWR_IRQ_STS_PST_DET_SET

#define OWR_IRQ_STS_PST_DET_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_STS_PST_DET_SHIFT) & OWR_IRQ_STS_PST_DET_MASK)

OWR_IRQ_STS_PST_DET_SHIFT

#define OWR_IRQ_STS_PST_DET_SHIFT   (0U)

OWR_IRQ_STS_RBF_GET

#define OWR_IRQ_STS_RBF_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_STS_RBF_MASK) >> OWR_IRQ_STS_RBF_SHIFT)

OWR_IRQ_STS_RBF_MASK

#define OWR_IRQ_STS_RBF_MASK   (0x10U)

OWR_IRQ_STS_RBF_SET

#define OWR_IRQ_STS_RBF_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_STS_RBF_SHIFT) & OWR_IRQ_STS_RBF_MASK)

OWR_IRQ_STS_RBF_SHIFT

#define OWR_IRQ_STS_RBF_SHIFT   (4U)

OWR_IRQ_STS_RSRF_GET

#define OWR_IRQ_STS_RSRF_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_STS_RSRF_MASK) >> OWR_IRQ_STS_RSRF_SHIFT)

OWR_IRQ_STS_RSRF_MASK

#define OWR_IRQ_STS_RSRF_MASK   (0x20U)

OWR_IRQ_STS_RSRF_SET

#define OWR_IRQ_STS_RSRF_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_STS_RSRF_SHIFT) & OWR_IRQ_STS_RSRF_MASK)

OWR_IRQ_STS_RSRF_SHIFT

#define OWR_IRQ_STS_RSRF_SHIFT   (5U)

OWR_IRQ_STS_TBE_GET

#define OWR_IRQ_STS_TBE_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_STS_TBE_MASK) >> OWR_IRQ_STS_TBE_SHIFT)

OWR_IRQ_STS_TBE_MASK

#define OWR_IRQ_STS_TBE_MASK   (0x4U)

OWR_IRQ_STS_TBE_SET

#define OWR_IRQ_STS_TBE_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_STS_TBE_SHIFT) & OWR_IRQ_STS_TBE_MASK)

OWR_IRQ_STS_TBE_SHIFT

#define OWR_IRQ_STS_TBE_SHIFT   (2U)

OWR_IRQ_STS_TEMT_GET

#define OWR_IRQ_STS_TEMT_GET

(

x

)

(((uint32_t)(x) & OWR_IRQ_STS_TEMT_MASK) >> OWR_IRQ_STS_TEMT_SHIFT)

OWR_IRQ_STS_TEMT_MASK

#define OWR_IRQ_STS_TEMT_MASK   (0x8U)

OWR_IRQ_STS_TEMT_SET

#define OWR_IRQ_STS_TEMT_SET

(

x

)

(((uint32_t)(x) << OWR_IRQ_STS_TEMT_SHIFT) & OWR_IRQ_STS_TEMT_MASK)

OWR_IRQ_STS_TEMT_SHIFT

#define OWR_IRQ_STS_TEMT_SHIFT   (3U)

OWR_RESET_SW_RESET_GET

#define OWR_RESET_SW_RESET_GET

(

x

)

(((uint32_t)(x) & OWR_RESET_SW_RESET_MASK) >> OWR_RESET_SW_RESET_SHIFT)

OWR_RESET_SW_RESET_MASK

#define OWR_RESET_SW_RESET_MASK   (0x1U)

OWR_RESET_SW_RESET_SET

#define OWR_RESET_SW_RESET_SET

(

x

)

(((uint32_t)(x) << OWR_RESET_SW_RESET_SHIFT) & OWR_RESET_SW_RESET_MASK)

OWR_RESET_SW_RESET_SHIFT

#define OWR_RESET_SW_RESET_SHIFT   (0U)

OWR_RX_CNT_RX_CNT_GET

#define OWR_RX_CNT_RX_CNT_GET

(

x

)

(((uint32_t)(x) & OWR_RX_CNT_RX_CNT_MASK) >> OWR_RX_CNT_RX_CNT_SHIFT)

OWR_RX_CNT_RX_CNT_MASK

#define OWR_RX_CNT_RX_CNT_MASK   (0xFFU)

OWR_RX_CNT_RX_CNT_SET

#define OWR_RX_CNT_RX_CNT_SET

(

x

)

(((uint32_t)(x) << OWR_RX_CNT_RX_CNT_SHIFT) & OWR_RX_CNT_RX_CNT_MASK)

OWR_RX_CNT_RX_CNT_SHIFT

#define OWR_RX_CNT_RX_CNT_SHIFT   (0U)