HPM SDK
HPMicro Software Development Kit
Data Structures | Macros
hpm_adc12_regs.h File Reference

Go to the source code of this file.

Data Structures

struct  ADC12_Type
 

Macros

#define ADC12_CONFIG_TRIG_LEN_MASK   (0xC0000000UL)
 
#define ADC12_CONFIG_TRIG_LEN_SHIFT   (30U)
 
#define ADC12_CONFIG_TRIG_LEN_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_TRIG_LEN_SHIFT) & ADC12_CONFIG_TRIG_LEN_MASK)
 
#define ADC12_CONFIG_TRIG_LEN_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_TRIG_LEN_MASK) >> ADC12_CONFIG_TRIG_LEN_SHIFT)
 
#define ADC12_CONFIG_INTEN3_MASK   (0x20000000UL)
 
#define ADC12_CONFIG_INTEN3_SHIFT   (29U)
 
#define ADC12_CONFIG_INTEN3_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_INTEN3_SHIFT) & ADC12_CONFIG_INTEN3_MASK)
 
#define ADC12_CONFIG_INTEN3_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_INTEN3_MASK) >> ADC12_CONFIG_INTEN3_SHIFT)
 
#define ADC12_CONFIG_CHAN3_MASK   (0x1F000000UL)
 
#define ADC12_CONFIG_CHAN3_SHIFT   (24U)
 
#define ADC12_CONFIG_CHAN3_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_CHAN3_SHIFT) & ADC12_CONFIG_CHAN3_MASK)
 
#define ADC12_CONFIG_CHAN3_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_CHAN3_MASK) >> ADC12_CONFIG_CHAN3_SHIFT)
 
#define ADC12_CONFIG_INTEN2_MASK   (0x200000UL)
 
#define ADC12_CONFIG_INTEN2_SHIFT   (21U)
 
#define ADC12_CONFIG_INTEN2_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_INTEN2_SHIFT) & ADC12_CONFIG_INTEN2_MASK)
 
#define ADC12_CONFIG_INTEN2_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_INTEN2_MASK) >> ADC12_CONFIG_INTEN2_SHIFT)
 
#define ADC12_CONFIG_CHAN2_MASK   (0x1F0000UL)
 
#define ADC12_CONFIG_CHAN2_SHIFT   (16U)
 
#define ADC12_CONFIG_CHAN2_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_CHAN2_SHIFT) & ADC12_CONFIG_CHAN2_MASK)
 
#define ADC12_CONFIG_CHAN2_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_CHAN2_MASK) >> ADC12_CONFIG_CHAN2_SHIFT)
 
#define ADC12_CONFIG_INTEN1_MASK   (0x2000U)
 
#define ADC12_CONFIG_INTEN1_SHIFT   (13U)
 
#define ADC12_CONFIG_INTEN1_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_INTEN1_SHIFT) & ADC12_CONFIG_INTEN1_MASK)
 
#define ADC12_CONFIG_INTEN1_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_INTEN1_MASK) >> ADC12_CONFIG_INTEN1_SHIFT)
 
#define ADC12_CONFIG_CHAN1_MASK   (0x1F00U)
 
#define ADC12_CONFIG_CHAN1_SHIFT   (8U)
 
#define ADC12_CONFIG_CHAN1_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_CHAN1_SHIFT) & ADC12_CONFIG_CHAN1_MASK)
 
#define ADC12_CONFIG_CHAN1_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_CHAN1_MASK) >> ADC12_CONFIG_CHAN1_SHIFT)
 
#define ADC12_CONFIG_INTEN0_MASK   (0x20U)
 
#define ADC12_CONFIG_INTEN0_SHIFT   (5U)
 
#define ADC12_CONFIG_INTEN0_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_INTEN0_SHIFT) & ADC12_CONFIG_INTEN0_MASK)
 
#define ADC12_CONFIG_INTEN0_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_INTEN0_MASK) >> ADC12_CONFIG_INTEN0_SHIFT)
 
#define ADC12_CONFIG_CHAN0_MASK   (0x1FU)
 
#define ADC12_CONFIG_CHAN0_SHIFT   (0U)
 
#define ADC12_CONFIG_CHAN0_SET(x)   (((uint32_t)(x) << ADC12_CONFIG_CHAN0_SHIFT) & ADC12_CONFIG_CHAN0_MASK)
 
#define ADC12_CONFIG_CHAN0_GET(x)   (((uint32_t)(x) & ADC12_CONFIG_CHAN0_MASK) >> ADC12_CONFIG_CHAN0_SHIFT)
 
#define ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK   (0xFFFFFFFCUL)
 
#define ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT   (2U)
 
#define ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SET(x)   (((uint32_t)(x) << ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT) & ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK)
 
#define ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_GET(x)   (((uint32_t)(x) & ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK) >> ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT)
 
#define ADC12_TRG_SW_STA_TRG_SW_STA_MASK   (0x10U)
 
#define ADC12_TRG_SW_STA_TRG_SW_STA_SHIFT   (4U)
 
#define ADC12_TRG_SW_STA_TRG_SW_STA_SET(x)   (((uint32_t)(x) << ADC12_TRG_SW_STA_TRG_SW_STA_SHIFT) & ADC12_TRG_SW_STA_TRG_SW_STA_MASK)
 
#define ADC12_TRG_SW_STA_TRG_SW_STA_GET(x)   (((uint32_t)(x) & ADC12_TRG_SW_STA_TRG_SW_STA_MASK) >> ADC12_TRG_SW_STA_TRG_SW_STA_SHIFT)
 
#define ADC12_TRG_SW_STA_TRIG_SW_INDEX_MASK   (0xFU)
 
#define ADC12_TRG_SW_STA_TRIG_SW_INDEX_SHIFT   (0U)
 
#define ADC12_TRG_SW_STA_TRIG_SW_INDEX_SET(x)   (((uint32_t)(x) << ADC12_TRG_SW_STA_TRIG_SW_INDEX_SHIFT) & ADC12_TRG_SW_STA_TRIG_SW_INDEX_MASK)
 
#define ADC12_TRG_SW_STA_TRIG_SW_INDEX_GET(x)   (((uint32_t)(x) & ADC12_TRG_SW_STA_TRIG_SW_INDEX_MASK) >> ADC12_TRG_SW_STA_TRIG_SW_INDEX_SHIFT)
 
#define ADC12_BUS_RESULT_VALID_MASK   (0x10000UL)
 
#define ADC12_BUS_RESULT_VALID_SHIFT   (16U)
 
#define ADC12_BUS_RESULT_VALID_GET(x)   (((uint32_t)(x) & ADC12_BUS_RESULT_VALID_MASK) >> ADC12_BUS_RESULT_VALID_SHIFT)
 
#define ADC12_BUS_RESULT_CHAN_RESULT_MASK   (0xFFF0U)
 
#define ADC12_BUS_RESULT_CHAN_RESULT_SHIFT   (4U)
 
#define ADC12_BUS_RESULT_CHAN_RESULT_GET(x)   (((uint32_t)(x) & ADC12_BUS_RESULT_CHAN_RESULT_MASK) >> ADC12_BUS_RESULT_CHAN_RESULT_SHIFT)
 
#define ADC12_BUF_CFG0_WAIT_DIS_MASK   (0x1U)
 
#define ADC12_BUF_CFG0_WAIT_DIS_SHIFT   (0U)
 
#define ADC12_BUF_CFG0_WAIT_DIS_SET(x)   (((uint32_t)(x) << ADC12_BUF_CFG0_WAIT_DIS_SHIFT) & ADC12_BUF_CFG0_WAIT_DIS_MASK)
 
#define ADC12_BUF_CFG0_WAIT_DIS_GET(x)   (((uint32_t)(x) & ADC12_BUF_CFG0_WAIT_DIS_MASK) >> ADC12_BUF_CFG0_WAIT_DIS_SHIFT)
 
#define ADC12_SEQ_CFG0_CYCLE_MASK   (0x80000000UL)
 
#define ADC12_SEQ_CFG0_CYCLE_SHIFT   (31U)
 
#define ADC12_SEQ_CFG0_CYCLE_GET(x)   (((uint32_t)(x) & ADC12_SEQ_CFG0_CYCLE_MASK) >> ADC12_SEQ_CFG0_CYCLE_SHIFT)
 
#define ADC12_SEQ_CFG0_SEQ_LEN_MASK   (0xF00U)
 
#define ADC12_SEQ_CFG0_SEQ_LEN_SHIFT   (8U)
 
#define ADC12_SEQ_CFG0_SEQ_LEN_SET(x)   (((uint32_t)(x) << ADC12_SEQ_CFG0_SEQ_LEN_SHIFT) & ADC12_SEQ_CFG0_SEQ_LEN_MASK)
 
#define ADC12_SEQ_CFG0_SEQ_LEN_GET(x)   (((uint32_t)(x) & ADC12_SEQ_CFG0_SEQ_LEN_MASK) >> ADC12_SEQ_CFG0_SEQ_LEN_SHIFT)
 
#define ADC12_SEQ_CFG0_RESTART_EN_MASK   (0x10U)
 
#define ADC12_SEQ_CFG0_RESTART_EN_SHIFT   (4U)
 
#define ADC12_SEQ_CFG0_RESTART_EN_SET(x)   (((uint32_t)(x) << ADC12_SEQ_CFG0_RESTART_EN_SHIFT) & ADC12_SEQ_CFG0_RESTART_EN_MASK)
 
#define ADC12_SEQ_CFG0_RESTART_EN_GET(x)   (((uint32_t)(x) & ADC12_SEQ_CFG0_RESTART_EN_MASK) >> ADC12_SEQ_CFG0_RESTART_EN_SHIFT)
 
#define ADC12_SEQ_CFG0_CONT_EN_MASK   (0x8U)
 
#define ADC12_SEQ_CFG0_CONT_EN_SHIFT   (3U)
 
#define ADC12_SEQ_CFG0_CONT_EN_SET(x)   (((uint32_t)(x) << ADC12_SEQ_CFG0_CONT_EN_SHIFT) & ADC12_SEQ_CFG0_CONT_EN_MASK)
 
#define ADC12_SEQ_CFG0_CONT_EN_GET(x)   (((uint32_t)(x) & ADC12_SEQ_CFG0_CONT_EN_MASK) >> ADC12_SEQ_CFG0_CONT_EN_SHIFT)
 
#define ADC12_SEQ_CFG0_SW_TRIG_MASK   (0x4U)
 
#define ADC12_SEQ_CFG0_SW_TRIG_SHIFT   (2U)
 
#define ADC12_SEQ_CFG0_SW_TRIG_SET(x)   (((uint32_t)(x) << ADC12_SEQ_CFG0_SW_TRIG_SHIFT) & ADC12_SEQ_CFG0_SW_TRIG_MASK)
 
#define ADC12_SEQ_CFG0_SW_TRIG_GET(x)   (((uint32_t)(x) & ADC12_SEQ_CFG0_SW_TRIG_MASK) >> ADC12_SEQ_CFG0_SW_TRIG_SHIFT)
 
#define ADC12_SEQ_CFG0_SW_TRIG_EN_MASK   (0x2U)
 
#define ADC12_SEQ_CFG0_SW_TRIG_EN_SHIFT   (1U)
 
#define ADC12_SEQ_CFG0_SW_TRIG_EN_SET(x)   (((uint32_t)(x) << ADC12_SEQ_CFG0_SW_TRIG_EN_SHIFT) & ADC12_SEQ_CFG0_SW_TRIG_EN_MASK)
 
#define ADC12_SEQ_CFG0_SW_TRIG_EN_GET(x)   (((uint32_t)(x) & ADC12_SEQ_CFG0_SW_TRIG_EN_MASK) >> ADC12_SEQ_CFG0_SW_TRIG_EN_SHIFT)
 
#define ADC12_SEQ_CFG0_HW_TRIG_EN_MASK   (0x1U)
 
#define ADC12_SEQ_CFG0_HW_TRIG_EN_SHIFT   (0U)
 
#define ADC12_SEQ_CFG0_HW_TRIG_EN_SET(x)   (((uint32_t)(x) << ADC12_SEQ_CFG0_HW_TRIG_EN_SHIFT) & ADC12_SEQ_CFG0_HW_TRIG_EN_MASK)
 
#define ADC12_SEQ_CFG0_HW_TRIG_EN_GET(x)   (((uint32_t)(x) & ADC12_SEQ_CFG0_HW_TRIG_EN_MASK) >> ADC12_SEQ_CFG0_HW_TRIG_EN_SHIFT)
 
#define ADC12_SEQ_DMA_ADDR_TAR_ADDR_MASK   (0xFFFFFFFCUL)
 
#define ADC12_SEQ_DMA_ADDR_TAR_ADDR_SHIFT   (2U)
 
#define ADC12_SEQ_DMA_ADDR_TAR_ADDR_SET(x)   (((uint32_t)(x) << ADC12_SEQ_DMA_ADDR_TAR_ADDR_SHIFT) & ADC12_SEQ_DMA_ADDR_TAR_ADDR_MASK)
 
#define ADC12_SEQ_DMA_ADDR_TAR_ADDR_GET(x)   (((uint32_t)(x) & ADC12_SEQ_DMA_ADDR_TAR_ADDR_MASK) >> ADC12_SEQ_DMA_ADDR_TAR_ADDR_SHIFT)
 
#define ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK   (0xFFFU)
 
#define ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT   (0U)
 
#define ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_GET(x)   (((uint32_t)(x) & ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK) >> ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT)
 
#define ADC12_SEQ_DMA_CFG_STOP_POS_MASK   (0xFFF0000UL)
 
#define ADC12_SEQ_DMA_CFG_STOP_POS_SHIFT   (16U)
 
#define ADC12_SEQ_DMA_CFG_STOP_POS_SET(x)   (((uint32_t)(x) << ADC12_SEQ_DMA_CFG_STOP_POS_SHIFT) & ADC12_SEQ_DMA_CFG_STOP_POS_MASK)
 
#define ADC12_SEQ_DMA_CFG_STOP_POS_GET(x)   (((uint32_t)(x) & ADC12_SEQ_DMA_CFG_STOP_POS_MASK) >> ADC12_SEQ_DMA_CFG_STOP_POS_SHIFT)
 
#define ADC12_SEQ_DMA_CFG_DMA_RST_MASK   (0x2000U)
 
#define ADC12_SEQ_DMA_CFG_DMA_RST_SHIFT   (13U)
 
#define ADC12_SEQ_DMA_CFG_DMA_RST_SET(x)   (((uint32_t)(x) << ADC12_SEQ_DMA_CFG_DMA_RST_SHIFT) & ADC12_SEQ_DMA_CFG_DMA_RST_MASK)
 
#define ADC12_SEQ_DMA_CFG_DMA_RST_GET(x)   (((uint32_t)(x) & ADC12_SEQ_DMA_CFG_DMA_RST_MASK) >> ADC12_SEQ_DMA_CFG_DMA_RST_SHIFT)
 
#define ADC12_SEQ_DMA_CFG_STOP_EN_MASK   (0x1000U)
 
#define ADC12_SEQ_DMA_CFG_STOP_EN_SHIFT   (12U)
 
#define ADC12_SEQ_DMA_CFG_STOP_EN_SET(x)   (((uint32_t)(x) << ADC12_SEQ_DMA_CFG_STOP_EN_SHIFT) & ADC12_SEQ_DMA_CFG_STOP_EN_MASK)
 
#define ADC12_SEQ_DMA_CFG_STOP_EN_GET(x)   (((uint32_t)(x) & ADC12_SEQ_DMA_CFG_STOP_EN_MASK) >> ADC12_SEQ_DMA_CFG_STOP_EN_SHIFT)
 
#define ADC12_SEQ_DMA_CFG_BUF_LEN_MASK   (0xFFFU)
 
#define ADC12_SEQ_DMA_CFG_BUF_LEN_SHIFT   (0U)
 
#define ADC12_SEQ_DMA_CFG_BUF_LEN_SET(x)   (((uint32_t)(x) << ADC12_SEQ_DMA_CFG_BUF_LEN_SHIFT) & ADC12_SEQ_DMA_CFG_BUF_LEN_MASK)
 
#define ADC12_SEQ_DMA_CFG_BUF_LEN_GET(x)   (((uint32_t)(x) & ADC12_SEQ_DMA_CFG_BUF_LEN_MASK) >> ADC12_SEQ_DMA_CFG_BUF_LEN_SHIFT)
 
#define ADC12_SEQ_QUE_SEQ_INT_EN_MASK   (0x20U)
 
#define ADC12_SEQ_QUE_SEQ_INT_EN_SHIFT   (5U)
 
#define ADC12_SEQ_QUE_SEQ_INT_EN_SET(x)   (((uint32_t)(x) << ADC12_SEQ_QUE_SEQ_INT_EN_SHIFT) & ADC12_SEQ_QUE_SEQ_INT_EN_MASK)
 
#define ADC12_SEQ_QUE_SEQ_INT_EN_GET(x)   (((uint32_t)(x) & ADC12_SEQ_QUE_SEQ_INT_EN_MASK) >> ADC12_SEQ_QUE_SEQ_INT_EN_SHIFT)
 
#define ADC12_SEQ_QUE_CHAN_NUM_4_0_MASK   (0x1FU)
 
#define ADC12_SEQ_QUE_CHAN_NUM_4_0_SHIFT   (0U)
 
#define ADC12_SEQ_QUE_CHAN_NUM_4_0_SET(x)   (((uint32_t)(x) << ADC12_SEQ_QUE_CHAN_NUM_4_0_SHIFT) & ADC12_SEQ_QUE_CHAN_NUM_4_0_MASK)
 
#define ADC12_SEQ_QUE_CHAN_NUM_4_0_GET(x)   (((uint32_t)(x) & ADC12_SEQ_QUE_CHAN_NUM_4_0_MASK) >> ADC12_SEQ_QUE_CHAN_NUM_4_0_SHIFT)
 
#define ADC12_PRD_CFG_PRD_CFG_PRESCALE_MASK   (0x1F00U)
 
#define ADC12_PRD_CFG_PRD_CFG_PRESCALE_SHIFT   (8U)
 
#define ADC12_PRD_CFG_PRD_CFG_PRESCALE_SET(x)   (((uint32_t)(x) << ADC12_PRD_CFG_PRD_CFG_PRESCALE_SHIFT) & ADC12_PRD_CFG_PRD_CFG_PRESCALE_MASK)
 
#define ADC12_PRD_CFG_PRD_CFG_PRESCALE_GET(x)   (((uint32_t)(x) & ADC12_PRD_CFG_PRD_CFG_PRESCALE_MASK) >> ADC12_PRD_CFG_PRD_CFG_PRESCALE_SHIFT)
 
#define ADC12_PRD_CFG_PRD_CFG_PRD_MASK   (0xFFU)
 
#define ADC12_PRD_CFG_PRD_CFG_PRD_SHIFT   (0U)
 
#define ADC12_PRD_CFG_PRD_CFG_PRD_SET(x)   (((uint32_t)(x) << ADC12_PRD_CFG_PRD_CFG_PRD_SHIFT) & ADC12_PRD_CFG_PRD_CFG_PRD_MASK)
 
#define ADC12_PRD_CFG_PRD_CFG_PRD_GET(x)   (((uint32_t)(x) & ADC12_PRD_CFG_PRD_CFG_PRD_MASK) >> ADC12_PRD_CFG_PRD_CFG_PRD_SHIFT)
 
#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK   (0xFFF00000UL)
 
#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT   (20U)
 
#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SET(x)   (((uint32_t)(x) << ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT) & ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK)
 
#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_GET(x)   (((uint32_t)(x) & ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK) >> ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT)
 
#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK   (0xFFF0U)
 
#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT   (4U)
 
#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SET(x)   (((uint32_t)(x) << ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT) & ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK)
 
#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_GET(x)   (((uint32_t)(x) & ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK) >> ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT)
 
#define ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK   (0xFFF0U)
 
#define ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT   (4U)
 
#define ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_GET(x)   (((uint32_t)(x) & ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK) >> ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT)
 
#define ADC12_SAMPLE_CFG_DIFF_SEL_MASK   (0x1000U)
 
#define ADC12_SAMPLE_CFG_DIFF_SEL_SHIFT   (12U)
 
#define ADC12_SAMPLE_CFG_DIFF_SEL_SET(x)   (((uint32_t)(x) << ADC12_SAMPLE_CFG_DIFF_SEL_SHIFT) & ADC12_SAMPLE_CFG_DIFF_SEL_MASK)
 
#define ADC12_SAMPLE_CFG_DIFF_SEL_GET(x)   (((uint32_t)(x) & ADC12_SAMPLE_CFG_DIFF_SEL_MASK) >> ADC12_SAMPLE_CFG_DIFF_SEL_SHIFT)
 
#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK   (0xE00U)
 
#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT   (9U)
 
#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SET(x)   (((uint32_t)(x) << ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT) & ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK)
 
#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_GET(x)   (((uint32_t)(x) & ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK) >> ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT)
 
#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK   (0x1FFU)
 
#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT   (0U)
 
#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SET(x)   (((uint32_t)(x) << ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT) & ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK)
 
#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_GET(x)   (((uint32_t)(x) & ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK) >> ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT)
 
#define ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK   (0x1F0U)
 
#define ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT   (4U)
 
#define ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SET(x)   (((uint32_t)(x) << ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT) & ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK)
 
#define ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_GET(x)   (((uint32_t)(x) & ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK) >> ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT)
 
#define ADC12_CONV_CFG1_CLOCK_DIVIDER_MASK   (0xFU)
 
#define ADC12_CONV_CFG1_CLOCK_DIVIDER_SHIFT   (0U)
 
#define ADC12_CONV_CFG1_CLOCK_DIVIDER_SET(x)   (((uint32_t)(x) << ADC12_CONV_CFG1_CLOCK_DIVIDER_SHIFT) & ADC12_CONV_CFG1_CLOCK_DIVIDER_MASK)
 
#define ADC12_CONV_CFG1_CLOCK_DIVIDER_GET(x)   (((uint32_t)(x) & ADC12_CONV_CFG1_CLOCK_DIVIDER_MASK) >> ADC12_CONV_CFG1_CLOCK_DIVIDER_SHIFT)
 
#define ADC12_ADC_CFG0_SEL_SYNC_AHB_MASK   (0x80000000UL)
 
#define ADC12_ADC_CFG0_SEL_SYNC_AHB_SHIFT   (31U)
 
#define ADC12_ADC_CFG0_SEL_SYNC_AHB_SET(x)   (((uint32_t)(x) << ADC12_ADC_CFG0_SEL_SYNC_AHB_SHIFT) & ADC12_ADC_CFG0_SEL_SYNC_AHB_MASK)
 
#define ADC12_ADC_CFG0_SEL_SYNC_AHB_GET(x)   (((uint32_t)(x) & ADC12_ADC_CFG0_SEL_SYNC_AHB_MASK) >> ADC12_ADC_CFG0_SEL_SYNC_AHB_SHIFT)
 
#define ADC12_ADC_CFG0_ADC_AHB_EN_MASK   (0x20000000UL)
 
#define ADC12_ADC_CFG0_ADC_AHB_EN_SHIFT   (29U)
 
#define ADC12_ADC_CFG0_ADC_AHB_EN_SET(x)   (((uint32_t)(x) << ADC12_ADC_CFG0_ADC_AHB_EN_SHIFT) & ADC12_ADC_CFG0_ADC_AHB_EN_MASK)
 
#define ADC12_ADC_CFG0_ADC_AHB_EN_GET(x)   (((uint32_t)(x) & ADC12_ADC_CFG0_ADC_AHB_EN_MASK) >> ADC12_ADC_CFG0_ADC_AHB_EN_SHIFT)
 
#define ADC12_INT_STS_TRIG_CMPT_MASK   (0x80000000UL)
 
#define ADC12_INT_STS_TRIG_CMPT_SHIFT   (31U)
 
#define ADC12_INT_STS_TRIG_CMPT_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_TRIG_CMPT_SHIFT) & ADC12_INT_STS_TRIG_CMPT_MASK)
 
#define ADC12_INT_STS_TRIG_CMPT_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_TRIG_CMPT_MASK) >> ADC12_INT_STS_TRIG_CMPT_SHIFT)
 
#define ADC12_INT_STS_TRIG_SW_CFLCT_MASK   (0x40000000UL)
 
#define ADC12_INT_STS_TRIG_SW_CFLCT_SHIFT   (30U)
 
#define ADC12_INT_STS_TRIG_SW_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_TRIG_SW_CFLCT_SHIFT) & ADC12_INT_STS_TRIG_SW_CFLCT_MASK)
 
#define ADC12_INT_STS_TRIG_SW_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_TRIG_SW_CFLCT_MASK) >> ADC12_INT_STS_TRIG_SW_CFLCT_SHIFT)
 
#define ADC12_INT_STS_TRIG_HW_CFLCT_MASK   (0x20000000UL)
 
#define ADC12_INT_STS_TRIG_HW_CFLCT_SHIFT   (29U)
 
#define ADC12_INT_STS_TRIG_HW_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_TRIG_HW_CFLCT_SHIFT) & ADC12_INT_STS_TRIG_HW_CFLCT_MASK)
 
#define ADC12_INT_STS_TRIG_HW_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_TRIG_HW_CFLCT_MASK) >> ADC12_INT_STS_TRIG_HW_CFLCT_SHIFT)
 
#define ADC12_INT_STS_READ_CFLCT_MASK   (0x10000000UL)
 
#define ADC12_INT_STS_READ_CFLCT_SHIFT   (28U)
 
#define ADC12_INT_STS_READ_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_READ_CFLCT_SHIFT) & ADC12_INT_STS_READ_CFLCT_MASK)
 
#define ADC12_INT_STS_READ_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_READ_CFLCT_MASK) >> ADC12_INT_STS_READ_CFLCT_SHIFT)
 
#define ADC12_INT_STS_SEQ_SW_CFLCT_MASK   (0x8000000UL)
 
#define ADC12_INT_STS_SEQ_SW_CFLCT_SHIFT   (27U)
 
#define ADC12_INT_STS_SEQ_SW_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_SEQ_SW_CFLCT_SHIFT) & ADC12_INT_STS_SEQ_SW_CFLCT_MASK)
 
#define ADC12_INT_STS_SEQ_SW_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_SEQ_SW_CFLCT_MASK) >> ADC12_INT_STS_SEQ_SW_CFLCT_SHIFT)
 
#define ADC12_INT_STS_SEQ_HW_CFLCT_MASK   (0x4000000UL)
 
#define ADC12_INT_STS_SEQ_HW_CFLCT_SHIFT   (26U)
 
#define ADC12_INT_STS_SEQ_HW_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_SEQ_HW_CFLCT_SHIFT) & ADC12_INT_STS_SEQ_HW_CFLCT_MASK)
 
#define ADC12_INT_STS_SEQ_HW_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_SEQ_HW_CFLCT_MASK) >> ADC12_INT_STS_SEQ_HW_CFLCT_SHIFT)
 
#define ADC12_INT_STS_SEQ_DMAABT_MASK   (0x2000000UL)
 
#define ADC12_INT_STS_SEQ_DMAABT_SHIFT   (25U)
 
#define ADC12_INT_STS_SEQ_DMAABT_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_SEQ_DMAABT_SHIFT) & ADC12_INT_STS_SEQ_DMAABT_MASK)
 
#define ADC12_INT_STS_SEQ_DMAABT_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_SEQ_DMAABT_MASK) >> ADC12_INT_STS_SEQ_DMAABT_SHIFT)
 
#define ADC12_INT_STS_SEQ_CMPT_MASK   (0x1000000UL)
 
#define ADC12_INT_STS_SEQ_CMPT_SHIFT   (24U)
 
#define ADC12_INT_STS_SEQ_CMPT_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_SEQ_CMPT_SHIFT) & ADC12_INT_STS_SEQ_CMPT_MASK)
 
#define ADC12_INT_STS_SEQ_CMPT_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_SEQ_CMPT_MASK) >> ADC12_INT_STS_SEQ_CMPT_SHIFT)
 
#define ADC12_INT_STS_SEQ_CVC_MASK   (0x800000UL)
 
#define ADC12_INT_STS_SEQ_CVC_SHIFT   (23U)
 
#define ADC12_INT_STS_SEQ_CVC_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_SEQ_CVC_SHIFT) & ADC12_INT_STS_SEQ_CVC_MASK)
 
#define ADC12_INT_STS_SEQ_CVC_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_SEQ_CVC_MASK) >> ADC12_INT_STS_SEQ_CVC_SHIFT)
 
#define ADC12_INT_STS_DMA_FIFO_FULL_MASK   (0x400000UL)
 
#define ADC12_INT_STS_DMA_FIFO_FULL_SHIFT   (22U)
 
#define ADC12_INT_STS_DMA_FIFO_FULL_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_DMA_FIFO_FULL_SHIFT) & ADC12_INT_STS_DMA_FIFO_FULL_MASK)
 
#define ADC12_INT_STS_DMA_FIFO_FULL_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_DMA_FIFO_FULL_MASK) >> ADC12_INT_STS_DMA_FIFO_FULL_SHIFT)
 
#define ADC12_INT_STS_AHB_ERR_MASK   (0x200000UL)
 
#define ADC12_INT_STS_AHB_ERR_SHIFT   (21U)
 
#define ADC12_INT_STS_AHB_ERR_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_AHB_ERR_SHIFT) & ADC12_INT_STS_AHB_ERR_MASK)
 
#define ADC12_INT_STS_AHB_ERR_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_AHB_ERR_MASK) >> ADC12_INT_STS_AHB_ERR_SHIFT)
 
#define ADC12_INT_STS_WDOG_MASK   (0x7FFFFUL)
 
#define ADC12_INT_STS_WDOG_SHIFT   (0U)
 
#define ADC12_INT_STS_WDOG_SET(x)   (((uint32_t)(x) << ADC12_INT_STS_WDOG_SHIFT) & ADC12_INT_STS_WDOG_MASK)
 
#define ADC12_INT_STS_WDOG_GET(x)   (((uint32_t)(x) & ADC12_INT_STS_WDOG_MASK) >> ADC12_INT_STS_WDOG_SHIFT)
 
#define ADC12_INT_EN_TRIG_CMPT_MASK   (0x80000000UL)
 
#define ADC12_INT_EN_TRIG_CMPT_SHIFT   (31U)
 
#define ADC12_INT_EN_TRIG_CMPT_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_TRIG_CMPT_SHIFT) & ADC12_INT_EN_TRIG_CMPT_MASK)
 
#define ADC12_INT_EN_TRIG_CMPT_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_TRIG_CMPT_MASK) >> ADC12_INT_EN_TRIG_CMPT_SHIFT)
 
#define ADC12_INT_EN_TRIG_SW_CFLCT_MASK   (0x40000000UL)
 
#define ADC12_INT_EN_TRIG_SW_CFLCT_SHIFT   (30U)
 
#define ADC12_INT_EN_TRIG_SW_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_TRIG_SW_CFLCT_SHIFT) & ADC12_INT_EN_TRIG_SW_CFLCT_MASK)
 
#define ADC12_INT_EN_TRIG_SW_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_TRIG_SW_CFLCT_MASK) >> ADC12_INT_EN_TRIG_SW_CFLCT_SHIFT)
 
#define ADC12_INT_EN_TRIG_HW_CFLCT_MASK   (0x20000000UL)
 
#define ADC12_INT_EN_TRIG_HW_CFLCT_SHIFT   (29U)
 
#define ADC12_INT_EN_TRIG_HW_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_TRIG_HW_CFLCT_SHIFT) & ADC12_INT_EN_TRIG_HW_CFLCT_MASK)
 
#define ADC12_INT_EN_TRIG_HW_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_TRIG_HW_CFLCT_MASK) >> ADC12_INT_EN_TRIG_HW_CFLCT_SHIFT)
 
#define ADC12_INT_EN_READ_CFLCT_MASK   (0x10000000UL)
 
#define ADC12_INT_EN_READ_CFLCT_SHIFT   (28U)
 
#define ADC12_INT_EN_READ_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_READ_CFLCT_SHIFT) & ADC12_INT_EN_READ_CFLCT_MASK)
 
#define ADC12_INT_EN_READ_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_READ_CFLCT_MASK) >> ADC12_INT_EN_READ_CFLCT_SHIFT)
 
#define ADC12_INT_EN_SEQ_SW_CFLCT_MASK   (0x8000000UL)
 
#define ADC12_INT_EN_SEQ_SW_CFLCT_SHIFT   (27U)
 
#define ADC12_INT_EN_SEQ_SW_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_SEQ_SW_CFLCT_SHIFT) & ADC12_INT_EN_SEQ_SW_CFLCT_MASK)
 
#define ADC12_INT_EN_SEQ_SW_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_SEQ_SW_CFLCT_MASK) >> ADC12_INT_EN_SEQ_SW_CFLCT_SHIFT)
 
#define ADC12_INT_EN_SEQ_HW_CFLCT_MASK   (0x4000000UL)
 
#define ADC12_INT_EN_SEQ_HW_CFLCT_SHIFT   (26U)
 
#define ADC12_INT_EN_SEQ_HW_CFLCT_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_SEQ_HW_CFLCT_SHIFT) & ADC12_INT_EN_SEQ_HW_CFLCT_MASK)
 
#define ADC12_INT_EN_SEQ_HW_CFLCT_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_SEQ_HW_CFLCT_MASK) >> ADC12_INT_EN_SEQ_HW_CFLCT_SHIFT)
 
#define ADC12_INT_EN_SEQ_DMAABT_MASK   (0x2000000UL)
 
#define ADC12_INT_EN_SEQ_DMAABT_SHIFT   (25U)
 
#define ADC12_INT_EN_SEQ_DMAABT_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_SEQ_DMAABT_SHIFT) & ADC12_INT_EN_SEQ_DMAABT_MASK)
 
#define ADC12_INT_EN_SEQ_DMAABT_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_SEQ_DMAABT_MASK) >> ADC12_INT_EN_SEQ_DMAABT_SHIFT)
 
#define ADC12_INT_EN_SEQ_CMPT_MASK   (0x1000000UL)
 
#define ADC12_INT_EN_SEQ_CMPT_SHIFT   (24U)
 
#define ADC12_INT_EN_SEQ_CMPT_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_SEQ_CMPT_SHIFT) & ADC12_INT_EN_SEQ_CMPT_MASK)
 
#define ADC12_INT_EN_SEQ_CMPT_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_SEQ_CMPT_MASK) >> ADC12_INT_EN_SEQ_CMPT_SHIFT)
 
#define ADC12_INT_EN_SEQ_CVC_MASK   (0x800000UL)
 
#define ADC12_INT_EN_SEQ_CVC_SHIFT   (23U)
 
#define ADC12_INT_EN_SEQ_CVC_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_SEQ_CVC_SHIFT) & ADC12_INT_EN_SEQ_CVC_MASK)
 
#define ADC12_INT_EN_SEQ_CVC_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_SEQ_CVC_MASK) >> ADC12_INT_EN_SEQ_CVC_SHIFT)
 
#define ADC12_INT_EN_DMA_FIFO_FULL_MASK   (0x400000UL)
 
#define ADC12_INT_EN_DMA_FIFO_FULL_SHIFT   (22U)
 
#define ADC12_INT_EN_DMA_FIFO_FULL_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_DMA_FIFO_FULL_SHIFT) & ADC12_INT_EN_DMA_FIFO_FULL_MASK)
 
#define ADC12_INT_EN_DMA_FIFO_FULL_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_DMA_FIFO_FULL_MASK) >> ADC12_INT_EN_DMA_FIFO_FULL_SHIFT)
 
#define ADC12_INT_EN_AHB_ERR_MASK   (0x200000UL)
 
#define ADC12_INT_EN_AHB_ERR_SHIFT   (21U)
 
#define ADC12_INT_EN_AHB_ERR_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_AHB_ERR_SHIFT) & ADC12_INT_EN_AHB_ERR_MASK)
 
#define ADC12_INT_EN_AHB_ERR_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_AHB_ERR_MASK) >> ADC12_INT_EN_AHB_ERR_SHIFT)
 
#define ADC12_INT_EN_WDOG_MASK   (0x7FFFFUL)
 
#define ADC12_INT_EN_WDOG_SHIFT   (0U)
 
#define ADC12_INT_EN_WDOG_SET(x)   (((uint32_t)(x) << ADC12_INT_EN_WDOG_SHIFT) & ADC12_INT_EN_WDOG_MASK)
 
#define ADC12_INT_EN_WDOG_GET(x)   (((uint32_t)(x) & ADC12_INT_EN_WDOG_MASK) >> ADC12_INT_EN_WDOG_SHIFT)
 
#define ADC12_ANA_CTRL0_CAL_VAL_DIFF_MASK   (0x7F000000UL)
 
#define ADC12_ANA_CTRL0_CAL_VAL_DIFF_SHIFT   (24U)
 
#define ADC12_ANA_CTRL0_CAL_VAL_DIFF_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_CAL_VAL_DIFF_SHIFT) & ADC12_ANA_CTRL0_CAL_VAL_DIFF_MASK)
 
#define ADC12_ANA_CTRL0_CAL_VAL_DIFF_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_CAL_VAL_DIFF_MASK) >> ADC12_ANA_CTRL0_CAL_VAL_DIFF_SHIFT)
 
#define ADC12_ANA_CTRL0_CAL_VAL_SE_MASK   (0x7F0000UL)
 
#define ADC12_ANA_CTRL0_CAL_VAL_SE_SHIFT   (16U)
 
#define ADC12_ANA_CTRL0_CAL_VAL_SE_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_CAL_VAL_SE_SHIFT) & ADC12_ANA_CTRL0_CAL_VAL_SE_MASK)
 
#define ADC12_ANA_CTRL0_CAL_VAL_SE_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_CAL_VAL_SE_MASK) >> ADC12_ANA_CTRL0_CAL_VAL_SE_SHIFT)
 
#define ADC12_ANA_CTRL0_REARM_EN_MASK   (0x4000U)
 
#define ADC12_ANA_CTRL0_REARM_EN_SHIFT   (14U)
 
#define ADC12_ANA_CTRL0_REARM_EN_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_REARM_EN_SHIFT) & ADC12_ANA_CTRL0_REARM_EN_MASK)
 
#define ADC12_ANA_CTRL0_REARM_EN_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_REARM_EN_MASK) >> ADC12_ANA_CTRL0_REARM_EN_SHIFT)
 
#define ADC12_ANA_CTRL0_SELRANGE_LDO_MASK   (0x800U)
 
#define ADC12_ANA_CTRL0_SELRANGE_LDO_SHIFT   (11U)
 
#define ADC12_ANA_CTRL0_SELRANGE_LDO_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_SELRANGE_LDO_SHIFT) & ADC12_ANA_CTRL0_SELRANGE_LDO_MASK)
 
#define ADC12_ANA_CTRL0_SELRANGE_LDO_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_SELRANGE_LDO_MASK) >> ADC12_ANA_CTRL0_SELRANGE_LDO_SHIFT)
 
#define ADC12_ANA_CTRL0_ENLDO_MASK   (0x40U)
 
#define ADC12_ANA_CTRL0_ENLDO_SHIFT   (6U)
 
#define ADC12_ANA_CTRL0_ENLDO_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_ENLDO_SHIFT) & ADC12_ANA_CTRL0_ENLDO_MASK)
 
#define ADC12_ANA_CTRL0_ENLDO_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_ENLDO_MASK) >> ADC12_ANA_CTRL0_ENLDO_SHIFT)
 
#define ADC12_ANA_CTRL0_ENADC_MASK   (0x20U)
 
#define ADC12_ANA_CTRL0_ENADC_SHIFT   (5U)
 
#define ADC12_ANA_CTRL0_ENADC_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_ENADC_SHIFT) & ADC12_ANA_CTRL0_ENADC_MASK)
 
#define ADC12_ANA_CTRL0_ENADC_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_ENADC_MASK) >> ADC12_ANA_CTRL0_ENADC_SHIFT)
 
#define ADC12_ANA_CTRL0_RESETADC_MASK   (0x10U)
 
#define ADC12_ANA_CTRL0_RESETADC_SHIFT   (4U)
 
#define ADC12_ANA_CTRL0_RESETADC_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_RESETADC_SHIFT) & ADC12_ANA_CTRL0_RESETADC_MASK)
 
#define ADC12_ANA_CTRL0_RESETADC_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_RESETADC_MASK) >> ADC12_ANA_CTRL0_RESETADC_SHIFT)
 
#define ADC12_ANA_CTRL0_RESETCAL_MASK   (0x8U)
 
#define ADC12_ANA_CTRL0_RESETCAL_SHIFT   (3U)
 
#define ADC12_ANA_CTRL0_RESETCAL_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_RESETCAL_SHIFT) & ADC12_ANA_CTRL0_RESETCAL_MASK)
 
#define ADC12_ANA_CTRL0_RESETCAL_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_RESETCAL_MASK) >> ADC12_ANA_CTRL0_RESETCAL_SHIFT)
 
#define ADC12_ANA_CTRL0_STARTCAL_MASK   (0x4U)
 
#define ADC12_ANA_CTRL0_STARTCAL_SHIFT   (2U)
 
#define ADC12_ANA_CTRL0_STARTCAL_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_STARTCAL_SHIFT) & ADC12_ANA_CTRL0_STARTCAL_MASK)
 
#define ADC12_ANA_CTRL0_STARTCAL_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_STARTCAL_MASK) >> ADC12_ANA_CTRL0_STARTCAL_SHIFT)
 
#define ADC12_ANA_CTRL0_LOADCAL_MASK   (0x2U)
 
#define ADC12_ANA_CTRL0_LOADCAL_SHIFT   (1U)
 
#define ADC12_ANA_CTRL0_LOADCAL_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL0_LOADCAL_SHIFT) & ADC12_ANA_CTRL0_LOADCAL_MASK)
 
#define ADC12_ANA_CTRL0_LOADCAL_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL0_LOADCAL_MASK) >> ADC12_ANA_CTRL0_LOADCAL_SHIFT)
 
#define ADC12_ANA_CTRL1_SELRES_MASK   (0xC0U)
 
#define ADC12_ANA_CTRL1_SELRES_SHIFT   (6U)
 
#define ADC12_ANA_CTRL1_SELRES_SET(x)   (((uint32_t)(x) << ADC12_ANA_CTRL1_SELRES_SHIFT) & ADC12_ANA_CTRL1_SELRES_MASK)
 
#define ADC12_ANA_CTRL1_SELRES_GET(x)   (((uint32_t)(x) & ADC12_ANA_CTRL1_SELRES_MASK) >> ADC12_ANA_CTRL1_SELRES_SHIFT)
 
#define ADC12_ANA_STATUS_CALON_MASK   (0x80U)
 
#define ADC12_ANA_STATUS_CALON_SHIFT   (7U)
 
#define ADC12_ANA_STATUS_CALON_SET(x)   (((uint32_t)(x) << ADC12_ANA_STATUS_CALON_SHIFT) & ADC12_ANA_STATUS_CALON_MASK)
 
#define ADC12_ANA_STATUS_CALON_GET(x)   (((uint32_t)(x) & ADC12_ANA_STATUS_CALON_MASK) >> ADC12_ANA_STATUS_CALON_SHIFT)
 
#define ADC12_ANA_STATUS_CAL_OUT_MASK   (0x7FU)
 
#define ADC12_ANA_STATUS_CAL_OUT_SHIFT   (0U)
 
#define ADC12_ANA_STATUS_CAL_OUT_SET(x)   (((uint32_t)(x) << ADC12_ANA_STATUS_CAL_OUT_SHIFT) & ADC12_ANA_STATUS_CAL_OUT_MASK)
 
#define ADC12_ANA_STATUS_CAL_OUT_GET(x)   (((uint32_t)(x) & ADC12_ANA_STATUS_CAL_OUT_MASK) >> ADC12_ANA_STATUS_CAL_OUT_SHIFT)
 
#define ADC12_CONFIG_TRG0A   (0UL)
 
#define ADC12_CONFIG_TRG0B   (1UL)
 
#define ADC12_CONFIG_TRG0C   (2UL)
 
#define ADC12_CONFIG_TRG1A   (3UL)
 
#define ADC12_CONFIG_TRG1B   (4UL)
 
#define ADC12_CONFIG_TRG1C   (5UL)
 
#define ADC12_CONFIG_TRG2A   (6UL)
 
#define ADC12_CONFIG_TRG2B   (7UL)
 
#define ADC12_CONFIG_TRG2C   (8UL)
 
#define ADC12_CONFIG_TRG3A   (9UL)
 
#define ADC12_CONFIG_TRG3B   (10UL)
 
#define ADC12_CONFIG_TRG3C   (11UL)
 
#define ADC12_BUS_RESULT_CHN0   (0UL)
 
#define ADC12_BUS_RESULT_CHN1   (1UL)
 
#define ADC12_BUS_RESULT_CHN2   (2UL)
 
#define ADC12_BUS_RESULT_CHN3   (3UL)
 
#define ADC12_BUS_RESULT_CHN4   (4UL)
 
#define ADC12_BUS_RESULT_CHN5   (5UL)
 
#define ADC12_BUS_RESULT_CHN6   (6UL)
 
#define ADC12_BUS_RESULT_CHN7   (7UL)
 
#define ADC12_BUS_RESULT_CHN8   (8UL)
 
#define ADC12_BUS_RESULT_CHN9   (9UL)
 
#define ADC12_BUS_RESULT_CHN10   (10UL)
 
#define ADC12_BUS_RESULT_CHN11   (11UL)
 
#define ADC12_BUS_RESULT_CHN12   (12UL)
 
#define ADC12_BUS_RESULT_CHN13   (13UL)
 
#define ADC12_BUS_RESULT_CHN14   (14UL)
 
#define ADC12_BUS_RESULT_CHN15   (15UL)
 
#define ADC12_BUS_RESULT_CHN16   (16UL)
 
#define ADC12_BUS_RESULT_CHN17   (17UL)
 
#define ADC12_BUS_RESULT_CHN18   (18UL)
 
#define ADC12_SEQ_QUE_CFG0   (0UL)
 
#define ADC12_SEQ_QUE_CFG1   (1UL)
 
#define ADC12_SEQ_QUE_CFG2   (2UL)
 
#define ADC12_SEQ_QUE_CFG3   (3UL)
 
#define ADC12_SEQ_QUE_CFG4   (4UL)
 
#define ADC12_SEQ_QUE_CFG5   (5UL)
 
#define ADC12_SEQ_QUE_CFG6   (6UL)
 
#define ADC12_SEQ_QUE_CFG7   (7UL)
 
#define ADC12_SEQ_QUE_CFG8   (8UL)
 
#define ADC12_SEQ_QUE_CFG9   (9UL)
 
#define ADC12_SEQ_QUE_CFG10   (10UL)
 
#define ADC12_SEQ_QUE_CFG11   (11UL)
 
#define ADC12_SEQ_QUE_CFG12   (12UL)
 
#define ADC12_SEQ_QUE_CFG13   (13UL)
 
#define ADC12_SEQ_QUE_CFG14   (14UL)
 
#define ADC12_SEQ_QUE_CFG15   (15UL)
 
#define ADC12_PRD_CFG_CHN0   (0UL)
 
#define ADC12_PRD_CFG_CHN1   (1UL)
 
#define ADC12_PRD_CFG_CHN2   (2UL)
 
#define ADC12_PRD_CFG_CHN3   (3UL)
 
#define ADC12_PRD_CFG_CHN4   (4UL)
 
#define ADC12_PRD_CFG_CHN5   (5UL)
 
#define ADC12_PRD_CFG_CHN6   (6UL)
 
#define ADC12_PRD_CFG_CHN7   (7UL)
 
#define ADC12_PRD_CFG_CHN8   (8UL)
 
#define ADC12_PRD_CFG_CHN9   (9UL)
 
#define ADC12_PRD_CFG_CHN10   (10UL)
 
#define ADC12_PRD_CFG_CHN11   (11UL)
 
#define ADC12_PRD_CFG_CHN12   (12UL)
 
#define ADC12_PRD_CFG_CHN13   (13UL)
 
#define ADC12_PRD_CFG_CHN14   (14UL)
 
#define ADC12_PRD_CFG_CHN15   (15UL)
 
#define ADC12_PRD_CFG_CHN16   (16UL)
 
#define ADC12_PRD_CFG_CHN17   (17UL)
 
#define ADC12_PRD_CFG_CHN18   (18UL)
 
#define ADC12_SAMPLE_CFG_CHN0   (0UL)
 
#define ADC12_SAMPLE_CFG_CHN1   (1UL)
 
#define ADC12_SAMPLE_CFG_CHN2   (2UL)
 
#define ADC12_SAMPLE_CFG_CHN3   (3UL)
 
#define ADC12_SAMPLE_CFG_CHN4   (4UL)
 
#define ADC12_SAMPLE_CFG_CHN5   (5UL)
 
#define ADC12_SAMPLE_CFG_CHN6   (6UL)
 
#define ADC12_SAMPLE_CFG_CHN7   (7UL)
 
#define ADC12_SAMPLE_CFG_CHN8   (8UL)
 
#define ADC12_SAMPLE_CFG_CHN9   (9UL)
 
#define ADC12_SAMPLE_CFG_CHN10   (10UL)
 
#define ADC12_SAMPLE_CFG_CHN11   (11UL)
 
#define ADC12_SAMPLE_CFG_CHN12   (12UL)
 
#define ADC12_SAMPLE_CFG_CHN13   (13UL)
 
#define ADC12_SAMPLE_CFG_CHN14   (14UL)
 
#define ADC12_SAMPLE_CFG_CHN15   (15UL)
 
#define ADC12_SAMPLE_CFG_CHN16   (16UL)
 
#define ADC12_SAMPLE_CFG_CHN17   (17UL)
 
#define ADC12_SAMPLE_CFG_CHN18   (18UL)
 

Macro Definition Documentation

◆ ADC12_ADC_CFG0_ADC_AHB_EN_GET

#define ADC12_ADC_CFG0_ADC_AHB_EN_GET (   x)    (((uint32_t)(x) & ADC12_ADC_CFG0_ADC_AHB_EN_MASK) >> ADC12_ADC_CFG0_ADC_AHB_EN_SHIFT)

◆ ADC12_ADC_CFG0_ADC_AHB_EN_MASK

#define ADC12_ADC_CFG0_ADC_AHB_EN_MASK   (0x20000000UL)

◆ ADC12_ADC_CFG0_ADC_AHB_EN_SET

#define ADC12_ADC_CFG0_ADC_AHB_EN_SET (   x)    (((uint32_t)(x) << ADC12_ADC_CFG0_ADC_AHB_EN_SHIFT) & ADC12_ADC_CFG0_ADC_AHB_EN_MASK)

◆ ADC12_ADC_CFG0_ADC_AHB_EN_SHIFT

#define ADC12_ADC_CFG0_ADC_AHB_EN_SHIFT   (29U)

◆ ADC12_ADC_CFG0_SEL_SYNC_AHB_GET

#define ADC12_ADC_CFG0_SEL_SYNC_AHB_GET (   x)    (((uint32_t)(x) & ADC12_ADC_CFG0_SEL_SYNC_AHB_MASK) >> ADC12_ADC_CFG0_SEL_SYNC_AHB_SHIFT)

◆ ADC12_ADC_CFG0_SEL_SYNC_AHB_MASK

#define ADC12_ADC_CFG0_SEL_SYNC_AHB_MASK   (0x80000000UL)

◆ ADC12_ADC_CFG0_SEL_SYNC_AHB_SET

#define ADC12_ADC_CFG0_SEL_SYNC_AHB_SET (   x)    (((uint32_t)(x) << ADC12_ADC_CFG0_SEL_SYNC_AHB_SHIFT) & ADC12_ADC_CFG0_SEL_SYNC_AHB_MASK)

◆ ADC12_ADC_CFG0_SEL_SYNC_AHB_SHIFT

#define ADC12_ADC_CFG0_SEL_SYNC_AHB_SHIFT   (31U)

◆ ADC12_ANA_CTRL0_CAL_VAL_DIFF_GET

#define ADC12_ANA_CTRL0_CAL_VAL_DIFF_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_CAL_VAL_DIFF_MASK) >> ADC12_ANA_CTRL0_CAL_VAL_DIFF_SHIFT)

◆ ADC12_ANA_CTRL0_CAL_VAL_DIFF_MASK

#define ADC12_ANA_CTRL0_CAL_VAL_DIFF_MASK   (0x7F000000UL)

◆ ADC12_ANA_CTRL0_CAL_VAL_DIFF_SET

#define ADC12_ANA_CTRL0_CAL_VAL_DIFF_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_CAL_VAL_DIFF_SHIFT) & ADC12_ANA_CTRL0_CAL_VAL_DIFF_MASK)

◆ ADC12_ANA_CTRL0_CAL_VAL_DIFF_SHIFT

#define ADC12_ANA_CTRL0_CAL_VAL_DIFF_SHIFT   (24U)

◆ ADC12_ANA_CTRL0_CAL_VAL_SE_GET

#define ADC12_ANA_CTRL0_CAL_VAL_SE_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_CAL_VAL_SE_MASK) >> ADC12_ANA_CTRL0_CAL_VAL_SE_SHIFT)

◆ ADC12_ANA_CTRL0_CAL_VAL_SE_MASK

#define ADC12_ANA_CTRL0_CAL_VAL_SE_MASK   (0x7F0000UL)

◆ ADC12_ANA_CTRL0_CAL_VAL_SE_SET

#define ADC12_ANA_CTRL0_CAL_VAL_SE_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_CAL_VAL_SE_SHIFT) & ADC12_ANA_CTRL0_CAL_VAL_SE_MASK)

◆ ADC12_ANA_CTRL0_CAL_VAL_SE_SHIFT

#define ADC12_ANA_CTRL0_CAL_VAL_SE_SHIFT   (16U)

◆ ADC12_ANA_CTRL0_ENADC_GET

#define ADC12_ANA_CTRL0_ENADC_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_ENADC_MASK) >> ADC12_ANA_CTRL0_ENADC_SHIFT)

◆ ADC12_ANA_CTRL0_ENADC_MASK

#define ADC12_ANA_CTRL0_ENADC_MASK   (0x20U)

◆ ADC12_ANA_CTRL0_ENADC_SET

#define ADC12_ANA_CTRL0_ENADC_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_ENADC_SHIFT) & ADC12_ANA_CTRL0_ENADC_MASK)

◆ ADC12_ANA_CTRL0_ENADC_SHIFT

#define ADC12_ANA_CTRL0_ENADC_SHIFT   (5U)

◆ ADC12_ANA_CTRL0_ENLDO_GET

#define ADC12_ANA_CTRL0_ENLDO_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_ENLDO_MASK) >> ADC12_ANA_CTRL0_ENLDO_SHIFT)

◆ ADC12_ANA_CTRL0_ENLDO_MASK

#define ADC12_ANA_CTRL0_ENLDO_MASK   (0x40U)

◆ ADC12_ANA_CTRL0_ENLDO_SET

#define ADC12_ANA_CTRL0_ENLDO_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_ENLDO_SHIFT) & ADC12_ANA_CTRL0_ENLDO_MASK)

◆ ADC12_ANA_CTRL0_ENLDO_SHIFT

#define ADC12_ANA_CTRL0_ENLDO_SHIFT   (6U)

◆ ADC12_ANA_CTRL0_LOADCAL_GET

#define ADC12_ANA_CTRL0_LOADCAL_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_LOADCAL_MASK) >> ADC12_ANA_CTRL0_LOADCAL_SHIFT)

◆ ADC12_ANA_CTRL0_LOADCAL_MASK

#define ADC12_ANA_CTRL0_LOADCAL_MASK   (0x2U)

◆ ADC12_ANA_CTRL0_LOADCAL_SET

#define ADC12_ANA_CTRL0_LOADCAL_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_LOADCAL_SHIFT) & ADC12_ANA_CTRL0_LOADCAL_MASK)

◆ ADC12_ANA_CTRL0_LOADCAL_SHIFT

#define ADC12_ANA_CTRL0_LOADCAL_SHIFT   (1U)

◆ ADC12_ANA_CTRL0_REARM_EN_GET

#define ADC12_ANA_CTRL0_REARM_EN_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_REARM_EN_MASK) >> ADC12_ANA_CTRL0_REARM_EN_SHIFT)

◆ ADC12_ANA_CTRL0_REARM_EN_MASK

#define ADC12_ANA_CTRL0_REARM_EN_MASK   (0x4000U)

◆ ADC12_ANA_CTRL0_REARM_EN_SET

#define ADC12_ANA_CTRL0_REARM_EN_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_REARM_EN_SHIFT) & ADC12_ANA_CTRL0_REARM_EN_MASK)

◆ ADC12_ANA_CTRL0_REARM_EN_SHIFT

#define ADC12_ANA_CTRL0_REARM_EN_SHIFT   (14U)

◆ ADC12_ANA_CTRL0_RESETADC_GET

#define ADC12_ANA_CTRL0_RESETADC_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_RESETADC_MASK) >> ADC12_ANA_CTRL0_RESETADC_SHIFT)

◆ ADC12_ANA_CTRL0_RESETADC_MASK

#define ADC12_ANA_CTRL0_RESETADC_MASK   (0x10U)

◆ ADC12_ANA_CTRL0_RESETADC_SET

#define ADC12_ANA_CTRL0_RESETADC_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_RESETADC_SHIFT) & ADC12_ANA_CTRL0_RESETADC_MASK)

◆ ADC12_ANA_CTRL0_RESETADC_SHIFT

#define ADC12_ANA_CTRL0_RESETADC_SHIFT   (4U)

◆ ADC12_ANA_CTRL0_RESETCAL_GET

#define ADC12_ANA_CTRL0_RESETCAL_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_RESETCAL_MASK) >> ADC12_ANA_CTRL0_RESETCAL_SHIFT)

◆ ADC12_ANA_CTRL0_RESETCAL_MASK

#define ADC12_ANA_CTRL0_RESETCAL_MASK   (0x8U)

◆ ADC12_ANA_CTRL0_RESETCAL_SET

#define ADC12_ANA_CTRL0_RESETCAL_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_RESETCAL_SHIFT) & ADC12_ANA_CTRL0_RESETCAL_MASK)

◆ ADC12_ANA_CTRL0_RESETCAL_SHIFT

#define ADC12_ANA_CTRL0_RESETCAL_SHIFT   (3U)

◆ ADC12_ANA_CTRL0_SELRANGE_LDO_GET

#define ADC12_ANA_CTRL0_SELRANGE_LDO_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_SELRANGE_LDO_MASK) >> ADC12_ANA_CTRL0_SELRANGE_LDO_SHIFT)

◆ ADC12_ANA_CTRL0_SELRANGE_LDO_MASK

#define ADC12_ANA_CTRL0_SELRANGE_LDO_MASK   (0x800U)

◆ ADC12_ANA_CTRL0_SELRANGE_LDO_SET

#define ADC12_ANA_CTRL0_SELRANGE_LDO_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_SELRANGE_LDO_SHIFT) & ADC12_ANA_CTRL0_SELRANGE_LDO_MASK)

◆ ADC12_ANA_CTRL0_SELRANGE_LDO_SHIFT

#define ADC12_ANA_CTRL0_SELRANGE_LDO_SHIFT   (11U)

◆ ADC12_ANA_CTRL0_STARTCAL_GET

#define ADC12_ANA_CTRL0_STARTCAL_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL0_STARTCAL_MASK) >> ADC12_ANA_CTRL0_STARTCAL_SHIFT)

◆ ADC12_ANA_CTRL0_STARTCAL_MASK

#define ADC12_ANA_CTRL0_STARTCAL_MASK   (0x4U)

◆ ADC12_ANA_CTRL0_STARTCAL_SET

#define ADC12_ANA_CTRL0_STARTCAL_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL0_STARTCAL_SHIFT) & ADC12_ANA_CTRL0_STARTCAL_MASK)

◆ ADC12_ANA_CTRL0_STARTCAL_SHIFT

#define ADC12_ANA_CTRL0_STARTCAL_SHIFT   (2U)

◆ ADC12_ANA_CTRL1_SELRES_GET

#define ADC12_ANA_CTRL1_SELRES_GET (   x)    (((uint32_t)(x) & ADC12_ANA_CTRL1_SELRES_MASK) >> ADC12_ANA_CTRL1_SELRES_SHIFT)

◆ ADC12_ANA_CTRL1_SELRES_MASK

#define ADC12_ANA_CTRL1_SELRES_MASK   (0xC0U)

◆ ADC12_ANA_CTRL1_SELRES_SET

#define ADC12_ANA_CTRL1_SELRES_SET (   x)    (((uint32_t)(x) << ADC12_ANA_CTRL1_SELRES_SHIFT) & ADC12_ANA_CTRL1_SELRES_MASK)

◆ ADC12_ANA_CTRL1_SELRES_SHIFT

#define ADC12_ANA_CTRL1_SELRES_SHIFT   (6U)

◆ ADC12_ANA_STATUS_CAL_OUT_GET

#define ADC12_ANA_STATUS_CAL_OUT_GET (   x)    (((uint32_t)(x) & ADC12_ANA_STATUS_CAL_OUT_MASK) >> ADC12_ANA_STATUS_CAL_OUT_SHIFT)

◆ ADC12_ANA_STATUS_CAL_OUT_MASK

#define ADC12_ANA_STATUS_CAL_OUT_MASK   (0x7FU)

◆ ADC12_ANA_STATUS_CAL_OUT_SET

#define ADC12_ANA_STATUS_CAL_OUT_SET (   x)    (((uint32_t)(x) << ADC12_ANA_STATUS_CAL_OUT_SHIFT) & ADC12_ANA_STATUS_CAL_OUT_MASK)

◆ ADC12_ANA_STATUS_CAL_OUT_SHIFT

#define ADC12_ANA_STATUS_CAL_OUT_SHIFT   (0U)

◆ ADC12_ANA_STATUS_CALON_GET

#define ADC12_ANA_STATUS_CALON_GET (   x)    (((uint32_t)(x) & ADC12_ANA_STATUS_CALON_MASK) >> ADC12_ANA_STATUS_CALON_SHIFT)

◆ ADC12_ANA_STATUS_CALON_MASK

#define ADC12_ANA_STATUS_CALON_MASK   (0x80U)

◆ ADC12_ANA_STATUS_CALON_SET

#define ADC12_ANA_STATUS_CALON_SET (   x)    (((uint32_t)(x) << ADC12_ANA_STATUS_CALON_SHIFT) & ADC12_ANA_STATUS_CALON_MASK)

◆ ADC12_ANA_STATUS_CALON_SHIFT

#define ADC12_ANA_STATUS_CALON_SHIFT   (7U)

◆ ADC12_BUF_CFG0_WAIT_DIS_GET

#define ADC12_BUF_CFG0_WAIT_DIS_GET (   x)    (((uint32_t)(x) & ADC12_BUF_CFG0_WAIT_DIS_MASK) >> ADC12_BUF_CFG0_WAIT_DIS_SHIFT)

◆ ADC12_BUF_CFG0_WAIT_DIS_MASK

#define ADC12_BUF_CFG0_WAIT_DIS_MASK   (0x1U)

◆ ADC12_BUF_CFG0_WAIT_DIS_SET

#define ADC12_BUF_CFG0_WAIT_DIS_SET (   x)    (((uint32_t)(x) << ADC12_BUF_CFG0_WAIT_DIS_SHIFT) & ADC12_BUF_CFG0_WAIT_DIS_MASK)

◆ ADC12_BUF_CFG0_WAIT_DIS_SHIFT

#define ADC12_BUF_CFG0_WAIT_DIS_SHIFT   (0U)

◆ ADC12_BUS_RESULT_CHAN_RESULT_GET

#define ADC12_BUS_RESULT_CHAN_RESULT_GET (   x)    (((uint32_t)(x) & ADC12_BUS_RESULT_CHAN_RESULT_MASK) >> ADC12_BUS_RESULT_CHAN_RESULT_SHIFT)

◆ ADC12_BUS_RESULT_CHAN_RESULT_MASK

#define ADC12_BUS_RESULT_CHAN_RESULT_MASK   (0xFFF0U)

◆ ADC12_BUS_RESULT_CHAN_RESULT_SHIFT

#define ADC12_BUS_RESULT_CHAN_RESULT_SHIFT   (4U)

◆ ADC12_BUS_RESULT_CHN0

#define ADC12_BUS_RESULT_CHN0   (0UL)

◆ ADC12_BUS_RESULT_CHN1

#define ADC12_BUS_RESULT_CHN1   (1UL)

◆ ADC12_BUS_RESULT_CHN10

#define ADC12_BUS_RESULT_CHN10   (10UL)

◆ ADC12_BUS_RESULT_CHN11

#define ADC12_BUS_RESULT_CHN11   (11UL)

◆ ADC12_BUS_RESULT_CHN12

#define ADC12_BUS_RESULT_CHN12   (12UL)

◆ ADC12_BUS_RESULT_CHN13

#define ADC12_BUS_RESULT_CHN13   (13UL)

◆ ADC12_BUS_RESULT_CHN14

#define ADC12_BUS_RESULT_CHN14   (14UL)

◆ ADC12_BUS_RESULT_CHN15

#define ADC12_BUS_RESULT_CHN15   (15UL)

◆ ADC12_BUS_RESULT_CHN16

#define ADC12_BUS_RESULT_CHN16   (16UL)

◆ ADC12_BUS_RESULT_CHN17

#define ADC12_BUS_RESULT_CHN17   (17UL)

◆ ADC12_BUS_RESULT_CHN18

#define ADC12_BUS_RESULT_CHN18   (18UL)

◆ ADC12_BUS_RESULT_CHN2

#define ADC12_BUS_RESULT_CHN2   (2UL)

◆ ADC12_BUS_RESULT_CHN3

#define ADC12_BUS_RESULT_CHN3   (3UL)

◆ ADC12_BUS_RESULT_CHN4

#define ADC12_BUS_RESULT_CHN4   (4UL)

◆ ADC12_BUS_RESULT_CHN5

#define ADC12_BUS_RESULT_CHN5   (5UL)

◆ ADC12_BUS_RESULT_CHN6

#define ADC12_BUS_RESULT_CHN6   (6UL)

◆ ADC12_BUS_RESULT_CHN7

#define ADC12_BUS_RESULT_CHN7   (7UL)

◆ ADC12_BUS_RESULT_CHN8

#define ADC12_BUS_RESULT_CHN8   (8UL)

◆ ADC12_BUS_RESULT_CHN9

#define ADC12_BUS_RESULT_CHN9   (9UL)

◆ ADC12_BUS_RESULT_VALID_GET

#define ADC12_BUS_RESULT_VALID_GET (   x)    (((uint32_t)(x) & ADC12_BUS_RESULT_VALID_MASK) >> ADC12_BUS_RESULT_VALID_SHIFT)

◆ ADC12_BUS_RESULT_VALID_MASK

#define ADC12_BUS_RESULT_VALID_MASK   (0x10000UL)

◆ ADC12_BUS_RESULT_VALID_SHIFT

#define ADC12_BUS_RESULT_VALID_SHIFT   (16U)

◆ ADC12_CONFIG_CHAN0_GET

#define ADC12_CONFIG_CHAN0_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_CHAN0_MASK) >> ADC12_CONFIG_CHAN0_SHIFT)

◆ ADC12_CONFIG_CHAN0_MASK

#define ADC12_CONFIG_CHAN0_MASK   (0x1FU)

◆ ADC12_CONFIG_CHAN0_SET

#define ADC12_CONFIG_CHAN0_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_CHAN0_SHIFT) & ADC12_CONFIG_CHAN0_MASK)

◆ ADC12_CONFIG_CHAN0_SHIFT

#define ADC12_CONFIG_CHAN0_SHIFT   (0U)

◆ ADC12_CONFIG_CHAN1_GET

#define ADC12_CONFIG_CHAN1_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_CHAN1_MASK) >> ADC12_CONFIG_CHAN1_SHIFT)

◆ ADC12_CONFIG_CHAN1_MASK

#define ADC12_CONFIG_CHAN1_MASK   (0x1F00U)

◆ ADC12_CONFIG_CHAN1_SET

#define ADC12_CONFIG_CHAN1_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_CHAN1_SHIFT) & ADC12_CONFIG_CHAN1_MASK)

◆ ADC12_CONFIG_CHAN1_SHIFT

#define ADC12_CONFIG_CHAN1_SHIFT   (8U)

◆ ADC12_CONFIG_CHAN2_GET

#define ADC12_CONFIG_CHAN2_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_CHAN2_MASK) >> ADC12_CONFIG_CHAN2_SHIFT)

◆ ADC12_CONFIG_CHAN2_MASK

#define ADC12_CONFIG_CHAN2_MASK   (0x1F0000UL)

◆ ADC12_CONFIG_CHAN2_SET

#define ADC12_CONFIG_CHAN2_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_CHAN2_SHIFT) & ADC12_CONFIG_CHAN2_MASK)

◆ ADC12_CONFIG_CHAN2_SHIFT

#define ADC12_CONFIG_CHAN2_SHIFT   (16U)

◆ ADC12_CONFIG_CHAN3_GET

#define ADC12_CONFIG_CHAN3_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_CHAN3_MASK) >> ADC12_CONFIG_CHAN3_SHIFT)

◆ ADC12_CONFIG_CHAN3_MASK

#define ADC12_CONFIG_CHAN3_MASK   (0x1F000000UL)

◆ ADC12_CONFIG_CHAN3_SET

#define ADC12_CONFIG_CHAN3_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_CHAN3_SHIFT) & ADC12_CONFIG_CHAN3_MASK)

◆ ADC12_CONFIG_CHAN3_SHIFT

#define ADC12_CONFIG_CHAN3_SHIFT   (24U)

◆ ADC12_CONFIG_INTEN0_GET

#define ADC12_CONFIG_INTEN0_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_INTEN0_MASK) >> ADC12_CONFIG_INTEN0_SHIFT)

◆ ADC12_CONFIG_INTEN0_MASK

#define ADC12_CONFIG_INTEN0_MASK   (0x20U)

◆ ADC12_CONFIG_INTEN0_SET

#define ADC12_CONFIG_INTEN0_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_INTEN0_SHIFT) & ADC12_CONFIG_INTEN0_MASK)

◆ ADC12_CONFIG_INTEN0_SHIFT

#define ADC12_CONFIG_INTEN0_SHIFT   (5U)

◆ ADC12_CONFIG_INTEN1_GET

#define ADC12_CONFIG_INTEN1_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_INTEN1_MASK) >> ADC12_CONFIG_INTEN1_SHIFT)

◆ ADC12_CONFIG_INTEN1_MASK

#define ADC12_CONFIG_INTEN1_MASK   (0x2000U)

◆ ADC12_CONFIG_INTEN1_SET

#define ADC12_CONFIG_INTEN1_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_INTEN1_SHIFT) & ADC12_CONFIG_INTEN1_MASK)

◆ ADC12_CONFIG_INTEN1_SHIFT

#define ADC12_CONFIG_INTEN1_SHIFT   (13U)

◆ ADC12_CONFIG_INTEN2_GET

#define ADC12_CONFIG_INTEN2_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_INTEN2_MASK) >> ADC12_CONFIG_INTEN2_SHIFT)

◆ ADC12_CONFIG_INTEN2_MASK

#define ADC12_CONFIG_INTEN2_MASK   (0x200000UL)

◆ ADC12_CONFIG_INTEN2_SET

#define ADC12_CONFIG_INTEN2_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_INTEN2_SHIFT) & ADC12_CONFIG_INTEN2_MASK)

◆ ADC12_CONFIG_INTEN2_SHIFT

#define ADC12_CONFIG_INTEN2_SHIFT   (21U)

◆ ADC12_CONFIG_INTEN3_GET

#define ADC12_CONFIG_INTEN3_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_INTEN3_MASK) >> ADC12_CONFIG_INTEN3_SHIFT)

◆ ADC12_CONFIG_INTEN3_MASK

#define ADC12_CONFIG_INTEN3_MASK   (0x20000000UL)

◆ ADC12_CONFIG_INTEN3_SET

#define ADC12_CONFIG_INTEN3_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_INTEN3_SHIFT) & ADC12_CONFIG_INTEN3_MASK)

◆ ADC12_CONFIG_INTEN3_SHIFT

#define ADC12_CONFIG_INTEN3_SHIFT   (29U)

◆ ADC12_CONFIG_TRG0A

#define ADC12_CONFIG_TRG0A   (0UL)

◆ ADC12_CONFIG_TRG0B

#define ADC12_CONFIG_TRG0B   (1UL)

◆ ADC12_CONFIG_TRG0C

#define ADC12_CONFIG_TRG0C   (2UL)

◆ ADC12_CONFIG_TRG1A

#define ADC12_CONFIG_TRG1A   (3UL)

◆ ADC12_CONFIG_TRG1B

#define ADC12_CONFIG_TRG1B   (4UL)

◆ ADC12_CONFIG_TRG1C

#define ADC12_CONFIG_TRG1C   (5UL)

◆ ADC12_CONFIG_TRG2A

#define ADC12_CONFIG_TRG2A   (6UL)

◆ ADC12_CONFIG_TRG2B

#define ADC12_CONFIG_TRG2B   (7UL)

◆ ADC12_CONFIG_TRG2C

#define ADC12_CONFIG_TRG2C   (8UL)

◆ ADC12_CONFIG_TRG3A

#define ADC12_CONFIG_TRG3A   (9UL)

◆ ADC12_CONFIG_TRG3B

#define ADC12_CONFIG_TRG3B   (10UL)

◆ ADC12_CONFIG_TRG3C

#define ADC12_CONFIG_TRG3C   (11UL)

◆ ADC12_CONFIG_TRIG_LEN_GET

#define ADC12_CONFIG_TRIG_LEN_GET (   x)    (((uint32_t)(x) & ADC12_CONFIG_TRIG_LEN_MASK) >> ADC12_CONFIG_TRIG_LEN_SHIFT)

◆ ADC12_CONFIG_TRIG_LEN_MASK

#define ADC12_CONFIG_TRIG_LEN_MASK   (0xC0000000UL)

◆ ADC12_CONFIG_TRIG_LEN_SET

#define ADC12_CONFIG_TRIG_LEN_SET (   x)    (((uint32_t)(x) << ADC12_CONFIG_TRIG_LEN_SHIFT) & ADC12_CONFIG_TRIG_LEN_MASK)

◆ ADC12_CONFIG_TRIG_LEN_SHIFT

#define ADC12_CONFIG_TRIG_LEN_SHIFT   (30U)

◆ ADC12_CONV_CFG1_CLOCK_DIVIDER_GET

#define ADC12_CONV_CFG1_CLOCK_DIVIDER_GET (   x)    (((uint32_t)(x) & ADC12_CONV_CFG1_CLOCK_DIVIDER_MASK) >> ADC12_CONV_CFG1_CLOCK_DIVIDER_SHIFT)

◆ ADC12_CONV_CFG1_CLOCK_DIVIDER_MASK

#define ADC12_CONV_CFG1_CLOCK_DIVIDER_MASK   (0xFU)

◆ ADC12_CONV_CFG1_CLOCK_DIVIDER_SET

#define ADC12_CONV_CFG1_CLOCK_DIVIDER_SET (   x)    (((uint32_t)(x) << ADC12_CONV_CFG1_CLOCK_DIVIDER_SHIFT) & ADC12_CONV_CFG1_CLOCK_DIVIDER_MASK)

◆ ADC12_CONV_CFG1_CLOCK_DIVIDER_SHIFT

#define ADC12_CONV_CFG1_CLOCK_DIVIDER_SHIFT   (0U)

◆ ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_GET

#define ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_GET (   x)    (((uint32_t)(x) & ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK) >> ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT)

◆ ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK

#define ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK   (0x1F0U)

◆ ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SET

#define ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SET (   x)    (((uint32_t)(x) << ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT) & ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_MASK)

◆ ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT

#define ADC12_CONV_CFG1_CONVERT_CLOCK_NUMBER_SHIFT   (4U)

◆ ADC12_INT_EN_AHB_ERR_GET

#define ADC12_INT_EN_AHB_ERR_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_AHB_ERR_MASK) >> ADC12_INT_EN_AHB_ERR_SHIFT)

◆ ADC12_INT_EN_AHB_ERR_MASK

#define ADC12_INT_EN_AHB_ERR_MASK   (0x200000UL)

◆ ADC12_INT_EN_AHB_ERR_SET

#define ADC12_INT_EN_AHB_ERR_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_AHB_ERR_SHIFT) & ADC12_INT_EN_AHB_ERR_MASK)

◆ ADC12_INT_EN_AHB_ERR_SHIFT

#define ADC12_INT_EN_AHB_ERR_SHIFT   (21U)

◆ ADC12_INT_EN_DMA_FIFO_FULL_GET

#define ADC12_INT_EN_DMA_FIFO_FULL_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_DMA_FIFO_FULL_MASK) >> ADC12_INT_EN_DMA_FIFO_FULL_SHIFT)

◆ ADC12_INT_EN_DMA_FIFO_FULL_MASK

#define ADC12_INT_EN_DMA_FIFO_FULL_MASK   (0x400000UL)

◆ ADC12_INT_EN_DMA_FIFO_FULL_SET

#define ADC12_INT_EN_DMA_FIFO_FULL_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_DMA_FIFO_FULL_SHIFT) & ADC12_INT_EN_DMA_FIFO_FULL_MASK)

◆ ADC12_INT_EN_DMA_FIFO_FULL_SHIFT

#define ADC12_INT_EN_DMA_FIFO_FULL_SHIFT   (22U)

◆ ADC12_INT_EN_READ_CFLCT_GET

#define ADC12_INT_EN_READ_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_READ_CFLCT_MASK) >> ADC12_INT_EN_READ_CFLCT_SHIFT)

◆ ADC12_INT_EN_READ_CFLCT_MASK

#define ADC12_INT_EN_READ_CFLCT_MASK   (0x10000000UL)

◆ ADC12_INT_EN_READ_CFLCT_SET

#define ADC12_INT_EN_READ_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_READ_CFLCT_SHIFT) & ADC12_INT_EN_READ_CFLCT_MASK)

◆ ADC12_INT_EN_READ_CFLCT_SHIFT

#define ADC12_INT_EN_READ_CFLCT_SHIFT   (28U)

◆ ADC12_INT_EN_SEQ_CMPT_GET

#define ADC12_INT_EN_SEQ_CMPT_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_SEQ_CMPT_MASK) >> ADC12_INT_EN_SEQ_CMPT_SHIFT)

◆ ADC12_INT_EN_SEQ_CMPT_MASK

#define ADC12_INT_EN_SEQ_CMPT_MASK   (0x1000000UL)

◆ ADC12_INT_EN_SEQ_CMPT_SET

#define ADC12_INT_EN_SEQ_CMPT_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_SEQ_CMPT_SHIFT) & ADC12_INT_EN_SEQ_CMPT_MASK)

◆ ADC12_INT_EN_SEQ_CMPT_SHIFT

#define ADC12_INT_EN_SEQ_CMPT_SHIFT   (24U)

◆ ADC12_INT_EN_SEQ_CVC_GET

#define ADC12_INT_EN_SEQ_CVC_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_SEQ_CVC_MASK) >> ADC12_INT_EN_SEQ_CVC_SHIFT)

◆ ADC12_INT_EN_SEQ_CVC_MASK

#define ADC12_INT_EN_SEQ_CVC_MASK   (0x800000UL)

◆ ADC12_INT_EN_SEQ_CVC_SET

#define ADC12_INT_EN_SEQ_CVC_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_SEQ_CVC_SHIFT) & ADC12_INT_EN_SEQ_CVC_MASK)

◆ ADC12_INT_EN_SEQ_CVC_SHIFT

#define ADC12_INT_EN_SEQ_CVC_SHIFT   (23U)

◆ ADC12_INT_EN_SEQ_DMAABT_GET

#define ADC12_INT_EN_SEQ_DMAABT_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_SEQ_DMAABT_MASK) >> ADC12_INT_EN_SEQ_DMAABT_SHIFT)

◆ ADC12_INT_EN_SEQ_DMAABT_MASK

#define ADC12_INT_EN_SEQ_DMAABT_MASK   (0x2000000UL)

◆ ADC12_INT_EN_SEQ_DMAABT_SET

#define ADC12_INT_EN_SEQ_DMAABT_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_SEQ_DMAABT_SHIFT) & ADC12_INT_EN_SEQ_DMAABT_MASK)

◆ ADC12_INT_EN_SEQ_DMAABT_SHIFT

#define ADC12_INT_EN_SEQ_DMAABT_SHIFT   (25U)

◆ ADC12_INT_EN_SEQ_HW_CFLCT_GET

#define ADC12_INT_EN_SEQ_HW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_SEQ_HW_CFLCT_MASK) >> ADC12_INT_EN_SEQ_HW_CFLCT_SHIFT)

◆ ADC12_INT_EN_SEQ_HW_CFLCT_MASK

#define ADC12_INT_EN_SEQ_HW_CFLCT_MASK   (0x4000000UL)

◆ ADC12_INT_EN_SEQ_HW_CFLCT_SET

#define ADC12_INT_EN_SEQ_HW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_SEQ_HW_CFLCT_SHIFT) & ADC12_INT_EN_SEQ_HW_CFLCT_MASK)

◆ ADC12_INT_EN_SEQ_HW_CFLCT_SHIFT

#define ADC12_INT_EN_SEQ_HW_CFLCT_SHIFT   (26U)

◆ ADC12_INT_EN_SEQ_SW_CFLCT_GET

#define ADC12_INT_EN_SEQ_SW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_SEQ_SW_CFLCT_MASK) >> ADC12_INT_EN_SEQ_SW_CFLCT_SHIFT)

◆ ADC12_INT_EN_SEQ_SW_CFLCT_MASK

#define ADC12_INT_EN_SEQ_SW_CFLCT_MASK   (0x8000000UL)

◆ ADC12_INT_EN_SEQ_SW_CFLCT_SET

#define ADC12_INT_EN_SEQ_SW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_SEQ_SW_CFLCT_SHIFT) & ADC12_INT_EN_SEQ_SW_CFLCT_MASK)

◆ ADC12_INT_EN_SEQ_SW_CFLCT_SHIFT

#define ADC12_INT_EN_SEQ_SW_CFLCT_SHIFT   (27U)

◆ ADC12_INT_EN_TRIG_CMPT_GET

#define ADC12_INT_EN_TRIG_CMPT_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_TRIG_CMPT_MASK) >> ADC12_INT_EN_TRIG_CMPT_SHIFT)

◆ ADC12_INT_EN_TRIG_CMPT_MASK

#define ADC12_INT_EN_TRIG_CMPT_MASK   (0x80000000UL)

◆ ADC12_INT_EN_TRIG_CMPT_SET

#define ADC12_INT_EN_TRIG_CMPT_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_TRIG_CMPT_SHIFT) & ADC12_INT_EN_TRIG_CMPT_MASK)

◆ ADC12_INT_EN_TRIG_CMPT_SHIFT

#define ADC12_INT_EN_TRIG_CMPT_SHIFT   (31U)

◆ ADC12_INT_EN_TRIG_HW_CFLCT_GET

#define ADC12_INT_EN_TRIG_HW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_TRIG_HW_CFLCT_MASK) >> ADC12_INT_EN_TRIG_HW_CFLCT_SHIFT)

◆ ADC12_INT_EN_TRIG_HW_CFLCT_MASK

#define ADC12_INT_EN_TRIG_HW_CFLCT_MASK   (0x20000000UL)

◆ ADC12_INT_EN_TRIG_HW_CFLCT_SET

#define ADC12_INT_EN_TRIG_HW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_TRIG_HW_CFLCT_SHIFT) & ADC12_INT_EN_TRIG_HW_CFLCT_MASK)

◆ ADC12_INT_EN_TRIG_HW_CFLCT_SHIFT

#define ADC12_INT_EN_TRIG_HW_CFLCT_SHIFT   (29U)

◆ ADC12_INT_EN_TRIG_SW_CFLCT_GET

#define ADC12_INT_EN_TRIG_SW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_TRIG_SW_CFLCT_MASK) >> ADC12_INT_EN_TRIG_SW_CFLCT_SHIFT)

◆ ADC12_INT_EN_TRIG_SW_CFLCT_MASK

#define ADC12_INT_EN_TRIG_SW_CFLCT_MASK   (0x40000000UL)

◆ ADC12_INT_EN_TRIG_SW_CFLCT_SET

#define ADC12_INT_EN_TRIG_SW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_TRIG_SW_CFLCT_SHIFT) & ADC12_INT_EN_TRIG_SW_CFLCT_MASK)

◆ ADC12_INT_EN_TRIG_SW_CFLCT_SHIFT

#define ADC12_INT_EN_TRIG_SW_CFLCT_SHIFT   (30U)

◆ ADC12_INT_EN_WDOG_GET

#define ADC12_INT_EN_WDOG_GET (   x)    (((uint32_t)(x) & ADC12_INT_EN_WDOG_MASK) >> ADC12_INT_EN_WDOG_SHIFT)

◆ ADC12_INT_EN_WDOG_MASK

#define ADC12_INT_EN_WDOG_MASK   (0x7FFFFUL)

◆ ADC12_INT_EN_WDOG_SET

#define ADC12_INT_EN_WDOG_SET (   x)    (((uint32_t)(x) << ADC12_INT_EN_WDOG_SHIFT) & ADC12_INT_EN_WDOG_MASK)

◆ ADC12_INT_EN_WDOG_SHIFT

#define ADC12_INT_EN_WDOG_SHIFT   (0U)

◆ ADC12_INT_STS_AHB_ERR_GET

#define ADC12_INT_STS_AHB_ERR_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_AHB_ERR_MASK) >> ADC12_INT_STS_AHB_ERR_SHIFT)

◆ ADC12_INT_STS_AHB_ERR_MASK

#define ADC12_INT_STS_AHB_ERR_MASK   (0x200000UL)

◆ ADC12_INT_STS_AHB_ERR_SET

#define ADC12_INT_STS_AHB_ERR_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_AHB_ERR_SHIFT) & ADC12_INT_STS_AHB_ERR_MASK)

◆ ADC12_INT_STS_AHB_ERR_SHIFT

#define ADC12_INT_STS_AHB_ERR_SHIFT   (21U)

◆ ADC12_INT_STS_DMA_FIFO_FULL_GET

#define ADC12_INT_STS_DMA_FIFO_FULL_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_DMA_FIFO_FULL_MASK) >> ADC12_INT_STS_DMA_FIFO_FULL_SHIFT)

◆ ADC12_INT_STS_DMA_FIFO_FULL_MASK

#define ADC12_INT_STS_DMA_FIFO_FULL_MASK   (0x400000UL)

◆ ADC12_INT_STS_DMA_FIFO_FULL_SET

#define ADC12_INT_STS_DMA_FIFO_FULL_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_DMA_FIFO_FULL_SHIFT) & ADC12_INT_STS_DMA_FIFO_FULL_MASK)

◆ ADC12_INT_STS_DMA_FIFO_FULL_SHIFT

#define ADC12_INT_STS_DMA_FIFO_FULL_SHIFT   (22U)

◆ ADC12_INT_STS_READ_CFLCT_GET

#define ADC12_INT_STS_READ_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_READ_CFLCT_MASK) >> ADC12_INT_STS_READ_CFLCT_SHIFT)

◆ ADC12_INT_STS_READ_CFLCT_MASK

#define ADC12_INT_STS_READ_CFLCT_MASK   (0x10000000UL)

◆ ADC12_INT_STS_READ_CFLCT_SET

#define ADC12_INT_STS_READ_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_READ_CFLCT_SHIFT) & ADC12_INT_STS_READ_CFLCT_MASK)

◆ ADC12_INT_STS_READ_CFLCT_SHIFT

#define ADC12_INT_STS_READ_CFLCT_SHIFT   (28U)

◆ ADC12_INT_STS_SEQ_CMPT_GET

#define ADC12_INT_STS_SEQ_CMPT_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_SEQ_CMPT_MASK) >> ADC12_INT_STS_SEQ_CMPT_SHIFT)

◆ ADC12_INT_STS_SEQ_CMPT_MASK

#define ADC12_INT_STS_SEQ_CMPT_MASK   (0x1000000UL)

◆ ADC12_INT_STS_SEQ_CMPT_SET

#define ADC12_INT_STS_SEQ_CMPT_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_SEQ_CMPT_SHIFT) & ADC12_INT_STS_SEQ_CMPT_MASK)

◆ ADC12_INT_STS_SEQ_CMPT_SHIFT

#define ADC12_INT_STS_SEQ_CMPT_SHIFT   (24U)

◆ ADC12_INT_STS_SEQ_CVC_GET

#define ADC12_INT_STS_SEQ_CVC_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_SEQ_CVC_MASK) >> ADC12_INT_STS_SEQ_CVC_SHIFT)

◆ ADC12_INT_STS_SEQ_CVC_MASK

#define ADC12_INT_STS_SEQ_CVC_MASK   (0x800000UL)

◆ ADC12_INT_STS_SEQ_CVC_SET

#define ADC12_INT_STS_SEQ_CVC_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_SEQ_CVC_SHIFT) & ADC12_INT_STS_SEQ_CVC_MASK)

◆ ADC12_INT_STS_SEQ_CVC_SHIFT

#define ADC12_INT_STS_SEQ_CVC_SHIFT   (23U)

◆ ADC12_INT_STS_SEQ_DMAABT_GET

#define ADC12_INT_STS_SEQ_DMAABT_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_SEQ_DMAABT_MASK) >> ADC12_INT_STS_SEQ_DMAABT_SHIFT)

◆ ADC12_INT_STS_SEQ_DMAABT_MASK

#define ADC12_INT_STS_SEQ_DMAABT_MASK   (0x2000000UL)

◆ ADC12_INT_STS_SEQ_DMAABT_SET

#define ADC12_INT_STS_SEQ_DMAABT_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_SEQ_DMAABT_SHIFT) & ADC12_INT_STS_SEQ_DMAABT_MASK)

◆ ADC12_INT_STS_SEQ_DMAABT_SHIFT

#define ADC12_INT_STS_SEQ_DMAABT_SHIFT   (25U)

◆ ADC12_INT_STS_SEQ_HW_CFLCT_GET

#define ADC12_INT_STS_SEQ_HW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_SEQ_HW_CFLCT_MASK) >> ADC12_INT_STS_SEQ_HW_CFLCT_SHIFT)

◆ ADC12_INT_STS_SEQ_HW_CFLCT_MASK

#define ADC12_INT_STS_SEQ_HW_CFLCT_MASK   (0x4000000UL)

◆ ADC12_INT_STS_SEQ_HW_CFLCT_SET

#define ADC12_INT_STS_SEQ_HW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_SEQ_HW_CFLCT_SHIFT) & ADC12_INT_STS_SEQ_HW_CFLCT_MASK)

◆ ADC12_INT_STS_SEQ_HW_CFLCT_SHIFT

#define ADC12_INT_STS_SEQ_HW_CFLCT_SHIFT   (26U)

◆ ADC12_INT_STS_SEQ_SW_CFLCT_GET

#define ADC12_INT_STS_SEQ_SW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_SEQ_SW_CFLCT_MASK) >> ADC12_INT_STS_SEQ_SW_CFLCT_SHIFT)

◆ ADC12_INT_STS_SEQ_SW_CFLCT_MASK

#define ADC12_INT_STS_SEQ_SW_CFLCT_MASK   (0x8000000UL)

◆ ADC12_INT_STS_SEQ_SW_CFLCT_SET

#define ADC12_INT_STS_SEQ_SW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_SEQ_SW_CFLCT_SHIFT) & ADC12_INT_STS_SEQ_SW_CFLCT_MASK)

◆ ADC12_INT_STS_SEQ_SW_CFLCT_SHIFT

#define ADC12_INT_STS_SEQ_SW_CFLCT_SHIFT   (27U)

◆ ADC12_INT_STS_TRIG_CMPT_GET

#define ADC12_INT_STS_TRIG_CMPT_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_TRIG_CMPT_MASK) >> ADC12_INT_STS_TRIG_CMPT_SHIFT)

◆ ADC12_INT_STS_TRIG_CMPT_MASK

#define ADC12_INT_STS_TRIG_CMPT_MASK   (0x80000000UL)

◆ ADC12_INT_STS_TRIG_CMPT_SET

#define ADC12_INT_STS_TRIG_CMPT_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_TRIG_CMPT_SHIFT) & ADC12_INT_STS_TRIG_CMPT_MASK)

◆ ADC12_INT_STS_TRIG_CMPT_SHIFT

#define ADC12_INT_STS_TRIG_CMPT_SHIFT   (31U)

◆ ADC12_INT_STS_TRIG_HW_CFLCT_GET

#define ADC12_INT_STS_TRIG_HW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_TRIG_HW_CFLCT_MASK) >> ADC12_INT_STS_TRIG_HW_CFLCT_SHIFT)

◆ ADC12_INT_STS_TRIG_HW_CFLCT_MASK

#define ADC12_INT_STS_TRIG_HW_CFLCT_MASK   (0x20000000UL)

◆ ADC12_INT_STS_TRIG_HW_CFLCT_SET

#define ADC12_INT_STS_TRIG_HW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_TRIG_HW_CFLCT_SHIFT) & ADC12_INT_STS_TRIG_HW_CFLCT_MASK)

◆ ADC12_INT_STS_TRIG_HW_CFLCT_SHIFT

#define ADC12_INT_STS_TRIG_HW_CFLCT_SHIFT   (29U)

◆ ADC12_INT_STS_TRIG_SW_CFLCT_GET

#define ADC12_INT_STS_TRIG_SW_CFLCT_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_TRIG_SW_CFLCT_MASK) >> ADC12_INT_STS_TRIG_SW_CFLCT_SHIFT)

◆ ADC12_INT_STS_TRIG_SW_CFLCT_MASK

#define ADC12_INT_STS_TRIG_SW_CFLCT_MASK   (0x40000000UL)

◆ ADC12_INT_STS_TRIG_SW_CFLCT_SET

#define ADC12_INT_STS_TRIG_SW_CFLCT_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_TRIG_SW_CFLCT_SHIFT) & ADC12_INT_STS_TRIG_SW_CFLCT_MASK)

◆ ADC12_INT_STS_TRIG_SW_CFLCT_SHIFT

#define ADC12_INT_STS_TRIG_SW_CFLCT_SHIFT   (30U)

◆ ADC12_INT_STS_WDOG_GET

#define ADC12_INT_STS_WDOG_GET (   x)    (((uint32_t)(x) & ADC12_INT_STS_WDOG_MASK) >> ADC12_INT_STS_WDOG_SHIFT)

◆ ADC12_INT_STS_WDOG_MASK

#define ADC12_INT_STS_WDOG_MASK   (0x7FFFFUL)

◆ ADC12_INT_STS_WDOG_SET

#define ADC12_INT_STS_WDOG_SET (   x)    (((uint32_t)(x) << ADC12_INT_STS_WDOG_SHIFT) & ADC12_INT_STS_WDOG_MASK)

◆ ADC12_INT_STS_WDOG_SHIFT

#define ADC12_INT_STS_WDOG_SHIFT   (0U)

◆ ADC12_PRD_CFG_CHN0

#define ADC12_PRD_CFG_CHN0   (0UL)

◆ ADC12_PRD_CFG_CHN1

#define ADC12_PRD_CFG_CHN1   (1UL)

◆ ADC12_PRD_CFG_CHN10

#define ADC12_PRD_CFG_CHN10   (10UL)

◆ ADC12_PRD_CFG_CHN11

#define ADC12_PRD_CFG_CHN11   (11UL)

◆ ADC12_PRD_CFG_CHN12

#define ADC12_PRD_CFG_CHN12   (12UL)

◆ ADC12_PRD_CFG_CHN13

#define ADC12_PRD_CFG_CHN13   (13UL)

◆ ADC12_PRD_CFG_CHN14

#define ADC12_PRD_CFG_CHN14   (14UL)

◆ ADC12_PRD_CFG_CHN15

#define ADC12_PRD_CFG_CHN15   (15UL)

◆ ADC12_PRD_CFG_CHN16

#define ADC12_PRD_CFG_CHN16   (16UL)

◆ ADC12_PRD_CFG_CHN17

#define ADC12_PRD_CFG_CHN17   (17UL)

◆ ADC12_PRD_CFG_CHN18

#define ADC12_PRD_CFG_CHN18   (18UL)

◆ ADC12_PRD_CFG_CHN2

#define ADC12_PRD_CFG_CHN2   (2UL)

◆ ADC12_PRD_CFG_CHN3

#define ADC12_PRD_CFG_CHN3   (3UL)

◆ ADC12_PRD_CFG_CHN4

#define ADC12_PRD_CFG_CHN4   (4UL)

◆ ADC12_PRD_CFG_CHN5

#define ADC12_PRD_CFG_CHN5   (5UL)

◆ ADC12_PRD_CFG_CHN6

#define ADC12_PRD_CFG_CHN6   (6UL)

◆ ADC12_PRD_CFG_CHN7

#define ADC12_PRD_CFG_CHN7   (7UL)

◆ ADC12_PRD_CFG_CHN8

#define ADC12_PRD_CFG_CHN8   (8UL)

◆ ADC12_PRD_CFG_CHN9

#define ADC12_PRD_CFG_CHN9   (9UL)

◆ ADC12_PRD_CFG_PRD_CFG_PRD_GET

#define ADC12_PRD_CFG_PRD_CFG_PRD_GET (   x)    (((uint32_t)(x) & ADC12_PRD_CFG_PRD_CFG_PRD_MASK) >> ADC12_PRD_CFG_PRD_CFG_PRD_SHIFT)

◆ ADC12_PRD_CFG_PRD_CFG_PRD_MASK

#define ADC12_PRD_CFG_PRD_CFG_PRD_MASK   (0xFFU)

◆ ADC12_PRD_CFG_PRD_CFG_PRD_SET

#define ADC12_PRD_CFG_PRD_CFG_PRD_SET (   x)    (((uint32_t)(x) << ADC12_PRD_CFG_PRD_CFG_PRD_SHIFT) & ADC12_PRD_CFG_PRD_CFG_PRD_MASK)

◆ ADC12_PRD_CFG_PRD_CFG_PRD_SHIFT

#define ADC12_PRD_CFG_PRD_CFG_PRD_SHIFT   (0U)

◆ ADC12_PRD_CFG_PRD_CFG_PRESCALE_GET

#define ADC12_PRD_CFG_PRD_CFG_PRESCALE_GET (   x)    (((uint32_t)(x) & ADC12_PRD_CFG_PRD_CFG_PRESCALE_MASK) >> ADC12_PRD_CFG_PRD_CFG_PRESCALE_SHIFT)

◆ ADC12_PRD_CFG_PRD_CFG_PRESCALE_MASK

#define ADC12_PRD_CFG_PRD_CFG_PRESCALE_MASK   (0x1F00U)

◆ ADC12_PRD_CFG_PRD_CFG_PRESCALE_SET

#define ADC12_PRD_CFG_PRD_CFG_PRESCALE_SET (   x)    (((uint32_t)(x) << ADC12_PRD_CFG_PRD_CFG_PRESCALE_SHIFT) & ADC12_PRD_CFG_PRD_CFG_PRESCALE_MASK)

◆ ADC12_PRD_CFG_PRD_CFG_PRESCALE_SHIFT

#define ADC12_PRD_CFG_PRD_CFG_PRESCALE_SHIFT   (8U)

◆ ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_GET

#define ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_GET (   x)    (((uint32_t)(x) & ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK) >> ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT)

◆ ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK

#define ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_MASK   (0xFFF0U)

◆ ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT

#define ADC12_PRD_CFG_PRD_RESULT_CHAN_RESULT_SHIFT   (4U)

◆ ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_GET

#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_GET (   x)    (((uint32_t)(x) & ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK) >> ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT)

◆ ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK

#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK   (0xFFF00000UL)

◆ ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SET

#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SET (   x)    (((uint32_t)(x) << ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT) & ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_MASK)

◆ ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT

#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDH_SHIFT   (20U)

◆ ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_GET

#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_GET (   x)    (((uint32_t)(x) & ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK) >> ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT)

◆ ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK

#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK   (0xFFF0U)

◆ ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SET

#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SET (   x)    (((uint32_t)(x) << ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT) & ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_MASK)

◆ ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT

#define ADC12_PRD_CFG_PRD_THSHD_CFG_THSHDL_SHIFT   (4U)

◆ ADC12_SAMPLE_CFG_CHN0

#define ADC12_SAMPLE_CFG_CHN0   (0UL)

◆ ADC12_SAMPLE_CFG_CHN1

#define ADC12_SAMPLE_CFG_CHN1   (1UL)

◆ ADC12_SAMPLE_CFG_CHN10

#define ADC12_SAMPLE_CFG_CHN10   (10UL)

◆ ADC12_SAMPLE_CFG_CHN11

#define ADC12_SAMPLE_CFG_CHN11   (11UL)

◆ ADC12_SAMPLE_CFG_CHN12

#define ADC12_SAMPLE_CFG_CHN12   (12UL)

◆ ADC12_SAMPLE_CFG_CHN13

#define ADC12_SAMPLE_CFG_CHN13   (13UL)

◆ ADC12_SAMPLE_CFG_CHN14

#define ADC12_SAMPLE_CFG_CHN14   (14UL)

◆ ADC12_SAMPLE_CFG_CHN15

#define ADC12_SAMPLE_CFG_CHN15   (15UL)

◆ ADC12_SAMPLE_CFG_CHN16

#define ADC12_SAMPLE_CFG_CHN16   (16UL)

◆ ADC12_SAMPLE_CFG_CHN17

#define ADC12_SAMPLE_CFG_CHN17   (17UL)

◆ ADC12_SAMPLE_CFG_CHN18

#define ADC12_SAMPLE_CFG_CHN18   (18UL)

◆ ADC12_SAMPLE_CFG_CHN2

#define ADC12_SAMPLE_CFG_CHN2   (2UL)

◆ ADC12_SAMPLE_CFG_CHN3

#define ADC12_SAMPLE_CFG_CHN3   (3UL)

◆ ADC12_SAMPLE_CFG_CHN4

#define ADC12_SAMPLE_CFG_CHN4   (4UL)

◆ ADC12_SAMPLE_CFG_CHN5

#define ADC12_SAMPLE_CFG_CHN5   (5UL)

◆ ADC12_SAMPLE_CFG_CHN6

#define ADC12_SAMPLE_CFG_CHN6   (6UL)

◆ ADC12_SAMPLE_CFG_CHN7

#define ADC12_SAMPLE_CFG_CHN7   (7UL)

◆ ADC12_SAMPLE_CFG_CHN8

#define ADC12_SAMPLE_CFG_CHN8   (8UL)

◆ ADC12_SAMPLE_CFG_CHN9

#define ADC12_SAMPLE_CFG_CHN9   (9UL)

◆ ADC12_SAMPLE_CFG_DIFF_SEL_GET

#define ADC12_SAMPLE_CFG_DIFF_SEL_GET (   x)    (((uint32_t)(x) & ADC12_SAMPLE_CFG_DIFF_SEL_MASK) >> ADC12_SAMPLE_CFG_DIFF_SEL_SHIFT)

◆ ADC12_SAMPLE_CFG_DIFF_SEL_MASK

#define ADC12_SAMPLE_CFG_DIFF_SEL_MASK   (0x1000U)

◆ ADC12_SAMPLE_CFG_DIFF_SEL_SET

#define ADC12_SAMPLE_CFG_DIFF_SEL_SET (   x)    (((uint32_t)(x) << ADC12_SAMPLE_CFG_DIFF_SEL_SHIFT) & ADC12_SAMPLE_CFG_DIFF_SEL_MASK)

◆ ADC12_SAMPLE_CFG_DIFF_SEL_SHIFT

#define ADC12_SAMPLE_CFG_DIFF_SEL_SHIFT   (12U)

◆ ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_GET

#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_GET (   x)    (((uint32_t)(x) & ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK) >> ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT)

◆ ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK

#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK   (0x1FFU)

◆ ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SET

#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SET (   x)    (((uint32_t)(x) << ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT) & ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_MASK)

◆ ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT

#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT   (0U)

◆ ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_GET

#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_GET (   x)    (((uint32_t)(x) & ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK) >> ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT)

◆ ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK

#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK   (0xE00U)

◆ ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SET

#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SET (   x)    (((uint32_t)(x) << ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT) & ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_MASK)

◆ ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT

#define ADC12_SAMPLE_CFG_SAMPLE_CLOCK_NUMBER_SHIFT_SHIFT   (9U)

◆ ADC12_SEQ_CFG0_CONT_EN_GET

#define ADC12_SEQ_CFG0_CONT_EN_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_CFG0_CONT_EN_MASK) >> ADC12_SEQ_CFG0_CONT_EN_SHIFT)

◆ ADC12_SEQ_CFG0_CONT_EN_MASK

#define ADC12_SEQ_CFG0_CONT_EN_MASK   (0x8U)

◆ ADC12_SEQ_CFG0_CONT_EN_SET

#define ADC12_SEQ_CFG0_CONT_EN_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_CFG0_CONT_EN_SHIFT) & ADC12_SEQ_CFG0_CONT_EN_MASK)

◆ ADC12_SEQ_CFG0_CONT_EN_SHIFT

#define ADC12_SEQ_CFG0_CONT_EN_SHIFT   (3U)

◆ ADC12_SEQ_CFG0_CYCLE_GET

#define ADC12_SEQ_CFG0_CYCLE_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_CFG0_CYCLE_MASK) >> ADC12_SEQ_CFG0_CYCLE_SHIFT)

◆ ADC12_SEQ_CFG0_CYCLE_MASK

#define ADC12_SEQ_CFG0_CYCLE_MASK   (0x80000000UL)

◆ ADC12_SEQ_CFG0_CYCLE_SHIFT

#define ADC12_SEQ_CFG0_CYCLE_SHIFT   (31U)

◆ ADC12_SEQ_CFG0_HW_TRIG_EN_GET

#define ADC12_SEQ_CFG0_HW_TRIG_EN_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_CFG0_HW_TRIG_EN_MASK) >> ADC12_SEQ_CFG0_HW_TRIG_EN_SHIFT)

◆ ADC12_SEQ_CFG0_HW_TRIG_EN_MASK

#define ADC12_SEQ_CFG0_HW_TRIG_EN_MASK   (0x1U)

◆ ADC12_SEQ_CFG0_HW_TRIG_EN_SET

#define ADC12_SEQ_CFG0_HW_TRIG_EN_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_CFG0_HW_TRIG_EN_SHIFT) & ADC12_SEQ_CFG0_HW_TRIG_EN_MASK)

◆ ADC12_SEQ_CFG0_HW_TRIG_EN_SHIFT

#define ADC12_SEQ_CFG0_HW_TRIG_EN_SHIFT   (0U)

◆ ADC12_SEQ_CFG0_RESTART_EN_GET

#define ADC12_SEQ_CFG0_RESTART_EN_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_CFG0_RESTART_EN_MASK) >> ADC12_SEQ_CFG0_RESTART_EN_SHIFT)

◆ ADC12_SEQ_CFG0_RESTART_EN_MASK

#define ADC12_SEQ_CFG0_RESTART_EN_MASK   (0x10U)

◆ ADC12_SEQ_CFG0_RESTART_EN_SET

#define ADC12_SEQ_CFG0_RESTART_EN_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_CFG0_RESTART_EN_SHIFT) & ADC12_SEQ_CFG0_RESTART_EN_MASK)

◆ ADC12_SEQ_CFG0_RESTART_EN_SHIFT

#define ADC12_SEQ_CFG0_RESTART_EN_SHIFT   (4U)

◆ ADC12_SEQ_CFG0_SEQ_LEN_GET

#define ADC12_SEQ_CFG0_SEQ_LEN_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_CFG0_SEQ_LEN_MASK) >> ADC12_SEQ_CFG0_SEQ_LEN_SHIFT)

◆ ADC12_SEQ_CFG0_SEQ_LEN_MASK

#define ADC12_SEQ_CFG0_SEQ_LEN_MASK   (0xF00U)

◆ ADC12_SEQ_CFG0_SEQ_LEN_SET

#define ADC12_SEQ_CFG0_SEQ_LEN_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_CFG0_SEQ_LEN_SHIFT) & ADC12_SEQ_CFG0_SEQ_LEN_MASK)

◆ ADC12_SEQ_CFG0_SEQ_LEN_SHIFT

#define ADC12_SEQ_CFG0_SEQ_LEN_SHIFT   (8U)

◆ ADC12_SEQ_CFG0_SW_TRIG_EN_GET

#define ADC12_SEQ_CFG0_SW_TRIG_EN_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_CFG0_SW_TRIG_EN_MASK) >> ADC12_SEQ_CFG0_SW_TRIG_EN_SHIFT)

◆ ADC12_SEQ_CFG0_SW_TRIG_EN_MASK

#define ADC12_SEQ_CFG0_SW_TRIG_EN_MASK   (0x2U)

◆ ADC12_SEQ_CFG0_SW_TRIG_EN_SET

#define ADC12_SEQ_CFG0_SW_TRIG_EN_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_CFG0_SW_TRIG_EN_SHIFT) & ADC12_SEQ_CFG0_SW_TRIG_EN_MASK)

◆ ADC12_SEQ_CFG0_SW_TRIG_EN_SHIFT

#define ADC12_SEQ_CFG0_SW_TRIG_EN_SHIFT   (1U)

◆ ADC12_SEQ_CFG0_SW_TRIG_GET

#define ADC12_SEQ_CFG0_SW_TRIG_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_CFG0_SW_TRIG_MASK) >> ADC12_SEQ_CFG0_SW_TRIG_SHIFT)

◆ ADC12_SEQ_CFG0_SW_TRIG_MASK

#define ADC12_SEQ_CFG0_SW_TRIG_MASK   (0x4U)

◆ ADC12_SEQ_CFG0_SW_TRIG_SET

#define ADC12_SEQ_CFG0_SW_TRIG_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_CFG0_SW_TRIG_SHIFT) & ADC12_SEQ_CFG0_SW_TRIG_MASK)

◆ ADC12_SEQ_CFG0_SW_TRIG_SHIFT

#define ADC12_SEQ_CFG0_SW_TRIG_SHIFT   (2U)

◆ ADC12_SEQ_DMA_ADDR_TAR_ADDR_GET

#define ADC12_SEQ_DMA_ADDR_TAR_ADDR_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_DMA_ADDR_TAR_ADDR_MASK) >> ADC12_SEQ_DMA_ADDR_TAR_ADDR_SHIFT)

◆ ADC12_SEQ_DMA_ADDR_TAR_ADDR_MASK

#define ADC12_SEQ_DMA_ADDR_TAR_ADDR_MASK   (0xFFFFFFFCUL)

◆ ADC12_SEQ_DMA_ADDR_TAR_ADDR_SET

#define ADC12_SEQ_DMA_ADDR_TAR_ADDR_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_DMA_ADDR_TAR_ADDR_SHIFT) & ADC12_SEQ_DMA_ADDR_TAR_ADDR_MASK)

◆ ADC12_SEQ_DMA_ADDR_TAR_ADDR_SHIFT

#define ADC12_SEQ_DMA_ADDR_TAR_ADDR_SHIFT   (2U)

◆ ADC12_SEQ_DMA_CFG_BUF_LEN_GET

#define ADC12_SEQ_DMA_CFG_BUF_LEN_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_DMA_CFG_BUF_LEN_MASK) >> ADC12_SEQ_DMA_CFG_BUF_LEN_SHIFT)

◆ ADC12_SEQ_DMA_CFG_BUF_LEN_MASK

#define ADC12_SEQ_DMA_CFG_BUF_LEN_MASK   (0xFFFU)

◆ ADC12_SEQ_DMA_CFG_BUF_LEN_SET

#define ADC12_SEQ_DMA_CFG_BUF_LEN_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_DMA_CFG_BUF_LEN_SHIFT) & ADC12_SEQ_DMA_CFG_BUF_LEN_MASK)

◆ ADC12_SEQ_DMA_CFG_BUF_LEN_SHIFT

#define ADC12_SEQ_DMA_CFG_BUF_LEN_SHIFT   (0U)

◆ ADC12_SEQ_DMA_CFG_DMA_RST_GET

#define ADC12_SEQ_DMA_CFG_DMA_RST_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_DMA_CFG_DMA_RST_MASK) >> ADC12_SEQ_DMA_CFG_DMA_RST_SHIFT)

◆ ADC12_SEQ_DMA_CFG_DMA_RST_MASK

#define ADC12_SEQ_DMA_CFG_DMA_RST_MASK   (0x2000U)

◆ ADC12_SEQ_DMA_CFG_DMA_RST_SET

#define ADC12_SEQ_DMA_CFG_DMA_RST_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_DMA_CFG_DMA_RST_SHIFT) & ADC12_SEQ_DMA_CFG_DMA_RST_MASK)

◆ ADC12_SEQ_DMA_CFG_DMA_RST_SHIFT

#define ADC12_SEQ_DMA_CFG_DMA_RST_SHIFT   (13U)

◆ ADC12_SEQ_DMA_CFG_STOP_EN_GET

#define ADC12_SEQ_DMA_CFG_STOP_EN_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_DMA_CFG_STOP_EN_MASK) >> ADC12_SEQ_DMA_CFG_STOP_EN_SHIFT)

◆ ADC12_SEQ_DMA_CFG_STOP_EN_MASK

#define ADC12_SEQ_DMA_CFG_STOP_EN_MASK   (0x1000U)

◆ ADC12_SEQ_DMA_CFG_STOP_EN_SET

#define ADC12_SEQ_DMA_CFG_STOP_EN_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_DMA_CFG_STOP_EN_SHIFT) & ADC12_SEQ_DMA_CFG_STOP_EN_MASK)

◆ ADC12_SEQ_DMA_CFG_STOP_EN_SHIFT

#define ADC12_SEQ_DMA_CFG_STOP_EN_SHIFT   (12U)

◆ ADC12_SEQ_DMA_CFG_STOP_POS_GET

#define ADC12_SEQ_DMA_CFG_STOP_POS_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_DMA_CFG_STOP_POS_MASK) >> ADC12_SEQ_DMA_CFG_STOP_POS_SHIFT)

◆ ADC12_SEQ_DMA_CFG_STOP_POS_MASK

#define ADC12_SEQ_DMA_CFG_STOP_POS_MASK   (0xFFF0000UL)

◆ ADC12_SEQ_DMA_CFG_STOP_POS_SET

#define ADC12_SEQ_DMA_CFG_STOP_POS_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_DMA_CFG_STOP_POS_SHIFT) & ADC12_SEQ_DMA_CFG_STOP_POS_MASK)

◆ ADC12_SEQ_DMA_CFG_STOP_POS_SHIFT

#define ADC12_SEQ_DMA_CFG_STOP_POS_SHIFT   (16U)

◆ ADC12_SEQ_QUE_CFG0

#define ADC12_SEQ_QUE_CFG0   (0UL)

◆ ADC12_SEQ_QUE_CFG1

#define ADC12_SEQ_QUE_CFG1   (1UL)

◆ ADC12_SEQ_QUE_CFG10

#define ADC12_SEQ_QUE_CFG10   (10UL)

◆ ADC12_SEQ_QUE_CFG11

#define ADC12_SEQ_QUE_CFG11   (11UL)

◆ ADC12_SEQ_QUE_CFG12

#define ADC12_SEQ_QUE_CFG12   (12UL)

◆ ADC12_SEQ_QUE_CFG13

#define ADC12_SEQ_QUE_CFG13   (13UL)

◆ ADC12_SEQ_QUE_CFG14

#define ADC12_SEQ_QUE_CFG14   (14UL)

◆ ADC12_SEQ_QUE_CFG15

#define ADC12_SEQ_QUE_CFG15   (15UL)

◆ ADC12_SEQ_QUE_CFG2

#define ADC12_SEQ_QUE_CFG2   (2UL)

◆ ADC12_SEQ_QUE_CFG3

#define ADC12_SEQ_QUE_CFG3   (3UL)

◆ ADC12_SEQ_QUE_CFG4

#define ADC12_SEQ_QUE_CFG4   (4UL)

◆ ADC12_SEQ_QUE_CFG5

#define ADC12_SEQ_QUE_CFG5   (5UL)

◆ ADC12_SEQ_QUE_CFG6

#define ADC12_SEQ_QUE_CFG6   (6UL)

◆ ADC12_SEQ_QUE_CFG7

#define ADC12_SEQ_QUE_CFG7   (7UL)

◆ ADC12_SEQ_QUE_CFG8

#define ADC12_SEQ_QUE_CFG8   (8UL)

◆ ADC12_SEQ_QUE_CFG9

#define ADC12_SEQ_QUE_CFG9   (9UL)

◆ ADC12_SEQ_QUE_CHAN_NUM_4_0_GET

#define ADC12_SEQ_QUE_CHAN_NUM_4_0_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_QUE_CHAN_NUM_4_0_MASK) >> ADC12_SEQ_QUE_CHAN_NUM_4_0_SHIFT)

◆ ADC12_SEQ_QUE_CHAN_NUM_4_0_MASK

#define ADC12_SEQ_QUE_CHAN_NUM_4_0_MASK   (0x1FU)

◆ ADC12_SEQ_QUE_CHAN_NUM_4_0_SET

#define ADC12_SEQ_QUE_CHAN_NUM_4_0_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_QUE_CHAN_NUM_4_0_SHIFT) & ADC12_SEQ_QUE_CHAN_NUM_4_0_MASK)

◆ ADC12_SEQ_QUE_CHAN_NUM_4_0_SHIFT

#define ADC12_SEQ_QUE_CHAN_NUM_4_0_SHIFT   (0U)

◆ ADC12_SEQ_QUE_SEQ_INT_EN_GET

#define ADC12_SEQ_QUE_SEQ_INT_EN_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_QUE_SEQ_INT_EN_MASK) >> ADC12_SEQ_QUE_SEQ_INT_EN_SHIFT)

◆ ADC12_SEQ_QUE_SEQ_INT_EN_MASK

#define ADC12_SEQ_QUE_SEQ_INT_EN_MASK   (0x20U)

◆ ADC12_SEQ_QUE_SEQ_INT_EN_SET

#define ADC12_SEQ_QUE_SEQ_INT_EN_SET (   x)    (((uint32_t)(x) << ADC12_SEQ_QUE_SEQ_INT_EN_SHIFT) & ADC12_SEQ_QUE_SEQ_INT_EN_MASK)

◆ ADC12_SEQ_QUE_SEQ_INT_EN_SHIFT

#define ADC12_SEQ_QUE_SEQ_INT_EN_SHIFT   (5U)

◆ ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_GET

#define ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_GET (   x)    (((uint32_t)(x) & ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK) >> ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT)

◆ ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK

#define ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_MASK   (0xFFFU)

◆ ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT

#define ADC12_SEQ_WR_ADDR_SEQ_WR_POINTER_SHIFT   (0U)

◆ ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_GET

#define ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_GET (   x)    (((uint32_t)(x) & ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK) >> ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT)

◆ ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK

#define ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK   (0xFFFFFFFCUL)

◆ ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SET

#define ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SET (   x)    (((uint32_t)(x) << ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT) & ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_MASK)

◆ ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT

#define ADC12_TRG_DMA_ADDR_TRG_DMA_ADDR_SHIFT   (2U)

◆ ADC12_TRG_SW_STA_TRG_SW_STA_GET

#define ADC12_TRG_SW_STA_TRG_SW_STA_GET (   x)    (((uint32_t)(x) & ADC12_TRG_SW_STA_TRG_SW_STA_MASK) >> ADC12_TRG_SW_STA_TRG_SW_STA_SHIFT)

◆ ADC12_TRG_SW_STA_TRG_SW_STA_MASK

#define ADC12_TRG_SW_STA_TRG_SW_STA_MASK   (0x10U)

◆ ADC12_TRG_SW_STA_TRG_SW_STA_SET

#define ADC12_TRG_SW_STA_TRG_SW_STA_SET (   x)    (((uint32_t)(x) << ADC12_TRG_SW_STA_TRG_SW_STA_SHIFT) & ADC12_TRG_SW_STA_TRG_SW_STA_MASK)

◆ ADC12_TRG_SW_STA_TRG_SW_STA_SHIFT

#define ADC12_TRG_SW_STA_TRG_SW_STA_SHIFT   (4U)

◆ ADC12_TRG_SW_STA_TRIG_SW_INDEX_GET

#define ADC12_TRG_SW_STA_TRIG_SW_INDEX_GET (   x)    (((uint32_t)(x) & ADC12_TRG_SW_STA_TRIG_SW_INDEX_MASK) >> ADC12_TRG_SW_STA_TRIG_SW_INDEX_SHIFT)

◆ ADC12_TRG_SW_STA_TRIG_SW_INDEX_MASK

#define ADC12_TRG_SW_STA_TRIG_SW_INDEX_MASK   (0xFU)

◆ ADC12_TRG_SW_STA_TRIG_SW_INDEX_SET

#define ADC12_TRG_SW_STA_TRIG_SW_INDEX_SET (   x)    (((uint32_t)(x) << ADC12_TRG_SW_STA_TRIG_SW_INDEX_SHIFT) & ADC12_TRG_SW_STA_TRIG_SW_INDEX_MASK)

◆ ADC12_TRG_SW_STA_TRIG_SW_INDEX_SHIFT

#define ADC12_TRG_SW_STA_TRIG_SW_INDEX_SHIFT   (0U)